Holdings: Verilog :: THWS Bibkatalog

Verilog: Modellbildung für Synthese und Verifikation

Saved in:

Bibliographic Details
Main Author:	Hoppe, Bernhard 1955- (Author)
Format:	Book
Language:	German
Published:	München [u.a.] Oldenbourg 2006
Subjects:	VERILOG Lehrbuch
Online Access:	Inhaltstext Inhaltsverzeichnis
Physical Description:	XIII, 289 S. Ill., graph. Darst. CD-ROM (12 cm)
ISBN:	3486580043 9783486580044

Staff View

MARC


LEADER	00000nam a2200000 c 4500
001	BV021767989
003	DE-604
005	20070928
007	t
008	061016s2006 ad\|\| \|\|\|\| 00\|\|\| ger d
015			\|a 06,N33,0034 \|2 dnb
020			\|a 3486580043 \|c kart. : EUR 34.80 \|9 3-486-58004-3
020			\|a 9783486580044 \|c kart. : EUR 34.80 \|9 978-3-486-58004-4
024	3		\|a 9783486580044
035			\|a (OCoLC)162219609
035			\|a (DE-599)BVBBV021767989
040			\|a DE-604 \|b ger \|e rakddb
041	0		\|a ger
049			\|a DE-19 \|a DE-210 \|a DE-12 \|a DE-706 \|a DE-M347 \|a DE-92 \|a DE-573 \|a DE-634 \|a DE-83
084			\|a ST 250 \|0 (DE-625)143626: \|2 rvk
084			\|a ZN 4010 \|0 (DE-625)157337: \|2 rvk
084			\|a ZN 4904 \|0 (DE-625)157419: \|2 rvk
100	1		\|a Hoppe, Bernhard \|d 1955- \|e Verfasser \|0 (DE-588)11540631X \|4 aut
245	1	0	\|a Verilog \|b Modellbildung für Synthese und Verifikation \|c von Bernhard Hoppe
264		1	\|a München [u.a.] \|b Oldenbourg \|c 2006
300			\|a XIII, 289 S. \|b Ill., graph. Darst. \|e CD-ROM (12 cm)
336			\|b txt \|2 rdacontent
337			\|b n \|2 rdamedia
338			\|b nc \|2 rdacarrier
650	0	7	\|a VERILOG \|0 (DE-588)4268385-3 \|2 gnd \|9 rswk-swf
655		7	\|0 (DE-588)4123623-3 \|a Lehrbuch \|2 gnd-content
689	0	0	\|a VERILOG \|0 (DE-588)4268385-3 \|D s
689	0		\|5 DE-604
856	4	2	\|q text/html \|u http://deposit.dnb.de/cgi-bin/dokserv?id=2838588&prov=M&dok_var=1&dok_ext=htm \|3 Inhaltstext
856	4	2	\|m HEBIS Datenaustausch Darmstadt \|q application/pdf \|u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=014980951&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA \|3 Inhaltsverzeichnis
943	1		\|a oai:aleph.bib-bvb.de:BVB01-014980951

Record in the Search Index

_version_	1805088458051420160
adam_text	VERILOG MODELLBILDUNG FUER SYNTHESE UND VERIFIKATION VON BERNHARD HOPPE OLDENBOURG VERLAG MUENCHEN WIEN INHALT VORWORT DES HERAUSGEBERS XI 1 EINLEITUNG - 1 2 ELECTRONIC-DESIGN MIT VERILOG HDL 5 2.1 DER DESIGN-ZYKLUS 9 2.1.1 DESIGNEINGABE 10 2.1.2 LOGIKSYNTHESE 12 2.1.3 PHYSIKALISCHE IMPLEMENTIERUNG 12 2.2 VERILOG 13 2.3 VERILOG IM DESIGNABLAUF 14 2.3.1 PORTS 15 2.3.2 VERHALTEN, STRUKTUR UND ZEIRVERZOEGERUNGEN 15 2.3.3 TESTBENCHES 16 2.3.4 COMPILER DIRECTIVES UND SYSTEM-TASKS 17 2.3.5 SDF FUER LAUFZEITEN 17 2.4 ZUSAMMENFASSUNG 19 2.5 UEBUNGSAUFGABEN 20 2.5.1 FRAGEN 20 2.5.2 WAHR ODER FALSCH 21 2.6 ANTWORTEN 21 2.6.1 FRAGEN 21 2.6.2 WAHR ODER FALSCH 22 3 DIE SPRACHE VERILOG 23 3.1 SYNTAX UND SEMANTIK 23 3.1.1 KOMMENTARE 24 3.1.2 LEERZEICHEN (WHITE SPACES) 24 3.1.3 BEZEICHNER (IDENTIFIER) 24 3.1.4 LOGISCHE ZUSTAENDE UND SIGNALSTAERKEN 25 3.1.5 OPERATOREN 26 3.1.6 ZAHLEN 27 3.1.7 ZEICHENKETTEN (STRINGS) 28 3.1.8 DATENTYPEN 29 3.1.9 DEKLARATIONEN VON DATENTYPEN 32 VI INHALT 3.1.10 KONSTANTEN 33 3.1.11 VERILOG-PRIMITIVE 34 3.1.12 PORTS VON PRIMITIVEN UND MODULEN 36 3.1.13 INSTANZIIERUNG VON PRIMITIVEN 36 3.2 AUSDRUECKE: OPERATOREN UND OPERANDEN 38 3.2.1 OPERANDEN 39 3.2.2 OPERATOREN 39 3.3 SYSTEM TASKS UND COMPILERANWEISUNGEN 45 3.3.1 SYSTEM-AUFGABEN 45 3.3.2 COMPILERANWEISUNGEN 47" 3.4 EIN EINFACHES VERILOG-MODELL MIT TESTUMGEBUNG 48 3.5 ZUSAMMENFASSUNG 52 3.6 UEBUNGSAUFGABEN 53 3.6.1 WAHR ODER FALSCH 53 3.6.2 FRAGEN 54 3.6.3 WIE LAUTET DIE RICHTIGE ANTWORT? 55 3.7 ANTWORTEN 56 3.7.1 WAHR ODER FALSCH 56 3.7.2 FRAGEN 57 3.7.3 FOLGENDE ANTWORT IST RICHTIG 59 4 MODELLE FUER GRUNDKOMPONENTEN 61 4.1 ANWENDERDEFMIERTE PRIMITIVE KOMPONENTEN 62 4.1.1 UNBEKANNTE ZUSTAENDE 64 4.1.2 SEQUENTIELLE UDPS 65 4.1.3 INITIALISIERUNG VON UDPS 70 4.1.4 ZELLBIBLIOTHEKEN: VORTEILE VON UDPS 71 4.2 SIGNALVERZOEGERUNGEN UND SPECIFY-BLOECKE 72 4.2.1 AUSGANGSPIN-DELAYS 73 4.2.2 PFADABHAENGIGE DELAYS 75 4.2.3 ZEITPRUEFUNGEN FUER STEUER- UND TAKTSIGNALE 79 4.2.4 TRAEGHEITS-UND TRANSPORT-VERZOEGERUNGEN 80 4.2.5 EIN KOMPLETTER SPECIFY-BLOCK 82 4.3 TREIBERSTAERKEN UND SIGNALAUFLOESUNG 85 4.3.1 AUFLOESEN VON SIGNALKONFLIKTEN 86 4.4 ZUSAMMENFASSUNG 87 4.5 UEBUNGSAUFGABEN 88 4.5.1 WAHR ODER FALSCH 88 4.5.2 FRAGEN 88 4.5.3 WELCHE ANTWORT IST RICHTIG? 89 INHALT VII_ 4.6 ANTWORTEN 90 4.6.1 WAHR ODER FALSCH 90 4.6.2 FRAGEN 91 4.6.3 FOLGENDE ANTWORT IST RICHTIG 94 5 STRUKTUR, HIERARCHIE, LAUFZEITEN 95 5.1 MODULE ALS INSTANZEN 96 5.1.1 HIERARCHISCHE NAMENSGEBUNG 96 5.1.2 GENERISCHE PARAMETER 98 5.2 RUECKLESEN VON LAUFZEITEN UND SDF-FORMAT :-. 99 5.2.1 STRUKTUR VON SDF-DATEIEN 101 5.2.2 SDF-ANNOTIERUNGEN BESTEHENDER VERILOG-KONSTRUKTE 101 5.3 ZUSAMMENFASSUNG 105 5.4 UEBUNGSAUFGABEN 106 5.4.1 WAHR ODER FALSCH 106 5.4.2 FRAGEN 106 5.5 ANTWORTEN 107 5.5.1 WAHR ODER FALSCH 107 5.5.2 FOLGENDE ANTWORT IST RICHTIG 107 6 VERHALTENSBESCHREIBUNG 111 6.1 ABSTRAKTIONSEBENEN : 111 6.2 NEBENLAEUFIGKEIT 112 6.2.1 CONTINUOUS ASSIGNMENT 113 6.3 PROZEDURALBLOECKE 116 6.3.1 PROZEDURALE ZUWEISUNGEN 118 6.3.2 KONTROLLSTRUKTUREN IN PROZEDURALEN BLOECKEN 122 6.3.3 BENANNTE BLOECKE UND UNTERBRECHUNGEN MIT DISABLE 129 6.3.4 CONTINOUS ASSIGNMENTS IN PROZEDUREN (PCAS) 132 6.3.5 ANFANGSWERTZUWEISUNG FUER VARIABLEN 133 6.4 UNTERPROGRAMME: TASKS UND FUNCTIONS 134 6.4.1 FUNCTIONS 134 6.4.2 TASKS 137 6.4.3 VEREINFACHTE DEKLARATION BEI VERILOG 2001 139 6.5 DER DATENTYP EVENT 140 6.6 ITERATIVE INSTANZIIERUNG MIT DEM GENERATE-STATEMENT 140 6.6.1 GENERATE-SCHLEIFEN 141 6.6.2 BEDINGTE GENERIERUNG 142 6.7 ZUSAMMENFASSUNG 144 6.8 AUFGABEN 146 VIII INHALT 6.8.1 WAHR ODER FALSCH? 146 6.8.2 FRAGEN 146 6.8.3 WELCHE ANTWORT IST RICHTIG? 148 6.9 ANTWORTEN 149 6.9.1 WAHR ODER FALSCH 149 6.9.2 FRAGEN 149 6.9.3 FOLGENDE ANTWORT IST RICHTIG 152 7 MODELLBILDUNG: LOGIK, SPEICHER, ZUSTANDSAUTOMATEN 153 7.1 KOMBINATORISCHE LOGIK 155^ 7.1.1 PROZEDURALE BLOECKE 155 7.1.2 NEBENLAEUFIGKEIT VON PROZESSEN 157 7.1.3 KONTINUIERLICHE ANWEISUNGEN 158 7.2 RTL-MODELLE IN VERILOG 158 7.3 ZUSTANDSAUTOMATEN 160 7.3.1 ZUSTANDSGRAPHEN 161 7.3.2 EXPLIZITE ZUSTANDSMASCHINEN 162 7.3.3 IMPLIZITE ZUSTANDSMASCHINEN 166 7.4 SPEICHER 167 7.5 BIDIREKTIONALE SIGNALE 169 7.6 ZUSAMMENFASSUNG 170 7.7 AUFGABEN 171 7.7.1 WAHR ODER FALSCH? 171 7.7.2 FRAGEN 171 7.7.3 WELCHE ANTWORT IST RICHTIG? 172 7.7.4 DESIGNAUFGABE 173 7.8 ANTWORTEN : 173 7.8.1 WAHR ODER FALSCH? 173 7.8.2 FRAGEN 174 7.8.3 FOLGENDE ANTWORT IST RICHTIG 176 8 LOGIKSYNTHESE MIT VERILOG 177 8.1 VERILOG FUER DIE LOGIKSYNTHESE 181 8.1.1 SYNTHESEFAEHIGE VERILOG-KONSTRUKTE 181 8.2 HARDWAREDEFMITION MIT VERILOG 184 8.2.1 VERHALTENSBESCHREIBUNG VON REIN KOMBINATORISCHEN SCHALTUNGEN 184 8.2.2 UNVOLLSTAENDIGE KOMBINATORIK UND LATCH INFERENCE 187 8.2.3 FLANKENGESTEUERTE ELEMENTE UND RTL-MODELLE 188 8.3 ZUSAMMENFASSUNG 199 8.4 AUFGABEN 200 INHALT IX 8.4.1 WAHR ODER FALSCH? 200 8.4.2 FRAGEN 200 8.4.3 WELCHE ANTWORT IST RICHTIG 201 8.5 ANTWORTEN 202 8.5.1 WAHR ODER FALSCH? 202 8.5.2 FRAGEN 203 8.5.3 FOLGENDE ANTWORT IST RICHTIG , 203 9 VERIFIKATION MIT VERILOG 205 9.1 VERIFIKATION MIT TESTBENCHES R. 206 9.1.1 GRENZEN 210 9.2 TESTBENCHENTWURF 211 9.2.1 EINGABEMUSTER UND AUSGABEANALYSE 211 9.2.2 SELBSTTESTENDE TESTBENCHES 212 9.2.3 VOLLSTAENDIGE VALIDIERUNG EINES 4-BIT-ADDIERERS MIT PARALLELEN MODELLEN 215 9.2.4 SPEZIELLE TESTMUSTER 217 9.2.5 TOP-DOWN-VERIFIKATION EINES ASIC-DESIGNS 223 9.3 ZUSAMMENFASSUNG 230 9.4 AUFGABEN 231 9.4.1 WAHR ODER FALSCH? 231 9.4.2 FRAGEN.: 231 9.4.3 ERGAENZEN SIE 231 9.5 ANTWORTEN 232 9.5.1 WAHR ODER FALSCH? 232 9.5.2 FRAGEN 232 9.5.3 ERGAENZEN SIE 234 10 SCHLUSSBEMERKUNGEN 235 11 BIBLIOGRAFIE 237 12 GLOSSAR 239 ANHANG A: MODELLE AUS KAPITEL 9 243 A.L KOMPLETTE VALIDIERUNG MIT TESTBENCH FUER ADDIERER 243 A.2 WALLACE-TREE-MULTIPLIZIERER 246 A.3 TOP-DOWN-VERIFIKATION DES 74LS299 SCHIEBEREGISTERS 248 A.3.1 DIE ASIC-BIBLIOTHEK CELLLIB.V 255 ANHANG B: SCHLUESSELWORTE 265 ANHANG C: VERILOG QUICK REFERENCE 267 X INHALT C.L MODULE 267 C.2 PARALLELE ANWEISUNGEN 267 C.3 DATEN-TYPEN 268 C.4 SEQUENTIELLE ANWEISUNGEN 268 C.5 GATTER-PRIMITIVE 269 C.6 VERZOEGERUNGEN (DELAYS) 270 C.7 OPERATOREN 270 C.8 ATTRIBUTE 272^ C.9 BLOCKIERENDE UND NICHT BLOCKIERENDE STATEMENTS 272 CIO TASKS UND FUNCTIONS 273 C.10.1 TASK 273 C.10.2FUNCTION 273 C.LL SYSTEM TASKS 274 C.L 1.1 AUSGABE VON ERGEBNISSEN 274 C.L 1.2 SIMULATIONSSTEUERUNG 274 C.L 1.3 PRUEFEN VON ZEITBEDINGUNGEN 274 C.L 1.4 LESEN AUS DATEIEN 274 C.12 UEBLICHE COMPILER-DIREKTIVEN 275 C.13 NICHT SYNTHESEFAEHIGE VERILOG-KONSTRUKTE 275 C.13.1 DEKLARATIONEN UND DEFINITIONEN 275 C.13.2 STATEMENTS 275 C.L3.3 OPERATOREN UND SONSTIGES 276 C.14 VERILOG 2001 276 C14.1 PORTS UND DATENTYPEN 276 C14.2 TASKS UND FUNCTIONS 277 C.14.3 GENERATE 277 C.L5 VEREINFACHTE SENSITIVITAETSLISTE 278 C.LOEPOTENZIERUNGSOPERATOR 278 C.17 VORZEICHENBEHAFTETE ARITHMETIK 278 C.18MULTIDIMENSIONALE FELDER 279 ANHANG D: VERILOG PRIMITIVE 281 D.L LOGISCHE GATTER 281 ANHANG E: DIE XILINX-VERSION DES MODELSIM-SIMULATORS 283 INDEX 285
adam_txt	VERILOG MODELLBILDUNG FUER SYNTHESE UND VERIFIKATION VON BERNHARD HOPPE OLDENBOURG VERLAG MUENCHEN WIEN INHALT VORWORT DES HERAUSGEBERS XI 1 EINLEITUNG - 1 2 ELECTRONIC-DESIGN MIT VERILOG HDL 5 2.1 DER DESIGN-ZYKLUS 9 2.1.1 DESIGNEINGABE 10 2.1.2 LOGIKSYNTHESE 12 2.1.3 PHYSIKALISCHE IMPLEMENTIERUNG 12 2.2 VERILOG 13 2.3 VERILOG IM DESIGNABLAUF 14 2.3.1 PORTS 15 2.3.2 VERHALTEN, STRUKTUR UND ZEIRVERZOEGERUNGEN 15 2.3.3 TESTBENCHES 16 2.3.4 COMPILER DIRECTIVES UND SYSTEM-TASKS 17 2.3.5 SDF FUER LAUFZEITEN 17 2.4 ZUSAMMENFASSUNG 19 2.5 UEBUNGSAUFGABEN 20 2.5.1 FRAGEN 20 2.5.2 WAHR ODER FALSCH 21 2.6 ANTWORTEN 21 2.6.1 FRAGEN 21 2.6.2 WAHR ODER FALSCH 22 3 DIE SPRACHE VERILOG 23 3.1 SYNTAX UND SEMANTIK 23 3.1.1 KOMMENTARE 24 3.1.2 LEERZEICHEN (WHITE SPACES) 24 3.1.3 BEZEICHNER (IDENTIFIER) 24 3.1.4 LOGISCHE ZUSTAENDE UND SIGNALSTAERKEN 25 3.1.5 OPERATOREN 26 3.1.6 ZAHLEN 27 3.1.7 ZEICHENKETTEN (STRINGS) 28 3.1.8 DATENTYPEN 29 3.1.9 DEKLARATIONEN VON DATENTYPEN 32 VI INHALT 3.1.10 KONSTANTEN 33 3.1.11 VERILOG-PRIMITIVE 34 3.1.12 PORTS VON PRIMITIVEN UND MODULEN 36 3.1.13 INSTANZIIERUNG VON PRIMITIVEN 36 3.2 AUSDRUECKE: OPERATOREN UND OPERANDEN 38 3.2.1 OPERANDEN 39 3.2.2 OPERATOREN 39 3.3 SYSTEM TASKS UND COMPILERANWEISUNGEN 45 3.3.1 SYSTEM-AUFGABEN 45 3.3.2 COMPILERANWEISUNGEN 47" 3.4 EIN EINFACHES VERILOG-MODELL MIT TESTUMGEBUNG 48 3.5 ZUSAMMENFASSUNG 52 3.6 UEBUNGSAUFGABEN 53 3.6.1 WAHR ODER FALSCH 53 3.6.2 FRAGEN 54 3.6.3 WIE LAUTET DIE RICHTIGE ANTWORT? 55 3.7 ANTWORTEN 56 3.7.1 WAHR ODER FALSCH 56 3.7.2 FRAGEN 57 3.7.3 FOLGENDE ANTWORT IST RICHTIG 59 4 MODELLE FUER GRUNDKOMPONENTEN 61 4.1 ANWENDERDEFMIERTE PRIMITIVE KOMPONENTEN 62 4.1.1 UNBEKANNTE ZUSTAENDE 64 4.1.2 SEQUENTIELLE UDPS 65 4.1.3 INITIALISIERUNG VON UDPS 70 4.1.4 ZELLBIBLIOTHEKEN: VORTEILE VON UDPS 71 4.2 SIGNALVERZOEGERUNGEN UND SPECIFY-BLOECKE 72 4.2.1 AUSGANGSPIN-DELAYS 73 4.2.2 PFADABHAENGIGE DELAYS 75 4.2.3 ZEITPRUEFUNGEN FUER STEUER- UND TAKTSIGNALE 79 4.2.4 TRAEGHEITS-UND TRANSPORT-VERZOEGERUNGEN 80 4.2.5 EIN KOMPLETTER SPECIFY-BLOCK 82 4.3 TREIBERSTAERKEN UND SIGNALAUFLOESUNG 85 4.3.1 AUFLOESEN VON SIGNALKONFLIKTEN 86 4.4 ZUSAMMENFASSUNG 87 4.5 UEBUNGSAUFGABEN 88 4.5.1 WAHR ODER FALSCH 88 4.5.2 FRAGEN 88 4.5.3 WELCHE ANTWORT IST RICHTIG? 89 INHALT VII_ 4.6 ANTWORTEN 90 4.6.1 WAHR ODER FALSCH 90 4.6.2 FRAGEN 91 4.6.3 FOLGENDE ANTWORT IST RICHTIG 94 5 STRUKTUR, HIERARCHIE, LAUFZEITEN 95 5.1 MODULE ALS INSTANZEN 96 5.1.1 HIERARCHISCHE NAMENSGEBUNG 96 5.1.2 GENERISCHE PARAMETER 98 5.2 RUECKLESEN VON LAUFZEITEN UND SDF-FORMAT :-. 99 5.2.1 STRUKTUR VON SDF-DATEIEN 101 5.2.2 SDF-ANNOTIERUNGEN BESTEHENDER VERILOG-KONSTRUKTE 101 5.3 ZUSAMMENFASSUNG 105 5.4 UEBUNGSAUFGABEN 106 5.4.1 WAHR ODER FALSCH 106 5.4.2 FRAGEN 106 5.5 ANTWORTEN 107 5.5.1 WAHR ODER FALSCH 107 5.5.2 FOLGENDE ANTWORT IST RICHTIG 107 6 VERHALTENSBESCHREIBUNG 111 6.1 ABSTRAKTIONSEBENEN : 111 6.2 NEBENLAEUFIGKEIT 112 6.2.1 CONTINUOUS ASSIGNMENT 113 6.3 PROZEDURALBLOECKE 116 6.3.1 PROZEDURALE ZUWEISUNGEN 118 6.3.2 KONTROLLSTRUKTUREN IN PROZEDURALEN BLOECKEN 122 6.3.3 BENANNTE BLOECKE UND UNTERBRECHUNGEN MIT DISABLE 129 6.3.4 CONTINOUS ASSIGNMENTS IN PROZEDUREN (PCAS) 132 6.3.5 ANFANGSWERTZUWEISUNG FUER VARIABLEN 133 6.4 UNTERPROGRAMME: TASKS UND FUNCTIONS 134 6.4.1 FUNCTIONS 134 6.4.2 TASKS 137 6.4.3 VEREINFACHTE DEKLARATION BEI VERILOG 2001 139 6.5 DER DATENTYP EVENT 140 6.6 ITERATIVE INSTANZIIERUNG MIT DEM GENERATE-STATEMENT 140 6.6.1 GENERATE-SCHLEIFEN 141 6.6.2 BEDINGTE GENERIERUNG 142 6.7 ZUSAMMENFASSUNG 144 6.8 AUFGABEN 146 VIII INHALT 6.8.1 WAHR ODER FALSCH? 146 6.8.2 FRAGEN 146 6.8.3 WELCHE ANTWORT IST RICHTIG? 148 6.9 ANTWORTEN 149 6.9.1 WAHR ODER FALSCH 149 6.9.2 FRAGEN 149 6.9.3 FOLGENDE ANTWORT IST RICHTIG 152 7 MODELLBILDUNG: LOGIK, SPEICHER, ZUSTANDSAUTOMATEN 153 7.1 KOMBINATORISCHE LOGIK 155^ 7.1.1 PROZEDURALE BLOECKE 155 7.1.2 NEBENLAEUFIGKEIT VON PROZESSEN 157 7.1.3 KONTINUIERLICHE ANWEISUNGEN 158 7.2 RTL-MODELLE IN VERILOG 158 7.3 ZUSTANDSAUTOMATEN 160 7.3.1 ZUSTANDSGRAPHEN 161 7.3.2 EXPLIZITE ZUSTANDSMASCHINEN 162 7.3.3 IMPLIZITE ZUSTANDSMASCHINEN 166 7.4 SPEICHER 167 7.5 BIDIREKTIONALE SIGNALE 169 7.6 ZUSAMMENFASSUNG 170 7.7 AUFGABEN 171 7.7.1 WAHR ODER FALSCH? 171 7.7.2 FRAGEN 171 7.7.3 WELCHE ANTWORT IST RICHTIG? 172 7.7.4 DESIGNAUFGABE 173 7.8 ANTWORTEN : 173 7.8.1 WAHR ODER FALSCH? 173 7.8.2 FRAGEN 174 7.8.3 FOLGENDE ANTWORT IST RICHTIG 176 8 LOGIKSYNTHESE MIT VERILOG 177 8.1 VERILOG FUER DIE LOGIKSYNTHESE 181 8.1.1 SYNTHESEFAEHIGE VERILOG-KONSTRUKTE 181 8.2 HARDWAREDEFMITION MIT VERILOG 184 8.2.1 VERHALTENSBESCHREIBUNG VON REIN KOMBINATORISCHEN SCHALTUNGEN 184 8.2.2 UNVOLLSTAENDIGE KOMBINATORIK UND LATCH INFERENCE 187 8.2.3 FLANKENGESTEUERTE ELEMENTE UND RTL-MODELLE 188 8.3 ZUSAMMENFASSUNG 199 8.4 AUFGABEN 200 INHALT IX 8.4.1 WAHR ODER FALSCH? 200 8.4.2 FRAGEN 200 8.4.3 WELCHE ANTWORT IST RICHTIG 201 8.5 ANTWORTEN 202 8.5.1 WAHR ODER FALSCH? 202 8.5.2 FRAGEN 203 8.5.3 FOLGENDE ANTWORT IST RICHTIG , 203 9 VERIFIKATION MIT VERILOG 205 9.1 VERIFIKATION MIT TESTBENCHES R. 206 9.1.1 GRENZEN 210 9.2 TESTBENCHENTWURF 211 9.2.1 EINGABEMUSTER UND AUSGABEANALYSE 211 9.2.2 SELBSTTESTENDE TESTBENCHES 212 9.2.3 VOLLSTAENDIGE VALIDIERUNG EINES 4-BIT-ADDIERERS MIT PARALLELEN MODELLEN 215 9.2.4 SPEZIELLE TESTMUSTER 217 9.2.5 TOP-DOWN-VERIFIKATION EINES ASIC-DESIGNS 223 9.3 ZUSAMMENFASSUNG 230 9.4 AUFGABEN 231 9.4.1 WAHR ODER FALSCH? 231 9.4.2 FRAGEN.: 231 9.4.3 ERGAENZEN SIE 231 9.5 ANTWORTEN 232 9.5.1 WAHR ODER FALSCH? 232 9.5.2 FRAGEN 232 9.5.3 ERGAENZEN SIE 234 10 SCHLUSSBEMERKUNGEN 235 11 BIBLIOGRAFIE 237 12 GLOSSAR 239 ANHANG A: MODELLE AUS KAPITEL 9 243 A.L KOMPLETTE VALIDIERUNG MIT TESTBENCH FUER ADDIERER 243 A.2 WALLACE-TREE-MULTIPLIZIERER 246 A.3 TOP-DOWN-VERIFIKATION DES 74LS299 SCHIEBEREGISTERS 248 A.3.1 DIE ASIC-BIBLIOTHEK CELLLIB.V 255 ANHANG B: SCHLUESSELWORTE 265 ANHANG C: VERILOG QUICK REFERENCE 267 X INHALT C.L MODULE 267 C.2 PARALLELE ANWEISUNGEN 267 C.3 DATEN-TYPEN 268 C.4 SEQUENTIELLE ANWEISUNGEN 268 C.5 GATTER-PRIMITIVE 269 C.6 VERZOEGERUNGEN (DELAYS) 270 C.7 OPERATOREN 270 C.8 ATTRIBUTE 272^ C.9 BLOCKIERENDE UND NICHT BLOCKIERENDE STATEMENTS 272 CIO TASKS UND FUNCTIONS 273 C.10.1 TASK 273 C.10.2FUNCTION 273 C.LL SYSTEM TASKS 274 C.L 1.1 AUSGABE VON ERGEBNISSEN 274 C.L 1.2 SIMULATIONSSTEUERUNG 274 C.L 1.3 PRUEFEN VON ZEITBEDINGUNGEN 274 C.L 1.4 LESEN AUS DATEIEN 274 C.12 UEBLICHE COMPILER-DIREKTIVEN 275 C.13 NICHT SYNTHESEFAEHIGE VERILOG-KONSTRUKTE 275 C.13.1 DEKLARATIONEN UND DEFINITIONEN 275 C.13.2 STATEMENTS 275 C.L3.3 OPERATOREN UND SONSTIGES 276 C.14 VERILOG 2001 276 C14.1 PORTS UND DATENTYPEN 276 C14.2 TASKS UND FUNCTIONS 277 C.14.3 GENERATE 277 C.L5 VEREINFACHTE SENSITIVITAETSLISTE 278 C.LOEPOTENZIERUNGSOPERATOR 278 C.17 VORZEICHENBEHAFTETE ARITHMETIK 278 C.18MULTIDIMENSIONALE FELDER 279 ANHANG D: VERILOG PRIMITIVE 281 D.L LOGISCHE GATTER 281 ANHANG E: DIE XILINX-VERSION DES MODELSIM-SIMULATORS 283 INDEX 285
any_adam_object	1
any_adam_object_boolean	1
author	Hoppe, Bernhard 1955-
author_GND	(DE-588)11540631X
author_facet	Hoppe, Bernhard 1955-
author_role	aut
author_sort	Hoppe, Bernhard 1955-
author_variant	b h bh
building	Verbundindex
bvnumber	BV021767989
classification_rvk	ST 250 ZN 4010 ZN 4904
ctrlnum	(OCoLC)162219609 (DE-599)BVBBV021767989
discipline	Informatik Elektrotechnik / Elektronik / Nachrichtentechnik
discipline_str_mv	Informatik Elektrotechnik / Elektronik / Nachrichtentechnik
format	Book
fullrecord	<?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>00000nam a2200000 c 4500</leader><controlfield tag="001">BV021767989</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20070928</controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">061016s2006 ad\|\| \|\|\|\| 00\|\|\| ger d</controlfield><datafield tag="015" ind1=" " ind2=" "><subfield code="a">06,N33,0034</subfield><subfield code="2">dnb</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3486580043</subfield><subfield code="c">kart. : EUR 34.80</subfield><subfield code="9">3-486-58004-3</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">9783486580044</subfield><subfield code="c">kart. : EUR 34.80</subfield><subfield code="9">978-3-486-58004-4</subfield></datafield><datafield tag="024" ind1="3" ind2=" "><subfield code="a">9783486580044</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)162219609</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV021767989</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-19</subfield><subfield code="a">DE-210</subfield><subfield code="a">DE-12</subfield><subfield code="a">DE-706</subfield><subfield code="a">DE-M347</subfield><subfield code="a">DE-92</subfield><subfield code="a">DE-573</subfield><subfield code="a">DE-634</subfield><subfield code="a">DE-83</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 250</subfield><subfield code="0">(DE-625)143626:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 4010</subfield><subfield code="0">(DE-625)157337:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 4904</subfield><subfield code="0">(DE-625)157419:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Hoppe, Bernhard</subfield><subfield code="d">1955-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)11540631X</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Verilog</subfield><subfield code="b">Modellbildung für Synthese und Verifikation</subfield><subfield code="c">von Bernhard Hoppe</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">München [u.a.]</subfield><subfield code="b">Oldenbourg</subfield><subfield code="c">2006</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">XIII, 289 S.</subfield><subfield code="b">Ill., graph. Darst.</subfield><subfield code="e">CD-ROM (12 cm)</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">VERILOG</subfield><subfield code="0">(DE-588)4268385-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4123623-3</subfield><subfield code="a">Lehrbuch</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">VERILOG</subfield><subfield code="0">(DE-588)4268385-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="q">text/html</subfield><subfield code="u">http://deposit.dnb.de/cgi-bin/dokserv?id=2838588&prov=M&dok_var=1&dok_ext=htm</subfield><subfield code="3">Inhaltstext</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">HEBIS Datenaustausch Darmstadt</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=014980951&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="943" ind1="1" ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-014980951</subfield></datafield></record></collection>
genre	(DE-588)4123623-3 Lehrbuch gnd-content
genre_facet	Lehrbuch
id	DE-604.BV021767989
illustrated	Illustrated
index_date	2024-07-02T15:37:26Z
indexdate	2024-07-20T09:08:20Z
institution	BVB
isbn	3486580043 9783486580044
language	German
oai_aleph_id	oai:aleph.bib-bvb.de:BVB01-014980951
oclc_num	162219609
open_access_boolean
owner	DE-19 DE-BY-UBM DE-210 DE-12 DE-706 DE-M347 DE-92 DE-573 DE-634 DE-83
owner_facet	DE-19 DE-BY-UBM DE-210 DE-12 DE-706 DE-M347 DE-92 DE-573 DE-634 DE-83
physical	XIII, 289 S. Ill., graph. Darst. CD-ROM (12 cm)
publishDate	2006
publishDateSearch	2006
publishDateSort	2006
publisher	Oldenbourg
record_format	marc
spelling	Hoppe, Bernhard 1955- Verfasser (DE-588)11540631X aut Verilog Modellbildung für Synthese und Verifikation von Bernhard Hoppe München [u.a.] Oldenbourg 2006 XIII, 289 S. Ill., graph. Darst. CD-ROM (12 cm) txt rdacontent n rdamedia nc rdacarrier VERILOG (DE-588)4268385-3 gnd rswk-swf (DE-588)4123623-3 Lehrbuch gnd-content VERILOG (DE-588)4268385-3 s DE-604 text/html http://deposit.dnb.de/cgi-bin/dokserv?id=2838588&prov=M&dok_var=1&dok_ext=htm Inhaltstext HEBIS Datenaustausch Darmstadt application/pdf http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=014980951&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA Inhaltsverzeichnis
spellingShingle	Hoppe, Bernhard 1955- Verilog Modellbildung für Synthese und Verifikation VERILOG (DE-588)4268385-3 gnd
subject_GND	(DE-588)4268385-3 (DE-588)4123623-3
title	Verilog Modellbildung für Synthese und Verifikation
title_auth	Verilog Modellbildung für Synthese und Verifikation
title_exact_search	Verilog Modellbildung für Synthese und Verifikation
title_exact_search_txtP	Verilog Modellbildung für Synthese und Verifikation
title_full	Verilog Modellbildung für Synthese und Verifikation von Bernhard Hoppe
title_fullStr	Verilog Modellbildung für Synthese und Verifikation von Bernhard Hoppe
title_full_unstemmed	Verilog Modellbildung für Synthese und Verifikation von Bernhard Hoppe
title_short	Verilog
title_sort	verilog modellbildung fur synthese und verifikation
title_sub	Modellbildung für Synthese und Verifikation
topic	VERILOG (DE-588)4268385-3 gnd
topic_facet	VERILOG Lehrbuch
url	http://deposit.dnb.de/cgi-bin/dokserv?id=2838588&prov=M&dok_var=1&dok_ext=htm http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=014980951&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA
work_keys_str_mv	AT hoppebernhard verilogmodellbildungfursyntheseundverifikation

Holdings

There is no print copy available.

Interlibrary loan Place Request Caution: Not in THWS collection! Description

MARC

Record in the Search Index

There is no print copy available.

Similar Items