Mikrorechner-Technik: 1 Mikroprozessoren und digitale Signalprozessoren : mit 57 Tabellen
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Buch |
| Sprache: | German |
| Veröffentlicht: |
Berlin [u.a.]
Springer
2002
|
| Ausgabe: | 3., vollst. überarb. Aufl. |
| Schriftenreihe: | Springer-Lehrbuch
|
| Schlagworte: | |
| Online-Zugang: | Inhaltsverzeichnis |
| Beschreibung: | Literaturverzeichnis Seite [453] - 457 |
| Beschreibung: | XXVI, 469 S. Ill., graph. Darst. |
| ISBN: | 354041648X |
Internformat
MARC
| LEADER | 00000nam a2200000 cc4500 | ||
|---|---|---|---|
| 001 | BV014726678 | ||
| 003 | DE-604 | ||
| 005 | 20231204 | ||
| 007 | t | ||
| 008 | 020916s2002 gw ad|| |||| 00||| ger d | ||
| 020 | |a 354041648X |9 3-540-41648-X | ||
| 035 | |a (OCoLC)314166016 | ||
| 035 | |a (DE-599)BVBBV014726678 | ||
| 040 | |a DE-604 |b ger |e rakwb | ||
| 041 | 0 | |a ger | |
| 044 | |a gw |c DE | ||
| 049 | |a DE-703 |a DE-863 |a DE-92 |a DE-859 |a DE-824 |a DE-573 |a DE-384 |a DE-29T |a DE-210 |a DE-739 |a DE-1046 |a DE-898 |a DE-1051 |a DE-20 |a DE-860 |a DE-862 |a DE-473 |a DE-355 |a DE-634 |a DE-83 |a DE-11 |a DE-B768 |a DE-523 | ||
| 084 | |a ST 160 |0 (DE-625)143599: |2 rvk | ||
| 084 | |a ST 170 |0 (DE-625)143602: |2 rvk | ||
| 100 | 1 | |a Bähring, Helmut |e Verfasser |4 aut | |
| 245 | 1 | 0 | |a Mikrorechner-Technik |n 1 |p Mikroprozessoren und digitale Signalprozessoren : mit 57 Tabellen |c Helmut Bähring |
| 250 | |a 3., vollst. überarb. Aufl. | ||
| 264 | 1 | |a Berlin [u.a.] |b Springer |c 2002 | |
| 300 | |a XXVI, 469 S. |b Ill., graph. Darst. | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 490 | 0 | |a Springer-Lehrbuch | |
| 500 | |a Literaturverzeichnis Seite [453] - 457 | ||
| 655 | 7 | |0 (DE-588)4123623-3 |a Lehrbuch |2 gnd-content | |
| 773 | 0 | 8 | |w (DE-604)BV014605647 |g 1 |
| 856 | 4 | 2 | |m SWB Datenaustausch |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=009979859&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
| 999 | |a oai:aleph.bib-bvb.de:BVB01-009979859 | ||
Datensatz im Suchindex
| DE-BY-862_location | 2000 |
|---|---|
| DE-BY-863_location | 1000 |
| DE-BY-FWS_call_number | 1000/ST 160 B139 -1(3) 2000/ST 160 B139(3) -1 |
| DE-BY-FWS_katkey | 195109 |
| DE-BY-FWS_media_number | 083100725609 083000401366 |
| _version_ | 1806195298785034240 |
| adam_text | INHALTSVERZEICHNIS 1. GRUNDLAGEN
..............................................................................
..............................1 1.1 AUFBAU EINES
DIGITALRECHNERS.......................................................................1
1.1.1
EINFUEHRUNG...................................................................................1
1.1.2 ERKLAERUNG WICHTIGER
BEGRIFFE.......................................................5 1.1.3
ZUR ABGRENZUNG ZWISCHEN CISC- UND RISC-PROZESSOREN ..........8 1.1.4
EXKURS: ZU DEN BEGRIFFEN BIT UND BYTE
......................................12 1.2 ENTWICKLUNGSGESCHICHTE DER
MIKROPROZESSOREN.........................................13 1.2.1 DIE
VERSCHIEDENEN PROZESSOR-GENERATIONEN ..............................13
1.2.2 TECHNOLOGISCHE
ENTWICKLUNGEN.................................................18 1.3
BASISARCHITEKTUR EINES
MIKROPROZESSORS.....................................................22
1.3.1 GEHAEUSE UND
ANSCHLUESSE...........................................................22
1.3.2 EXKURS: ZUR BESCHREIBUNG VON SIGNALEN UND STEUERBITS ..........28
1.3.3 INTERNER AUFBAU
.........................................................................28
2. KOMPONENTEN EINES MIKROPROZESSORS
................................................................31 2.1
STEUERWERK
.................................................................................................31
2.1.1 FUNKTION UND AUFBAU
................................................................31 2.1.2
EIN-/AUSGANGSSIGNALE................................................................37
2.1.3 DAS STEUERREGISTER
.....................................................................40
2.1.4 FALLSTUDIE: DAS STEUERWERK DES MOTOROLA MC68000 ................41
2.1.5 FALLSTUDIE: DAS STEUERWERK DES INTEL 80486
..............................43 2.2 AUSNAHMEBEHANDLUNG
................................................................................44
2.2.1 AUSNAHMEROUTINEN
....................................................................45
2.2.2 PROZESSOREXTERNE URSACHEN FUER AUSNAHMESITUATIONEN...............47
2.2.3 PROZESSORINTERNE URSACHEN FUER AUSNAHMESITUATIONEN
...............50 2.2.4 ERMITTLUNG DER STARTADRESSE EINER
AUSNAHMEROUTINE .................52 2.2.5 DIE BEHANDLUNG MEHRERER
INTERRUPTQUELLEN...............................53 2.2.6 PRIORITAETEN BEI
MEHRFACHEN UNTERBRECHUNGEN............................59 2.2.7 EXKURS:
INTERRUPTKONTROLLE DER PROZESSOREN MC680X0..............60 2.3
ADRESSWERK..................................................................................................63
2.4 OPERATIONSWERK
..........................................................................................67
2.4.1
INTEGER-RECHENWERKE.................................................................67
2.4.2 BARREL
SHIFTER.............................................................................78
2.4.3 MULTIPLIZIER-AKKUMULIER-RECHENWERKE
....................................80 INHALTSVERZEICHNIS XIV 2.4.4
GLEITPUNKT-RECHENWERKE...........................................................81
2.4.5 MULTIMEDIA-RECHENWERKE
.........................................................84 2.5
REGISTERSATZ
................................................................................................88
2.5.1
REGISTERTYPEN.............................................................................88
2.5.2 STACK UND STACKREGISTER
.............................................................93 2.5.3
REGISTERSAETZE REALER
MIKROPROZESSOREN......................................94 2.5.4
REGISTERSPEICHER
......................................................................102
2.6 SYSTEMBUSSCHNITTSTELLE
.............................................................................110
2.6.1
AUFBAU.....................................................................................110
2.6.2 EXKURS: REALISIERUNG DER BUSANKOPPLUNG
...............................112 2.6.3 ZEITVERHALTEN DER
SYSTEMBUS-SIGNALE ......................................114 2.6.4 BUSSE
MIT
PAKETUEBERTRAGUNG....................................................125
2.6.5
MULTIPLEXBUS............................................................................127
2.6.6 STEUERUNG DER DATENBUSBREITE
.................................................129 2.6.7 ADRESSIERUNG
VON PERIPHERIEBAUSTEINEN ..................................131 2.6.8
WEITERE SIGNALE DER
SYSTEMBUSSCHNITTSTELLE............................132 2.6.9 AUFBAU UND
FUNKTION EINES SYSTEMBUS-CONTROLLERS................137 3.
HARDWARE/SOFTWARE-SCHNITTSTELLE
.....................................................................141
3.1 DATENTYPEN UND DATENFORMATE
.................................................................141
3.1.1 DATENTYPEN UND DATENFORMATE VON 8-BIT-PROZESSOREN.............142
3.1.2 DATENTYPEN UND DATENFORMATE VON 16/32-BIT-PROZESSOREN......144
3.1.3 EXKURS: IEEE-754-STANDARD
....................................................145 3.1.4 BIT- UND
BLOCKORIENTIERTE DATENTYPEN UND IHRE FORMATE..........149 3.1.5 WEITERE
DATENTYPEN UND DATENFORMATE ...................................151 3.2
BEFEHLSSAETZE
.............................................................................................154
3.2.1 BEGRIFFE UND DEFINITIONEN
.......................................................156 3.2.2
REALISIERUNG EINES MASCHINENBEFEHLSSATZES
............................158 3.2.3 DARSTELLUNG DER VERSCHIEDENEN
BEFEHLSGRUPPEN ......................166 3.3
ADRESSIERUNGSARTEN...................................................................................197
3.3.1 VORAUSSETZUNGEN UND BEGRIFFE
................................................197 3.3.2 BESCHREIBUNG
DER WICHTIGSTEN ADRESSIERUNGSARTEN..................200 3.3.3 MINIMALER
SATZ VON ADRESSIERUNGSARTEN..................................215 4.
MODERNE HOCHLEISTUNGSPROZESSOREN
................................................................217 4.1
PRINZIPIELLER
AUFBAU.................................................................................217
4.1.1 FALLSTUDIE: MOTOROLA
MC68040...............................................222 4.1.2
FALLSTUDIE: MOTOROLA
MC88110...............................................223 4.2
CACHE-SPEICHER
........................................................................................224
4.2.1 MOTIVATION
...............................................................................224
4.2.2 FUNKTIONSWEISE EINES CACHES
..................................................226 4.2.3 AUFBAU EINES
CACHE-SPEICHERS................................................229 4.2.4
ANBINDUNG DES CACHES AN DEN SYSTEMBUS ..............................237
4.2.5 STEUER- UND STATUSSIGNALE DES
CACHE-CONTROLLERS....................239 INHALTSVERZEICHNIS XV 4.2.6
SYSTEMBUSUEBERWACHUNG ZUR KOHAERENZ-ERHALTUNG...................240 4.2.7
MESI-KOHAERENZPROTOKOLL........................................................241
4.2.8 REALISIERTE
CACHE-SPEICHER......................................................246
4.3
FLIESSBANDVERARBEITUNG..............................................................................248
4.3.1 GRUNDPRINZIP
...........................................................................248
4.3.2
PIPELINEHEMMNISSE..................................................................251
4.3.3 BEISPIELE FUER REALISIERTE PIPELINES
............................................258 4.4
SUPERSKALARITAET..........................................................................................260
4.4.1
PARALLEL-PIPELINES.....................................................................260
4.4.2 STATISCHE BEFEHLSZUTEILUNG
......................................................261 4.4.3
DYNAMISCHE
BEFEHLSZUTEILUNG.................................................262 4.5
VERZWEIGUNGSVORHERSAGE
.........................................................................264
4.5.1 STATISCHE VORHERSAGEN
.............................................................265 4.5.2
DYNAMISCHE
VORHERSAGE..........................................................265
4.6 SPEKULATIVE UND UNGEORDNETE BEFEHLSAUSFUEHRUNG
....................................271 4.7 ARCHITEKTUR DER
X86-KOMPATIBLEN PROZESSOREN.........................................275
4.7.1
GRUNDLAGEN..............................................................................275
4.7.2 FALLSTUDIE: PENTIUM III VON
INTEL..............................................277 4.7.3 FALLSTUDIE:
TRACE (EXECUTION) CACHE DES INTEL PENTIUM 4 .......280 4.7.4 FALLSTUDIE:
ATHLON VON AMD...................................................282 5.
SPEICHER- UND PROZESSVERWALTUNG
.....................................................................285
(UEBERARBEITUNG UND ERWEITERUNG EINES TEXTBEITRAGS VON DR. J. DUNKEL)
5.1
EINLEITUNG.................................................................................................285
5.1.1 ZIELE VON
BETRIEBSSYSTEMEN.....................................................286
5.1.2 SPEZIELLE AUFGABEN
VONBETRIEBSSYSTEMEN...............................289 5.2 EINFUEHRUNG IN
DIE
SPEICHERVERWALTUNG.....................................................292
5.2.1 VIRTUELLE
SPEICHER....................................................................292
5.2.2 SEGMENTIERUNGS- UND
SEITENWECHSELVERFAHREN........................294 5.2.3 PROBLEME DER
VIRTUELLEN SPEICHERVERWALTUNG ..........................294 5.3
SEGMENTORIENTIERTE
SPEICHERVERWALTUNG..................................................300
5.3.1 ADRESSIERUNG DURCH
SEGMENTREGISTER.......................................300 5.3.2
ADRESSIERUNGSMODI..................................................................305
5.3.3 SEGMENT-DESKRIPTOREN UND SEGMENT-DESKRIPTOR-TABELLEN .....307 5.4
SEITENORIENTIERTE
SPEICHERVERWALTUNG.......................................................314
5.4.1 BERECHNUNG PHYSIKALISCHER AUS LINEAREN
ADRESSEN..................315 5.4.2 SEITENVERWALTUNG MIT
ADRESSRAUM-ERWEITERUNG.......................321 5.4.3 BESCHLEUNIGUNG DER
ADRESSBERECHNUNG DURCH EINEN TLB .......325 5.4.4 BEHANDLUNG VON
SEITENFEHLERN ................................................328 5.5
SCHUTZMECHANISMEN.................................................................................328
5.5.1 SCHUTZEBENEN UND
ZUGRIFFSRECHTE............................................329 5.5.2
SCHUTZMASSNAHMEN BEI SEGMENTVERWALTUNG............................330
5.5.3 UEBERPRUEFUNG DER ZUGRIFFSRECHTE
..............................................333 INHALTSVERZEICHNIS XVI
5.5.4 SCHUTZMASSNAHMEN DER
SEITENVERWALTUNG................................336 5.5.5
KONTROLLTRANSFER
.......................................................................337
5.6
PROZESSVERWALTUNG.....................................................................................342
5.6.1 PROZESS-KONTROLL-BLOCK
............................................................343 5.6.2
DESKRIPTOR DES PROZESS-KONTROLL-BLOCKS
..................................344 5.7 KOMMUNIKATION ZWISCHEN
PROZESSEN.......................................................348
5.7.1 KOMMUNIKATION BEIM SEGMENTIERUNGSVERFAHREN....................349
5.7.2 KOMMUNIKATION BEIM
SEITENWECHSELVERFAHREN.......................351 5.8 AUSNAHMEBEHANDLUNG
..............................................................................352
5.8.1 INTERRUPT-DESKRIPTOR-TABELLE
...................................................352 5.8.2
PROZESSORIENTIERTE AUSNAHMEBEHANDLUNG.................................353
5.8.3 PROZEDURORIENTIERTE
AUSNAHMEBEHANDLUNG..............................354 5.8.4 TRAP
-BEHANDLUNG
....................................................................356
5.9 GESAMTUEBERSICHT UEBER DIE
DESKRIPTOR-TABELLEN........................................358 6.
DIGITALE SIGNALPROZESSOREN
................................................................................361
6.1 GRUNDLAGEN DER DIGITALEN
SIGNALVERARBEITUNG...........................................361 6.1.1
EINLEITUNG
................................................................................361
6.1.2 AUFBAU EINES DIGITALEN SIGNALVERARBEITUNGSSYSTEMS
...............362 6.1.3
DSP-EINSATZBEREICHE...............................................................366
6.1.4 TYPISCHE DSP-ALGORITHMEN
....................................................367 6.2
BASISARCHITEKTUR DIGITALER
SIGNALPROZESSOREN...........................................368 6.2.1
TYPISCHE BUS- UND SPEICHERSTRUKTUR
.......................................368 6.2.2 GEBRAEUCHLICHE
ZAHLENFORMATE .................................................372 6.2.3
RECHENWERKE
...........................................................................373
6.2.4 DATEN-ADRESSWERKE
..................................................................377
6.2.5
STEUERWERK...............................................................................381
6.2.6 DSP-SPEZIFISCHE BEFEHLE
.........................................................386 6.3 EXKURS:
ADSP-218X VON ANALOG DEVICES
...............................................389 6.3.1 ARCHITEKTUR
..............................................................................389
6.3.2 ZAHLENFORMATE
.........................................................................393
6.3.3 RECHENWERKE
...........................................................................395
6.3.4
STEUERWERK...............................................................................409
6.3.5 SPEICHERORGANISATION
...............................................................425 6.3.6
SYSTEMBUSSCHNITTSTELLE UND ANSCHLUSS EXTERNER SPEICHER ........428 6.4
HOCHLEISTUNGS-DSPS.................................................................................431
6.4.1 DSP-FAMILIE ADSP-2106X DER FIRMA ANALOG DEVICES...........433
6.4.2 VLIW-DSPS TMS320C6XXX VON TEXAS INSTRUMENTS...........437 6.4.3
MULTIPROZESSOR-KOPPLUNG VON
DSPS.......................................441 LITERATURVERZEICHNIS
................................................................................................453
INDEX
.........................................................................................................................459
|
| any_adam_object | 1 |
| author | Bähring, Helmut |
| author_facet | Bähring, Helmut |
| author_role | aut |
| author_sort | Bähring, Helmut |
| author_variant | h b hb |
| building | Verbundindex |
| bvnumber | BV014726678 |
| classification_rvk | ST 160 ST 170 |
| ctrlnum | (OCoLC)314166016 (DE-599)BVBBV014726678 |
| discipline | Informatik |
| edition | 3., vollst. überarb. Aufl. |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>01532nam a2200361 cc4500</leader><controlfield tag="001">BV014726678</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20231204 </controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">020916s2002 gw ad|| |||| 00||| ger d</controlfield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">354041648X</subfield><subfield code="9">3-540-41648-X</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)314166016</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV014726678</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakwb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">DE</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-703</subfield><subfield code="a">DE-863</subfield><subfield code="a">DE-92</subfield><subfield code="a">DE-859</subfield><subfield code="a">DE-824</subfield><subfield code="a">DE-573</subfield><subfield code="a">DE-384</subfield><subfield code="a">DE-29T</subfield><subfield code="a">DE-210</subfield><subfield code="a">DE-739</subfield><subfield code="a">DE-1046</subfield><subfield code="a">DE-898</subfield><subfield code="a">DE-1051</subfield><subfield code="a">DE-20</subfield><subfield code="a">DE-860</subfield><subfield code="a">DE-862</subfield><subfield code="a">DE-473</subfield><subfield code="a">DE-355</subfield><subfield code="a">DE-634</subfield><subfield code="a">DE-83</subfield><subfield code="a">DE-11</subfield><subfield code="a">DE-B768</subfield><subfield code="a">DE-523</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 160</subfield><subfield code="0">(DE-625)143599:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 170</subfield><subfield code="0">(DE-625)143602:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Bähring, Helmut</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Mikrorechner-Technik</subfield><subfield code="n">1</subfield><subfield code="p">Mikroprozessoren und digitale Signalprozessoren : mit 57 Tabellen</subfield><subfield code="c">Helmut Bähring</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">3., vollst. überarb. Aufl.</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Berlin [u.a.]</subfield><subfield code="b">Springer</subfield><subfield code="c">2002</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">XXVI, 469 S.</subfield><subfield code="b">Ill., graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="0" ind2=" "><subfield code="a">Springer-Lehrbuch</subfield></datafield><datafield tag="500" ind1=" " ind2=" "><subfield code="a">Literaturverzeichnis Seite [453] - 457</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4123623-3</subfield><subfield code="a">Lehrbuch</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="773" ind1="0" ind2="8"><subfield code="w">(DE-604)BV014605647</subfield><subfield code="g">1</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">SWB Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=009979859&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-009979859</subfield></datafield></record></collection> |
| genre | (DE-588)4123623-3 Lehrbuch gnd-content |
| genre_facet | Lehrbuch |
| id | DE-604.BV014726678 |
| illustrated | Illustrated |
| indexdate | 2024-08-01T16:20:54Z |
| institution | BVB |
| isbn | 354041648X |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-009979859 |
| oclc_num | 314166016 |
| open_access_boolean | |
| owner | DE-703 DE-863 DE-BY-FWS DE-92 DE-859 DE-824 DE-573 DE-384 DE-29T DE-210 DE-739 DE-1046 DE-898 DE-BY-UBR DE-1051 DE-20 DE-860 DE-862 DE-BY-FWS DE-473 DE-BY-UBG DE-355 DE-BY-UBR DE-634 DE-83 DE-11 DE-B768 DE-523 |
| owner_facet | DE-703 DE-863 DE-BY-FWS DE-92 DE-859 DE-824 DE-573 DE-384 DE-29T DE-210 DE-739 DE-1046 DE-898 DE-BY-UBR DE-1051 DE-20 DE-860 DE-862 DE-BY-FWS DE-473 DE-BY-UBG DE-355 DE-BY-UBR DE-634 DE-83 DE-11 DE-B768 DE-523 |
| physical | XXVI, 469 S. Ill., graph. Darst. |
| publishDate | 2002 |
| publishDateSearch | 2002 |
| publishDateSort | 2002 |
| publisher | Springer |
| record_format | marc |
| series2 | Springer-Lehrbuch |
| spellingShingle | Bähring, Helmut Mikrorechner-Technik |
| subject_GND | (DE-588)4123623-3 |
| title | Mikrorechner-Technik |
| title_auth | Mikrorechner-Technik |
| title_exact_search | Mikrorechner-Technik |
| title_full | Mikrorechner-Technik 1 Mikroprozessoren und digitale Signalprozessoren : mit 57 Tabellen Helmut Bähring |
| title_fullStr | Mikrorechner-Technik 1 Mikroprozessoren und digitale Signalprozessoren : mit 57 Tabellen Helmut Bähring |
| title_full_unstemmed | Mikrorechner-Technik 1 Mikroprozessoren und digitale Signalprozessoren : mit 57 Tabellen Helmut Bähring |
| title_short | Mikrorechner-Technik |
| title_sort | mikrorechner technik mikroprozessoren und digitale signalprozessoren mit 57 tabellen |
| topic_facet | Lehrbuch |
| url | http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=009979859&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| volume_link | (DE-604)BV014605647 |
| work_keys_str_mv | AT bahringhelmut mikrorechnertechnik1 |
Inhaltsverzeichnis
THWS Würzburg Zentralbibliothek Lesesaal
| Signatur: |
1000 ST 160 B139 |
|---|---|
| Exemplar 1 | ausleihbar Verfügbar Bestellen |
THWS Schweinfurt Zentralbibliothek Lesesaal
| Signatur: |
2000 ST 160 B139(3) |
|---|---|
| Exemplar 1 | ausleihbar Verfügbar Bestellen |