FPGAs: Einstieg, Schaltungen, Projekte
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Buch |
| Sprache: | German |
| Veröffentlicht: |
Bonn
Rheinwerk
2024
|
| Ausgabe: | 1. Auflage |
| Schriftenreihe: | Rheinwerk Computing
|
| Schlagworte: | |
| Online-Zugang: | Inhaltstext Inhaltsverzeichnis |
| Beschreibung: | Auf dem Umschlag: Kreative Projekte mit dem IceZero und Tang Nano 9K ; Programmierbare Logik verstehen und KI-unterstützt schreiben ; Schaltungslogik und Steuerungen mit Open-Source-Tools: eine praxisnahe Einführung |
| Beschreibung: | 543 Seiten Illustrationen 24 cm x 16.8 cm |
| ISBN: | 9783367101481 3367101486 |
Internformat
MARC
| LEADER | 00000nam a22000008c 4500 | ||
|---|---|---|---|
| 001 | BV049895404 | ||
| 003 | DE-604 | ||
| 005 | 20241115 | ||
| 007 | t| | ||
| 008 | 241007s2024 gw a||| |||| 00||| ger d | ||
| 015 | |a 24,N26 |2 dnb | ||
| 016 | 7 | |a 1333663374 |2 DE-101 | |
| 020 | |a 9783367101481 |c Festeinband : EUR 49.90 (DE), EUR 51.30 (AT), CHF 63.90 (freier Preis) |9 978-3-367-10148-1 | ||
| 020 | |a 3367101486 |9 3-367-10148-6 | ||
| 024 | 3 | |a 9783367101481 | |
| 035 | |a (OCoLC)1466901831 | ||
| 035 | |a (DE-599)DNB1333663374 | ||
| 040 | |a DE-604 |b ger |e rda | ||
| 041 | 0 | |a ger | |
| 044 | |a gw |c XA-DE-NW | ||
| 049 | |a DE-1050 |a DE-706 |a DE-83 |a DE-858 | ||
| 084 | |a ZN 4940 |0 (DE-625)157423: |2 rvk | ||
| 084 | |a ZN 4904 |0 (DE-625)157419: |2 rvk | ||
| 084 | |8 1\p |a 004 |2 23sdnb | ||
| 100 | 1 | |a Rippel, Jörg |e Verfasser |0 (DE-588)123140065X |4 aut | |
| 245 | 1 | 0 | |a FPGAs |b Einstieg, Schaltungen, Projekte |c Jörg Rippel |
| 250 | |a 1. Auflage | ||
| 264 | 1 | |a Bonn |b Rheinwerk |c 2024 | |
| 300 | |a 543 Seiten |b Illustrationen |c 24 cm x 16.8 cm | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 490 | 0 | |a Rheinwerk Computing | |
| 500 | |a Auf dem Umschlag: Kreative Projekte mit dem IceZero und Tang Nano 9K ; Programmierbare Logik verstehen und KI-unterstützt schreiben ; Schaltungslogik und Steuerungen mit Open-Source-Tools: eine praxisnahe Einführung | ||
| 650 | 0 | 7 | |a Field programmable gate array |0 (DE-588)4347749-5 |2 gnd |9 rswk-swf |
| 653 | |a Field Programmable Gate Array | ||
| 653 | |a integrierter Schaltkreis IC | ||
| 653 | |a Digitaltechnik | ||
| 653 | |a Maker | ||
| 653 | |a Development Board | ||
| 653 | |a Hand-Buch Anleitung Getting Started Tutorial | ||
| 653 | |a FPGA für Anfänger | ||
| 653 | |a System-Verilog | ||
| 653 | |a Entwicklungsboard | ||
| 653 | |a PFGA-Programmierung | ||
| 653 | |a Programmierbare Logik | ||
| 653 | |a Schaltungsdesign | ||
| 655 | 7 | |0 (DE-588)4151278-9 |a Einführung |2 gnd-content | |
| 689 | 0 | 0 | |a Field programmable gate array |0 (DE-588)4347749-5 |D s |
| 689 | 0 | |5 DE-604 | |
| 710 | 2 | |a Rheinwerk Verlag |0 (DE-588)1081738405 |4 pbl | |
| 856 | 4 | 2 | |m X:MVB |q text/html |u http://deposit.dnb.de/cgi-bin/dokserv?id=f242babb630345b2800694fedb11aa8c&prov=M&dok_var=1&dok_ext=htm |3 Inhaltstext |
| 856 | 4 | 2 | |m DNB Datenaustausch |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=035234471&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
| 883 | 1 | |8 1\p |a vlb |d 20240621 |q DE-101 |u https://d-nb.info/provenance/plan#vlb | |
| 943 | 1 | |a oai:aleph.bib-bvb.de:BVB01-035234471 | |
Datensatz im Suchindex
| _version_ | 1827744878974468096 |
|---|---|
| adam_text |
AUF
EINEN
BLICK
1
LOS
GEHT
S:
FPGAS
FUER
MAKER
UND
KREATIVE
.
15
TEILI
EINSTIEG
IN
DIE
FPGA-PROGRAMMIERUNG
2
FPGAS
VERSTEHEN
.
29
3
OFFENER
QUELLCODE,
OFFENE
HARDWARE
.
85
4
SOFTWARE-ENTWICKLUNG
LEICHT
GEMACHT
.
99
5
OFFENE
TOOLS
UND
SETUP
.119
6
ERSTE
SCHRITTE
MIT
FPGAS
UND
DEM
RASPBERRY
PI
.
143
7
DIE
GRUNDLAGEN
VON
VERILOG
.183
8
ABLAUF
EINES
FPGA-DESIGNS
.
201
TEIL
II
PRAXIS
UND
PROJEKTE
9
PROJEKTE
MIT
DEM
ICEZERO
.209
10
PROJEKTE
MIT
DEM
TANG
NANO
9K
.
295
11
SPEZIALTHEMEN
-
KURZ
ANGERISSEN
.
487
12
DIE
COMMUNITY
UND
WEITERFUEHRENDE
RESSOURCEN
.
519
13
IHR
TRAUMPROJEKT:
LEGEN
SIE
LOS!
.
533
INHALT
MATERIALIEN
ZUM
BUCH
.
13
1
LOS
GEHT'
S:
FPGAS
FUER
MAKER
UND
KREATIVE
.
15
1.1
UEBER
DIESES
BUCH:
WAS
SIE
LERNEN
WERDEN
UND
WAS
SIE
SCHON
KOENNEN
SOLLTEN
.
15
1.1.1
FUER
WEN
IST
DIESES
BUCH
GEEIGNET?
.
16
1.1.2
WAS
DIESES
BUCH
NICHT
IST
.
16
1.1.3
WAS
IST
DER
INHALT
DIESES
BUCHES?
.
16
1.1.4
DAS
LERNKONZEPT
DIESES
BUCHES
.
17
1.2
IHR
WEG
DURCH
DIESES
BUCH
.
18
1.3
WAS
SIND
FPGAS?
.
20
1.4
SPRACHEN,
TOOLS
UND
KONZEPTE
.
23
1.4.1
SPRACHE:
WARUM
VERILOG?
.
24
1.4.2
TOOLS:
OPEN-SOURCE
.
24
1.4.3
KONZEPTE:
PRAKTISCHE
BEISPIELPROJEKTE
UND
LEARNING
BY
DOING
.
25
TEILI
EINSTIEG
IN
DIE
FPGA-PROGRAMMIERUNG
2
FPGAS
VERSTEHEN
.
29
2.1
GRUNDLAGEN
UND
UEBERBLICK:
DIE
FPGA-TECHNOLOGIE
VERSTEHEN
.
30
2.1.1
WAS
IST
EIN
FPGA
GENAU?
.
30
2.1.2
DAS
GRUNDKONZEPT
EINES
FPGAS.
32
2.1.3
GESCHICHTE
UND
ENTWICKLUNG
VON
FPGAS.34
2.1.4
VORTEILE
UND
GRENZEN
VON
FPGAS.
36
2.1.5
WO
WERDEN
FPGAS
VERWENDET?
.
38
2.1.6
DIE
GRUNDKOMPONENTEN
ALLER
FPGAS
.
40
2.1.7
SPEZIFISCHE
KOMPONENTEN
UNTERSCHIEDLICHER
FPGAS
.
46
2.1.8
VERARBEITUNGSGESCHWINDIGKEIT
UND
ECHTZEITFAEHIGKEIT
.
49
2.1.9
DER
VERGLEICH
IM
UEBERBLICK
.
51
2.1.10
DIE
VIELFAELTIGE
NAMENSGEBUNG
IN
FPGA-DESIGNS
.
53
2.1.11
FPGA
VS.
MIKROCONTROLLER:
STAERKEN
UND
SCHWAECHEN
.
54
2.2
DIE
FPGAS,
DIE
IN
DIESEM
BUCH
VERWENDET
WERDEN
.
59
2.2.1
DER
ICE40HX-FPGA
VON
LATTICE
SEMICONDUCTOR
IM
DETAIL
.60
2.2.2
DER
GW1NR-9C-FPGA
VON
GOWIN
SEMICONDUCTOR
IM
DETAIL
.
63
2.2.3
UEBERBLICK
UEBER
DIE
MOEGLICHKEITEN
UND
EINSATZBEREICHE
DER
BEIDEN
FPGAS
.
67
5
2.3
WAS
IST
DER
RICHTIGE
FPGA
FUER
IHR
PROJEKT?
.
68
2.4
ANDERE
FPGAS
UND
REGULATORIEN
.
73
2.5
OPEN-HARDWARE
UND
EDU-BOARDS
.
75
2.5.1
F4PGA
.
78
2.5.2
ICESTORM
.
78
2.5.3
BOARD-
VS.
CHIP-UNTERSTUETZUNG
.
80
2.5.4
STOLPERFALLEN
BEI
DER
BOARD-AUSWAHL
.
81
2.5.5
EIN
NICHT
DIREKT
UNTERSTUETZTES
BOARD
IN
DER
TOOLCHAIN
EINRICHTEN
82
2.5.6
DEN
OPENFPGALOADERFUER
DAS
PROGRAMMIEREN
VERWENDEN
.
83
3
OFFENER
QUELLCODE,
OFFENE
HARDWARE
.
85
3.1
KEIN
ABLAUFDATUM
UND
ZEITLOS
GUELTIG:
OPEN-SOURCE-SOFTWARE
UND
-HARDWARE
.
85
3.2
DIE
OPEN-SOURCE-TOOLCHAIN
UND
DIE
FREIHEIT
DER
ENTWICKLUNG
.
87
3.3
DAS
ICEZERO-BOARD
FUER
DEN
RASPBERRY
PI
.
88
3.4
DER
TANG
NANO
9K
.
91
3.5
DIE
VOR
UND
NACHTEILE
DER
ANSCHLUESSE
BEIDER
FPGA-BOARDS
.
92
3.6
DIE
OPEN-SOURCE-TOOLCHAIN
FUER
DAS
ICEZERO
UND
DAS
TANG-NANO-BOARD
95
3.7
DIE
HERSTELLER-IDE
FUER
DEN
TANG
NANO
9K
.
95
3.8
BEIDE
FPGAS
GLEICHZEITIG
AM
RASPBERRY
PI
NUTZEN
.
96
4
SOFTWARE-ENTWICKLUNG
LEICHT
GEMACHT
.
99
4.1
DIE
HARDWARE-BESCHREIBUNG
MIT
VERILOG
.
100
4.2
HARDWARE-BESCHREIBUNG
VS.
PROGRAMMIERUNG
.101
4.3
DIE
IDEE
UND
DIE
FPGAS
IM
RAMPENLICHT,
KI
IM
SUPPORT
.
102
4.3.1
GENERATIVE
KI
.
105
4.3.2
COPILOT
UND
CHATGPT
.
108
4.3.3
WELCHE
KI
NUTZEN?
.
110
4.4
EINEN
FPGA
MIT
PROMPTS
DESIGNEN
.
111
4.5
TIPPS
UND
TRICKS
BEIM
PROMPTEN
.
115
4.5.1
WEISEN
SIE
DER
KI
EINE
ROLLE
ZU
.
115
4.5.2
KONKRET
UND
SPEZIFISCH
.
115
4.5.3
DER
KONTEXT
IST
WICHTIG
.
116
4.5.4
VIELE
KOMMENTARE
UND
GUTE
NAMEN
.
116
4.5.5
RECHERCHE
UND
ZEITERSPARNIS
.
117
6
5
OFFENE
TOOLS
UND
SETUP
.
119
5.1
UNSERE
STEUERZENTRALE:
DER
RASPBERRY
PI
.120
5.1.1
DAS
RICHTIGE
MODELL
.120
5.1.2
DEN
RASPBERRY
PI
EIN
RICHTEN
.
123
5.2
DIE
ENTWICKLUNGSUMGEBUNG
EINRICHTEN
.
125
5.2.1
PROJEKTSTRUKTU
R
.
125
5.2.2
VERSIONSVERWALTUNG
MIT
GIT
.126
5.2.3
MAKE
UND
MAKEFILES
.
136
5.2.4
BEST
PRACTICES
BEI
DER
ARBEIT
IN
DER
ENTWICKLUNGSUMGEBUNG
.
139
5.2.5
BACKUP
DER
ENTWICKLUNGSUMGEBUNG
UND
DER
EIGENEN
PROJEKTE
.
140
6
ERSTE
SCHRITTE
MIT
FPGAS
UND
DEM
RASPBERRY
PI
.
143
6.1
DER
ICE40HX
AUF
DEM
ICEZERO-BOARD
.
147
6.1.1
DIE
TOOLCHAIN
.147
6.1.2
DAS
INSTALLATIONSSKRIPT
FUER
DIE
ICEZERO-TOOLCHAIN
.
151
6.1.3
DAS
BLINKY-PROJEKT
ZUM
EINSTIEG
.
153
6.2
DER
TANG
NANO
9K
.158
6.2.1
DAS
INSTALLATIONSSKRIPT
FUER
DIE
TANG-NANO-9K-TOOLCHAIN
.
160
6.2.2
DAS
LAUFLICHT-PROJEKT
ZUR
FUNKTIONSUEBERPRUEFUNG
DES
TANG
NANO
9K
.
165
6.3
SIND
DIE
TOOLCHAIN-KOMPONENTEN
AUSTAUSCHBAR?
.171
6.4
QUELLCODE-EDITOREN
FUER
VERILOG
.
172
6.4.1
VISUAL
STUDIO
CODE
(VS
CODE)
.172
6.4.2
SUBLIME
TEXT
.
174
6.4.3
ATOM
UND
SEIN
NACHFOLGER
PULSAR
.
174
6.4.4
DIE
KLASSIKER
.
175
6.5
DIE
AUSGABEINFORMATIONEN
DER
TOOLCHAIN
VERSTEHEN
.
177
7
DIE
GRUNDLAGEN
VON
VERILOG
.
183
7.1
AUFBAU
UND
STRUKTUR
.
183
7.2
EIN
ERSTES
CODE-BEISPIEL
.186
7.3
DATENTYPEN
.187
7.3.1
WERTEBEREICH
.187
7.3.2
NETZ-DATENTYPEN
.189
7.3.3
VARIABLEN-DATENTYPEN
.191
7.3.4
ARRAYS
.
192
7
7.4
KONSTROLLSTRUKTUREN
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
194
7.4.1
BEDINGTE
ANWEISUNGEN
.
194
7.4.2
SCHLEIFEN
.
195
7.5
VON
DER
SOFTWARE
ZUR
HARDWARE:
AUTOMATISCHE
CODEGENERIERUNG
FUER
FPGAS
.
196
7.5.1
SOFTWARE-TOOLS
ZUR
AUTOMATISCHEN
CODEGENERIERUNG
.
197
7.5.2
HOCHSPRACHEN
FUER
TESTBENCHES
.199
7.5.3
DURCHGAENGIGES
TESTEN
KOMPLEXER
EINGEBETTETER
SYSTEME
MIT
PYTHON
.
199
8
ABLAUF
EINES
FPGA-DESIGNS
.
201
8.1
ENTWICKLUNGSSCHRITTE
.
201
8.2
AUFBAU
UND
ABLAUF
DER
FPGA-PROJEKTE
IN
DIESEM
BUCH
.
204
TEILII
PRAXIS
UND
PROJEKTE
9
PROJEKTE
MIT
DEM
ICEZERO
.
209
9.1
I/O:
INTERAKTION
MIT
DER
AUSSENWELT
.
210
9.1.1
P1
PMOD
EINE
VIELSEITIGE
I/O-SCHNITTSTELLE
.
211
9.1.2
P2
PMOD
-
FOKUSSIERT
AUF
HOCHGESCHWINDIGKEITS-I/O
.
212
9.1.3
P3
PMOD
-
ERWEITERTE
I/O-OPTIONEN
.212
9.1.4
P4
PMOD
-
SPEZIALISIERTE
I/O-FAEHIGKEITEN
.
212
9.1.5
J1
-
EINE
SCHNITTSTELLE
FUER
ALLGEMEINE
AUFGABEN
.
214
9.1.6
LEDS
UND
TASTER
.
215
9.1.7
DER
TAKT
DES
ICEZERO-FPGAS
.
216
9.1.8
J3
-
DIE
FTDI-SCHNITTSTELLE
.
217
9.1.9
DIE
GPIO-SCHNITTSTELLE
.218
9.1.10
J2
-
DIE
SPANNUNGSVERSORGUNG
.
220
9.1.11
DER
SRAM-SPEICHER
DES
ICEZERO-BOARDS
.
221
9.2
EINEN
TAKT
AUSGEBEN
.
224
9.2.1
DIE
ERSTEN
SCHRITTE
.
224
9.2.2
DIE
CONSTRAINTS-DATEI
.225
9.2.3
DER
VERILOG-CODE
UND
DER
PROMPT
.225
9.2.4
DAS
MAKEFILE
.
229
9.2.5
KONFIGURATION
DES
FPGAS
.
233
9.3
EINEN
ZAEHLER
IMPLEMENTIEREN
.
233
9.3.1
DIE
ERSTEN
SCHRITTE
.
234
9.3.2
DIE
CONSTRAINTS-DATEI
.
234
9.3.3
DER
VERILOG-CODE
UND
DER
PROMPT
.
234
8
9.4
RGB-LEDS
ANSTEUERN
.237
9.4.1
WAS
SIND
NEOPIXEL
UND
RGB-LEDS?
.238
9.4.2
DIE
ERSTEN
SCHRITTE
.
240
9.4.3
DIE
CONSTRAINTS-DATEI
.
240
9.4.4
DAS
WS2812B-PROTOKOLL
.
240
9.4.5
TIMING
.241
9.4.6
VERSORGUNGSSPANNUNG
UND
LEVEL-SHIFTER
.
243
9.4.7
DER
VERILOG-CODE
UND
DER
PROMPT
.
245
9.4.8
DAS
MAKEFILE
.
251
9.5
SERIELLE
DATEN
UEBERTRAGEN
.252
9.5.1
DIE
CONSTRAINTS-DATEI
.
253
9.5.2
DER
VERILOG-CODE
UND
DER
PROMPT
.
254
9.5.3
ERKLAERUNG
DES
QUELLCODES
.259
9.5.4
EINE
TESTBENCH
FUER
DAS
UART-PROGRAMM
.
261
9.5.5
MIT
GTKWAVE
VCD-DATEIEN
ANALYSIEREN
.268
9.5.6
KONFIGURATION
DES
FPGAS
.
270
9.5.7
DIE
SERIELLE
VERBINDUNG
EIN
RICHTEN
.271
9.5.8
TESTBENCH-TECHNIKEN
UND
DIE
KONDITIONALE
KOMPILATION
IN
VERILOG
.
274
9.6
WEB-CONTROL-SERVER
.
276
9.6.1
DIE
STEUERUNGSEBENE
UND
DIE
DATENEBENE
.
277
9.6.2
DIE
CONSTRAINTS-DATEI
.278
9.6.3
DER
VERILOG-CODE
.278
9.6.4
DER
PYTHON-CODE
.279
9.6.5
KONFIGURATION
DES
FPGAS
.281
9.6.6
ERWEITERTE
STEUERUNGSMOEGLICHKEITEN
.
282
9.7
RETROSPEKTIVE:
ERLERNTE
GRUNDLAGEN
.
283
9.7.1
WAS
BEDEUTET
DIES
ALLES?
.
285
9.7.2
GRUNDLAGEN
VERINNERLICHEN
UND
WISSEN
AUSBAUEN
.
286
9.8
MEHR
ZU
TESTBENCH-TECHNIKEN:
SIMULATION
UND
TEST
VON
DIGITALEN
SIGNALVERARBEITUNGSSYSTEMEN
.
287
9.8.1
TESTSIGNALE
ERSTELLEN
.288
9.8.2
EXTERNE
PROGRAMME
ZUR
SIGNALGENERIERUNG
NUTZEN
.
288
9.8.3
AUTOMATISIERUNG
DER
TESTPROZESSE
.288
9.8.4
ALTERNATIVE
I/O-METHODEN
FUER
DSP-TESTS
.288
9.8.5
EINSATZ
VON
COCOTB
FUER
DSP-SIMULATIONEN
.
289
9.8.6
DAS
EINLESEN
DER
GENERIERTEN
TESTSIGNALE
.
290
9.9
MEHR
ZU
MAKEFILES:
AUTOMATISIERUNG
.
293
10
PROJEKTE
MIT
DEM
TANG
NANO
9K
.
295
10.1
I/O:
DIE
48
GPIO-PINS
DES
TANG
NANO
9K
.
295
10.2
DIE
TASTER
DES
TANG
NANO
9K
.301
9
10.3
DER
TAKT
DES
TANG
NANO
9K
.
301
10.4
DER
SPEICHER
EINES
FPGAS.301
10.5
EINE
UART-SCHNITTSTELLE
.310
10.5.1
DIE
DATEI
CONSTRAINTS
.
312
10.5.2
DER
VERILOG-CODE
.
314
10.5.3
ERKLAERUNG
DES
QUELLCODES
.321
10.5.4
DAS
MAKEFILE
.
326
10.5.5
KONFIGURATION
DES
FPGAS.329
10.5.6
DIE
SERIELLE
VERBINDUNG
.330
10.6
EIN
SPI-LCD
ANSTEUERN
.331
10.6.1
ERKLAERUNG
DES
QUELLCODES
.
332
10.6.2
PORTIERUNG
AUF
EINEN
ANDEREN
FPGA
.
334
10.6.3
KONFIGURATION
DES
FPGAS.336
10.6.4
UEBUNG:
DAS
KOMBINIEREN
VON
MODULEN
.336
10.7
EIN
OLED-DISPLAY
ANSTEUERN
.
337
10.7.1
DAS
FUNKTIONSPRINZIP
DES
SSD1306-CONTROLLERS
UND
SPI-PROTOKOLLS
.339
10.7.2
DIE
CONSTRAINTS-DATEI
.
345
10.7.3
VERKABELUNG
.
348
10.7.4
DIE
ZUSTANDSMASCHINE
ZUR
ANSTEUERUNG
DES
DISPLAYS
.351
10.7.5
VERILOG-CODE
.
352
10.7.6
DAS
MAKEFILE
.
360
10.7.7
KONFIGURATION
DES
FPGAS.
363
10.7.8
WAS
HABEN
SIE
GELERNT?
.
363
10.8
EIN
OLED-DISPLAY
MIT
BILDANZEIGE
.
364
10.8.1
EIN
BILD
AUF
DAS
DISPLAY
LADEN
.
364
10.8.2
BILDDATEN
UMWANDELN
.
365
10.8.3
KONFIGURATION
DES
FPGAS.
369
10.8.4
WAS
HABEN
SIE
GELERNT?
.
369
10.9
EIN
OLED-DISPLAY
MIT
TEXT-ENGINE
.
370
10.9.1
BUCHSTABEN
UND
ZEICHEN
AUF
DEM
DISPLAY
ANZEIGEN
.
370
10.9.2
BUCHSTABEN
IN
PIXELDATEN
UMWANDELN
.
373
10.9.3
KONVERTIERUNG
DER
SCHRIFTARTDATEI
.
374
10.9.4
DAS
DESIGN
DER
TEXT-ENGINE
.380
10.9.5
DIE
ZUORDNUNGSLOGIK
DER
ADRESSEN
.
382
10.9.6
DER
VERILOG-CODE
.
387
10.9.7
DAS
MAKEFILE
.
402
10.9.8
DEN
FPGA
KONFIGURIEREN
.
402
10.9.9
WAS
HABEN
SIE
GELERNT?
.
402
10.10
EIN
OLED-DISPLAY
MIT
BARGRAPHEN
(UND
DIE
FRAGE,
WANN
ZUFALL
WIRKLICH
ZUFAELLIG
IST)
.
403
10.10.1
EIN
LFSR
.
404
10.10.2
PSEUDO
RANDOM
.
407
10
10.10.3
DER
VERILOG-CODE
.
410
10.10.4
GENERALISIERUNG
DES
LFSR-MODULS
.
412
10.10.5
DEN
GRAPHEN
AUSGEBEN
.
417
10.10.6
DEN
GRAPHEN
ZEICHNEN
.
420
10.10.7
DIE
CONSTRAINTS-DATEI
.
424
10.10.8
DAS
MAKEFILE
.
424
10.10.9
KONFIGURATION
DES
FPGAS
.
426
10.10.10
WAS
HABEN
SIE
GELERNT?
.
426
10.11
EIN
OLED-DISPLAY
MIT
ADC-AUSGABE
.
427
10.11.1
AUFBAU
DES
L
2
C-PROTOKOLLS
.
428
10.11.2
DER
ADS1115
.
430
10.11.3
DIE
KOMMUNIKATION
.
434
10.11.4
SUB-TASKS
.
437
10.11.5
DER
VERILOG-CODE
.
442
10.11.6
DIE
L
2
C-ZUSTAENDE
.
445
10.11.7
DAS
ADC-MODUL
.
450
10.11.8
DIE
CONSTRAINTS-DATEI
.
470
10.11.9
DIE
WERTE
AUF
DEM
DISPLAY
ANZEIGEN
.
471
10.11.10
DAS
MAKEFILE
.
474
10.11.11
DEN
FPGA
KONFIGURIEREN
.
476
10.11.12
WAS
HABEN
SIE
GELERNT?
.
476
10.12
EINEN
SERVO
STEUERN
.
477
10.12.1
DIE
CONSTRAINTS-DATEI
.
477
10.12.2
DER
VERILOG-CODE
.
478
10.12.3
FEHLERSUCHE
UND
DEBUGGING
.
482
10.12.4
WAS
HABEN
SIE
GELERNT?
.
482
10.13
RETROSPEKTIVE:
WIE
PASST
DAS
ALLES
ZUSAMMEN?
.
483
11
SPEZIALTHEMEN
-
KURZ
ANGERISSEN
.
487
11.1
SCHLEIFEN
.
487
11.1.1
SCHLEIFEN
IN
SOFTWARE
.
487
11.1.2
SCHLEIFEN,
DIE
IM
FPGA
GESCHRIEBEN
WERDEN
.
488
11.1.3
DIE
ALTERNATIVE:
ZUSTANDSMASCHINEN
.
489
11.2
GENERATE-ANWEISUNGEN
.
490
11.3
PIPELINING
.
492
11.4
TAKTDOMAENEN
(CLOCK
DOMAINS)
.
496
11.4.1
DATENUEBERTRAGUNG:
LANGSAME
QUELLE
ZU
SCHNELLER
SENKE
.
496
11.4.2
DATENUEBERTRAGUNG:
SCHNELLE
QUELLE
ZU
LANGSAMER
SENKE
.
496
11.4.3
HERAUSFORDERUNGEN
UND
LOESUNGEN
.
496
11.4.4
BEST
PRACTICES
.
497
11
11.5
CROSSING
CLOCK
DOMAINS
.
499
11.5.1
SYNCHRONIZER
.
499
11.5.2
PUFFER
UND
FIFOS
.500
11.6
DIE
BEZEICHNUNGEN
GROESSER
UND
BREITER
.
502
11.7
DIE
SIMULATION
STOPPEN
.
504
11.8
IP-CORES
.
505
11.8.1
SPEZIELLE
IP-CORES
.
505
11.8.2
OPEN-SOURCE
UND
COMMUNITY-RESSOURCEN
.
506
11.9
GRUNDLAGEN
ZU
SERDES
IN
FPGA-SYSTEMEN
.
507
11.10
PHASE-LOCKED
LOOPS
(PLL)
.
509
11.11
DELAY-LOCKED
LOOPS
(DLL)
.
510
11.12
MULTIPLEXER
UND
DEMULTIPLEXER
.
512
11.13
DAS
SHIFT-REGISTER
.
513
11.14
RISC-V-SOFTCORE-CPU
.
514
11.15
RETROSPEKTIVE:
GUT,
MAL
GEHOERT
ZU
HABEN
.
518
12
DIE
COMMUNITY
UND
WEITERFUEHRENDE
RESSOURCEN
.
519
12.1
MACHEN
SIE
BEI
OPEN-SOURCE-COMMUNITYS
FUER
MAKER
MIT
.519
12.2
RETRO-MESSEN:
ENTDECKEN
SIE
8-BIT-COMPUTER
UND
EMULATOREN
.
521
12.3
DER
MEGA65
.
522
12.3.1
BACK
TO
THE
FUTURE!
.
523
12.3.2
ARTIX
7
200T
VS.
TANG
NANO
9K
.
525
12.4
IM
GESPRAECH
MIT
EINEM
FPGA-ENTWICKLER
.530
13
IHR
TRAUMPROJEKT:
LEGEN
SIE
LOS!
.
533
DANKE
UND
BIS
BALD!
.
535
INDEX
537
12 |
| any_adam_object | 1 |
| author | Rippel, Jörg |
| author_GND | (DE-588)123140065X |
| author_facet | Rippel, Jörg |
| author_role | aut |
| author_sort | Rippel, Jörg |
| author_variant | j r jr |
| building | Verbundindex |
| bvnumber | BV049895404 |
| classification_rvk | ZN 4940 ZN 4904 |
| ctrlnum | (OCoLC)1466901831 (DE-599)DNB1333663374 |
| discipline | Elektrotechnik / Elektronik / Nachrichtentechnik |
| edition | 1. Auflage |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>00000nam a22000008c 4500</leader><controlfield tag="001">BV049895404</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20241115</controlfield><controlfield tag="007">t|</controlfield><controlfield tag="008">241007s2024 gw a||| |||| 00||| ger d</controlfield><datafield tag="015" ind1=" " ind2=" "><subfield code="a">24,N26</subfield><subfield code="2">dnb</subfield></datafield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">1333663374</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">9783367101481</subfield><subfield code="c">Festeinband : EUR 49.90 (DE), EUR 51.30 (AT), CHF 63.90 (freier Preis)</subfield><subfield code="9">978-3-367-10148-1</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3367101486</subfield><subfield code="9">3-367-10148-6</subfield></datafield><datafield tag="024" ind1="3" ind2=" "><subfield code="a">9783367101481</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)1466901831</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)DNB1333663374</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rda</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">XA-DE-NW</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-1050</subfield><subfield code="a">DE-706</subfield><subfield code="a">DE-83</subfield><subfield code="a">DE-858</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 4940</subfield><subfield code="0">(DE-625)157423:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 4904</subfield><subfield code="0">(DE-625)157419:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="8">1\p</subfield><subfield code="a">004</subfield><subfield code="2">23sdnb</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Rippel, Jörg</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)123140065X</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">FPGAs</subfield><subfield code="b">Einstieg, Schaltungen, Projekte</subfield><subfield code="c">Jörg Rippel</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">1. Auflage</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Bonn</subfield><subfield code="b">Rheinwerk</subfield><subfield code="c">2024</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">543 Seiten</subfield><subfield code="b">Illustrationen</subfield><subfield code="c">24 cm x 16.8 cm</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="0" ind2=" "><subfield code="a">Rheinwerk Computing</subfield></datafield><datafield tag="500" ind1=" " ind2=" "><subfield code="a">Auf dem Umschlag: Kreative Projekte mit dem IceZero und Tang Nano 9K ; Programmierbare Logik verstehen und KI-unterstützt schreiben ; Schaltungslogik und Steuerungen mit Open-Source-Tools: eine praxisnahe Einführung</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Field programmable gate array</subfield><subfield code="0">(DE-588)4347749-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Field Programmable Gate Array</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">integrierter Schaltkreis IC</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Digitaltechnik</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Maker</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Development Board</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Hand-Buch Anleitung Getting Started Tutorial</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">FPGA für Anfänger</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">System-Verilog</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Entwicklungsboard</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">PFGA-Programmierung</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Programmierbare Logik</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Schaltungsdesign</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4151278-9</subfield><subfield code="a">Einführung</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Field programmable gate array</subfield><subfield code="0">(DE-588)4347749-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="710" ind1="2" ind2=" "><subfield code="a">Rheinwerk Verlag</subfield><subfield code="0">(DE-588)1081738405</subfield><subfield code="4">pbl</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">X:MVB</subfield><subfield code="q">text/html</subfield><subfield code="u">http://deposit.dnb.de/cgi-bin/dokserv?id=f242babb630345b2800694fedb11aa8c&prov=M&dok_var=1&dok_ext=htm</subfield><subfield code="3">Inhaltstext</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">DNB Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=035234471&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="a">vlb</subfield><subfield code="d">20240621</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#vlb</subfield></datafield><datafield tag="943" ind1="1" ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-035234471</subfield></datafield></record></collection> |
| genre | (DE-588)4151278-9 Einführung gnd-content |
| genre_facet | Einführung |
| id | DE-604.BV049895404 |
| illustrated | Illustrated |
| indexdate | 2025-03-27T11:02:26Z |
| institution | BVB |
| institution_GND | (DE-588)1081738405 |
| isbn | 9783367101481 3367101486 |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-035234471 |
| oclc_num | 1466901831 |
| open_access_boolean | |
| owner | DE-1050 DE-706 DE-83 DE-858 |
| owner_facet | DE-1050 DE-706 DE-83 DE-858 |
| physical | 543 Seiten Illustrationen 24 cm x 16.8 cm |
| publishDate | 2024 |
| publishDateSearch | 2024 |
| publishDateSort | 2024 |
| publisher | Rheinwerk |
| record_format | marc |
| series2 | Rheinwerk Computing |
| spelling | Rippel, Jörg Verfasser (DE-588)123140065X aut FPGAs Einstieg, Schaltungen, Projekte Jörg Rippel 1. Auflage Bonn Rheinwerk 2024 543 Seiten Illustrationen 24 cm x 16.8 cm txt rdacontent n rdamedia nc rdacarrier Rheinwerk Computing Auf dem Umschlag: Kreative Projekte mit dem IceZero und Tang Nano 9K ; Programmierbare Logik verstehen und KI-unterstützt schreiben ; Schaltungslogik und Steuerungen mit Open-Source-Tools: eine praxisnahe Einführung Field programmable gate array (DE-588)4347749-5 gnd rswk-swf Field Programmable Gate Array integrierter Schaltkreis IC Digitaltechnik Maker Development Board Hand-Buch Anleitung Getting Started Tutorial FPGA für Anfänger System-Verilog Entwicklungsboard PFGA-Programmierung Programmierbare Logik Schaltungsdesign (DE-588)4151278-9 Einführung gnd-content Field programmable gate array (DE-588)4347749-5 s DE-604 Rheinwerk Verlag (DE-588)1081738405 pbl X:MVB text/html http://deposit.dnb.de/cgi-bin/dokserv?id=f242babb630345b2800694fedb11aa8c&prov=M&dok_var=1&dok_ext=htm Inhaltstext DNB Datenaustausch application/pdf http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=035234471&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA Inhaltsverzeichnis 1\p vlb 20240621 DE-101 https://d-nb.info/provenance/plan#vlb |
| spellingShingle | Rippel, Jörg FPGAs Einstieg, Schaltungen, Projekte Field programmable gate array (DE-588)4347749-5 gnd |
| subject_GND | (DE-588)4347749-5 (DE-588)4151278-9 |
| title | FPGAs Einstieg, Schaltungen, Projekte |
| title_auth | FPGAs Einstieg, Schaltungen, Projekte |
| title_exact_search | FPGAs Einstieg, Schaltungen, Projekte |
| title_full | FPGAs Einstieg, Schaltungen, Projekte Jörg Rippel |
| title_fullStr | FPGAs Einstieg, Schaltungen, Projekte Jörg Rippel |
| title_full_unstemmed | FPGAs Einstieg, Schaltungen, Projekte Jörg Rippel |
| title_short | FPGAs |
| title_sort | fpgas einstieg schaltungen projekte |
| title_sub | Einstieg, Schaltungen, Projekte |
| topic | Field programmable gate array (DE-588)4347749-5 gnd |
| topic_facet | Field programmable gate array Einführung |
| url | http://deposit.dnb.de/cgi-bin/dokserv?id=f242babb630345b2800694fedb11aa8c&prov=M&dok_var=1&dok_ext=htm http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=035234471&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| work_keys_str_mv | AT rippeljorg fpgaseinstiegschaltungenprojekte AT rheinwerkverlag fpgaseinstiegschaltungenprojekte |