Experimente der Technischen Informatik: Praxisorientierte Trainingseinheiten

Intro -- Reduced Instruction Set Computer(RISC) -- Grundlagen P: DLXJ-RISC-Prozessor -- 1.1. Jenaer Version der DLX-Architektur -- 1.2. Programmiermodell des DLXJ-Prozessors -- 1.3. Struktur des DLXJ-Prozessors -- 1.4. Interner Aufbau des Prozessorkerns -- 1.5. Entwicklungsumgebung -- Anhang 1.A --...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: Dörsing, Volker (VerfasserIn)
Weitere Verfasser: Knoth, Adrian (MitwirkendeR), Koch, Wolfgang (MitwirkendeR), Neuhäuser, David (MitwirkendeR), Reinsch, Andreas (MitwirkendeR), Seidler, Ralf (MitwirkendeR), Walther, Daniel (MitwirkendeR), Bücker, Martin 1965- (MitwirkendeR)
Format: Elektronisch E-Book
Sprache:German
Veröffentlicht: Göttingen Cuvillier Verlag 2023
Ausgabe:1st ed.
Schlagworte:
Online-Zugang:DE-706
Zusammenfassung:Intro -- Reduced Instruction Set Computer(RISC) -- Grundlagen P: DLXJ-RISC-Prozessor -- 1.1. Jenaer Version der DLX-Architektur -- 1.2. Programmiermodell des DLXJ-Prozessors -- 1.3. Struktur des DLXJ-Prozessors -- 1.4. Interner Aufbau des Prozessorkerns -- 1.5. Entwicklungsumgebung -- Anhang 1.A -- Anhang 1.B -- Versuch P1: Computer-Aided Engineering (CAE-)Werkzeuge -- 2.1. Überblick über die Versuche zum DLXJ-RISC-Prozessor -- 2.2. Entwicklungsprozess -- 2.3. Versuchsvorbereitung -- 2.4. Versuchsdurchführung -- 2.5. Aufgabenstellung -- 2.6. Bemerkungen zu weiterführender Literatur -- Versuch P2: Befehlszähler eines RISC-Prozessors -- 3.1. Befehlszähler im Datenpfad des Prozessorkerns -- 3.2. Funktionsweise des Befehlszählers -- 3.3. Versuchsvorbereitung -- 3.4. Versuchsdurchführung -- 3.5. Aufgabenstellung -- 3.6. Bemerkungen zu weiterführender Literatur -- Versuch P3: Aufbau und Funktionsweise eines RISC-Prozessors -- 4.1. RISC-Prozessoren -- 4.2. Versuchsvorbereitung -- 4.3. Versuchsdurchführung und Aufgabenstellung -- 4.4. Versuchsauswertung -- 4.5. Bemerkungen zu weiterführender Literatur -- Anhang 4.A -- Anhang 4.B -- Versuch P4: Assemblerprogrammierung eines RISC-Prozessors -- 5.1. Assemblerprogrammierung und Debugging -- 5.2. Versuchsvorbereitung -- 5.3. Versuchsdurchführung und Aufgabenstellung -- 5.4. Versuchsauswertung -- 5.5. Bemerkungen zu weiterführender Literatur -- Anhang 5.A -- Anhang 5.B -- Graphics Processing Unit (GPU)89 -- Versuch G: GPU Programmierung -- 6.1. Massiv-parallele Programmierung von Grafikkarten -- 6.2. Versuchsvorbereitung -- 6.3. Versuchsdurchführung und Aufgabenstellung G1 -- 6.4. Versuchsdurchführung und Aufgabenstellung G2 -- 6.5. Bemerkungen zu weiterführender Literatur -- Single Instruction, Multiple Data(SIMD) -- Versuch S: Programmierung mit Streaming SIMD Extensions (SSE).
Beschreibung:Description based on publisher supplied metadata and other sources
Beschreibung:1 Online-Ressource (185 Seiten)
ISBN:9783736968882

Es ist kein Print-Exemplar vorhanden.

Fernleihe Bestellen Achtung: Nicht im THWS-Bestand!