Verfügbarkeit: Digitaltechnik

Digitaltechnik: Grundlagen, VHDL, FPGAs, Mikrocontroller

Gespeichert in:

Bibliographische Detailangaben
Vorheriger Titel:	Digitaltechnik
Hauptverfasser:	Gehrke, Winfried 1962- (VerfasserIn), Winzker, Marco 1964- (VerfasserIn)
Format:	Buch
Sprache:	German
Veröffentlicht:	Berlin Springer Vieweg [2022]
Ausgabe:	8. Auflage
Schlagworte:	Digitaltechnik Mixed media product Elektronik Kommunikationstechnik Mikroelektronik Nachrichtentechnik Signale Lehrbuch
Online-Zugang:	Inhaltstext Inhaltsverzeichnis
Beschreibung:	1993-2004 unter dem Titel: Urbanski, Klaus: Digitaltechnik. - 2007-2012 unter dem Titel: Woitowitz, Roland: Digitaltechnik
Beschreibung:	XXIII, 701 Seiten Illustrationen, Diagramme
ISBN:	9783662639535 3662497301

Internformat

MARC


LEADER	00000nam a22000008c 4500
001	BV048489898
003	DE-604
005	20231011
007	t
008	220928s2022 gw a\|\|\| \|\|\|\| 00\|\|\| ger d
016	7		\|a 1236124979 \|2 DE-101
020			\|a 9783662639535 \|c Broschur : EUR 39.99 (DE), circa EUR 41.11 (AT), circa CHF 44.50 (freier Preis), circa EUR 37.37 366263953X \|9 978-3-662-63953-5
020			\|a 3662497301 \|9 3-662-49730-1
035			\|a (OCoLC)1258116554
035			\|a (DE-599)BVBBV048489898
040			\|a DE-604 \|b ger \|e rda
041	0		\|a ger
044			\|a gw \|c XA-DE-BE
049			\|a DE-29T \|a DE-860 \|a DE-1051 \|a DE-523 \|a DE-1050 \|a DE-92 \|a DE-Aug4 \|a DE-B768 \|a DE-703 \|a DE-12
082	0		\|a 621.3815 \|2 22/ger
082	0		\|a 621.39 \|2 22/ger
082	0		\|a 621.3 \|2 23
084			\|a ZN 5600 \|0 (DE-625)157468: \|2 rvk
084			\|a 620 \|2 sdnb
084			\|a 621.3 \|2 sdnb
084			\|a ELT 450f \|2 stub
100	1		\|a Gehrke, Winfried \|d 1962- \|e Verfasser \|0 (DE-588)173012272 \|4 aut
245	1	0	\|a Digitaltechnik \|b Grundlagen, VHDL, FPGAs, Mikrocontroller \|c Winfried Gehrke, Marco Winzker
250			\|a 8. Auflage
264		1	\|a Berlin \|b Springer Vieweg \|c [2022]
264		4	\|c © 2022
300			\|a XXIII, 701 Seiten \|b Illustrationen, Diagramme
336			\|b txt \|2 rdacontent
337			\|b n \|2 rdamedia
338			\|b nc \|2 rdacarrier
500			\|a 1993-2004 unter dem Titel: Urbanski, Klaus: Digitaltechnik. - 2007-2012 unter dem Titel: Woitowitz, Roland: Digitaltechnik
650	0	7	\|a Digitaltechnik \|0 (DE-588)4012303-0 \|2 gnd \|9 rswk-swf
653			\|a Mixed media product
653			\|a Digitaltechnik
653			\|a Elektronik
653			\|a Kommunikationstechnik
653			\|a Mikroelektronik
653			\|a Nachrichtentechnik
653			\|a Signale
655		7	\|0 (DE-588)4123623-3 \|a Lehrbuch \|2 gnd-content
689	0	0	\|a Digitaltechnik \|0 (DE-588)4012303-0 \|D s
689	0		\|5 DE-604
700	1		\|a Winzker, Marco \|d 1964- \|e Verfasser \|0 (DE-588)114211167 \|4 aut
776	0	8	\|i Erscheint auch als \|n Online-Ausgabe \|z 978-3-662-63954-2
780	0	0	\|i Vorangegangen ist \|t Digitaltechnik \|z 978-3-662-49730-2
856	4	2	\|m X:MVB \|q text/html \|u http://deposit.dnb.de/cgi-bin/dokserv?id=68560dde8a0046ec85a71e1abe79c084&prov=M&dok_var=1&dok_ext=htm \|3 Inhaltstext
856	4	2	\|m DNB Datenaustausch \|q application/pdf \|u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=033867394&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA \|3 Inhaltsverzeichnis
999			\|a oai:aleph.bib-bvb.de:BVB01-033867394

Datensatz im Suchindex

_version_	1804184449756168192
adam_text	INHALTSVERZEICHNIS 1 EINFUEHRUNG ........................................................................................................ 1 1.1 ARBEITSWEISE DIGITALER SCHALTUNGEN ....................................................... 2 1.1.1 DARSTELLUNG VON INFORMATIONEN ............................................. 2 1.1.2 LOGIK-PEGEL UND LOGIK-ZUSTAND ........................................... 2 1.1.3 VERARBEITUNG VON INFORMATIONEN ........................................... 3 1.1.4 BEISPIEL: EINFACHER GRAFIKCONTROLLER ..................................... 4 1.1.5 BEISPIEL: ZAEHLER IM GRAFIKCONTROLLER ..................................... 6 1.2 TECHNISCHE REALISIERUNG DIGITALER SCHALTUNGEN ..................................... 7 1.2.1 LOGIKBAUSTEINE ....................................................................... 7 1.2.2 KUNDENSPEZIFISCHE INTEGRIERTE SCHALTUNG ............................... 8 1.2.3 STANDARDBAUELEMENTE ............................................................. 8 1.2.4 PROGRAMMIERBARE SCHALTUNG ................................................... 9 1.2.5 MIKROCONTROLLER ..................................................................... 10 1.3 DIGITALE UND ANALOGE INFORMATIONEN ..................................................... 11 1.3.1 DARSTELLUNG VON INFORMATIONEN ............................................. 11 1.3.2 VOR UND NACHTEILE DER DARSTELLUNGEN ................................... 11 1.3.3 WERT UND ZEITDISKRET ............................................................. 12 1.4 UEBUNGSAUFGABEN..................................................................................... 13 2 DIGITALE CODIERUNG VON INFORMATIONEN .......................................................... 17 2.1 GRUNDLAGEN ............................................................................................. 18 2.2 VORZEICHENLOSE ZAHLEN ........................................................................... 18 2.2.1 STELLENWERTSYSTEME ................................................................. 19 2.2.2 DARSTELLUNG VORZEICHENLOSER ZAHLEN IN DER DIGITALTECHNIK ... 20 2.2.3 UMWANDLUNG ZWISCHEN ZAHLENSYSTEMEN ............................... 22 2.2.4 BEISPIELE ZUR UMWANDLUNG ZWISCHEN ZAHLENSYSTEMEN ......... 22 2.2.5 WERTEBEREICHE UND WORTBREITE ............................................... 24 2.2.6 ZAHLENDARSTELLUNG MIT BEGRENZTER WORTBREITE......................... 25 2.2.7 BINAERE VORZEICHENLOSE ADDITION ............................................. 26 2.2.8 BINAERE VORZEICHENLOSE SUBTRAKTION ....................................... 27 X INHALTSVERZEICHNIS 2.2.9 BINAERE VORZEICHENLOSE MULTIPLIKATION UND DIVISION ............. 29 2.3 VORZEICHENBEHAFTETE ZAHLEN ................................................................... 30 2.3.1 VORZEICHEN-BETRAG-DARSTELLUNG ............................................. 30 2.3.2 ZWEIERKOMPLEMENT-DARSTELLUNG ........................................... 32 2.3.3 ADDITION UND SUBTRAKTION IN ZWEIERKOMPLEMENT DARSTELLUNG ............................................................................ 34 2.3.4 MULTIPLIKATION UND DIVISION IN ZWEIERKOMPLEMENT DARSTELLUNG ............................................................................ 35 2.3.5 BIAS-DARSTELLUNG ..................................................................... 35 2.3.6 DARSTELLBARE ZAHLENBEREICHE ................................................. 36 2.4 REELLE ZAHLEN ......................................................................................... 36 2.4.1 FESTKOMMA-DARSTELLUNG ......................................................... 37 2.4.2 GLEITKOMMA-DARSTELLUNG ....................................................... 38 2.4.3 REELLE ZAHLEN IN DIGITALEN SYSTEMEN ..................................... 39 2.5 CODES ..................................................................................................... 40 2.5.1 BCD-CODE ............................................................................. 40 2.5.2 GRAY-CODE ............................................................................. 41 2.5.3 1-AUS-N-CODE ......................................................................... 43 2.5.4 ASCII-CODE ........................................................................... 44 2.5.5 7-SEGMENT-CODE ...................................................... 46 2.6 UEBUNGSAUFGABEN ..................................................................................... 47 3 EINFUEHRUNG IN VHDL ...................................................................................... 51 3.1 DESIGNMETHODIK IM UEBERBLICK ............................................................... 52 3.2 GRUNDSTRUKTUR EINES VHDL-MODULS ..................................................... 54 3.2.1 BIBLIOTHEKEN ........................................................................... 54 3.2.2 ENTITY UND ARCHITECTURE ......................................................... 56 3.2.3 BEZEICHNER ............................................................................. 57 3.3 GRUNDLEGENDE DATENTYPEN ..................................................................... 58 3.3.1 INTEGER ................................................................................... 58 3.3.2 STDJOGIC ............................................................................... 59 3.3.3 STD_LOGIC_VECTOR ................................................................... 60 3.3.4 SIGNED UND UNSIGNED ............................................................. 61 3.3.5 KONSTANTEN ............................................................................. 62 3.3.6 UMWANDLUNG ZWISCHEN DATENTYPEN ....................................... 63 3.3.7 DATENTYP BIT ........................................................................... 64 3.4 OPERATOREN ............................................................................................. 65 3.5 SIGNALE .................................................................................................... 67 3.5.1 DEFINITION UND VERWENDUNG VON SIGNALEN .............................. 67 3.5.2 SIGNALZUWEISUNGEN ................................................................. 68 3.6 PROZESSE ................................................................................................. 69 3.6.1 SYNTAKTISCHER AUFBAU VON PROZESSEN ...................................... 70 INHALTSVERZEICHNIS XI 3.6.2 AUSFUEHRUNG VON PROZESSEN ..................................................... 71 3.6.3 VARIABLEN ............................................................................... 73 3.6.4 SIGNALZUWEISUNGEN IN PROZESSEN ........................................... 74 3.6.5 WICHTIGE SPRACHKONSTRUKTE IN VHDL-PROZESSEN ................... 76 3.7 HIERARCHIE ............................................................................................... 79 3.8 UEBUNGSAUFGABEN ..................................................................................... 82 4 KOMBINATORISCHE SCHALTUNGEN ........................................................................ 85 4.1 SCHALTALGEBRA ......................................................................................... 86 4.1.1 SCHALTFUNKTION UND SCHALTZEICHEN ......................................... 87 4.1.2 FUNKTIONSTABELLE .................................................................... 87 4.1.3 FUNKTIONSTABELLE MIT DON T-CARE .......................................... 88 4.2 FUNKTIONEN DER SCHALTALGEBRA ............................................................... 89 4.2.1 UND-VERKNUEPFUNG................................................................ 89 4.2.2 ODER-VERKNUEPFUNG .............................................................. 90 4.2.3 NEGATION, INVERTER .................................................................. 90 4.2.4 NAND-VERKNUEPFUNG ............................................................ 91 4.2.5 NOR-VERKNUEPFUNG ................................................................ 91 4.2.6 XOR-VERKNUEPFUNG ................................................................ 92 4.2.7 XNOR-VERKNUEPFUNG ............................................................ 92 4.2.8 WEITERE VERKNUEPFUNGEN ........................................................ 93 4.2.9 LOGIKSTUFEN .......................................................................... 93 4.2.10 US-AMERIKANISCHE LOGIKSYMBOLE ......................................... 94 4.3 RECHENREGELN DER SCHALTALGEBRA ............................................................. 94 4.3.1 VORRANGREGELN........................................................................ 94 4.3.2 RECHENREGELN ........................................................................ 95 4.4 SCHALTUNGSENTWURF DURCH MINIMIEREN ................................................... 98 4.4.1 MINTERME .............................................................................. 98 4.4.2 SCHALTUNGSENTWURF MIT MINTERMEN ......................................... 98 4.4.3 MINIMIERUNG VON MINTERMEN ................................................. 99 4.4.4 MAXTERME ............................................................................... 100 4.4.5 SCHALTUNGSENTWURF MIT MAXTERMEN ....................................... 100 4.4.6 MINIMIERUNG VON MAXTERMEN ............................................... 100 4.5 SCHALTUNGSMINIMIERUNG MIT KARNAUGH-DIAGRAMM ............................... 101 4.5.1 GRUNDSAETZLICHE VORGEHENSWEISE ............................................. 101 4.5.2 KARNAUGH-DIAGRAMM FUER ZWEI VARIABLEN ............................... 102 4.5.3 KARNAUGH-DIAGRAMM FUER DREI VARIABLEN ............................... 103 4.5.4 KARNAUGH-DIAGRAMM FUER VIER VARIABLEN ............................... 104 4.5.5 AUSWAHL DER ERFORDERLICHEN TERME......................................... 106 4.5.6 ERMITTLUNG DER MINIMIERTEN FUNKTION ................................... 106 4.5.7 KARNAUGH-DIAGRAMM MIT DON T-CARE ................................... 107 4.5.8 KARNAUGH-DIAGRAMM FUER MEHR ALS VIER VARIABLEN ................. 109 XII INHALTSVERZEICHNIS 4.5.9 KARNAUGH-DIAGRAMM DER KONJUNKTIVEN NORMALFORM ........... 109 4.6 VHDL FUER KOMBINATORISCHE SCHALTUNGEN ............................................ HO 4.6.1 BESCHREIBUNG LOGISCHER VERKNUEPFUNGEN ................................. 110 4.6.2 BESCHREIBUNG DER FUNKTION ................................................... 111 4.7 UEBUNGSAUFGABEN ..................................................................................... 112 5 SEQUENZIELLE SCHALTUNGEN ................................................................................ 115 5.1 SPEICHERELEMENTE ................................................................................... 116 5.1.1 RS-FLIP-FLOP ......................................................................... 116 5.1.2 TAKTSTEUERUNG VON FLIP-FLOPS ............................................... 118 5.1.3 D-FLIP-FLOP ........................................................................... 122 5.1.4 ERWEITERUNG DES D-FLIP-FLOPS ............................................... 125 5.1.5 WEITERE FLIP-FLOPS ................................................................. 128 5.1.6 KIPPSTUFEN ............................................................................. 128 5.2 ENDLICHE AUTOMATEN ............................................................................... 129 5.2.1 AUTOMATENTHEORIE ................................................................... 130 5.2.2 BEISPIEL FUER EINEN AUTOMATEN ................................................. 132 5.2.3 ENTWURF VON AUTOMATEN ......................................................... 135 5.2.4 CODIERUNG VON ZUSTAENDEN ..................................................... 143 5.2.5 ENTWURF VON MEALY-AUTOMATEN ............................................. 149 5.2.6 VERGLEICH VON MEALY UND MOORE-AUTOMAT ........................... 153 5.2.7 REGISTERAUSGABE ..................................................................... 154 5.2.8 ASYNCHRONE AUTOMATEN ......................................................... 156 5.3 ENTWURF SEQUENZIELLER SCHALTUNGEN MIT VHDL ..................................... 158 5.3.1 GRUNDFORM DES GETAKTETEN PROZESSES ..................................... 158 5.3.2 ERWEITERTE FUNKTION DES GETAKTETEN PROZESSES ....................... 159 5.3.3 STEUERLEITUNGEN FUER FLIP-FLOPS ............................................... 160 5.3.4 ENTWURF VON AUTOMATEN ......................................................... 162 5.3.5 PROGRAMMIERSTILE FUER VHDL-CODE ....................................... 166 5.4 UEBUNGSAUFGABEN ..................................................................................... 166 6 SCHALTUNGSSTRUKTUREN ...................................................................................... 171 6.1 GRUNDSTRUKTUREN DIGITALER SCHALTUNGEN ................................................. 171 6.1.1 TOP-DOWN ENTWURF ............................................................... 171 6.1.2 DARSTELLUNG VON SCHALTUNGSSTRUKTUREN .................................... 172 6.2 KOMBINATORISCHE GRUNDSTRUKTUREN ......................................................... 173 6.2.1 MULTIPLEXER ............................................................................. 173 6.2.2 DEMULTIPLEXER ......................................................................... 174 6.2.3 ADDIERER ................................................................................. 175 6.3 SEQUENZIELLE GRUNDSTRUKTUREN ............................................................... 178 6.3.1 ZAEHLER ..................................................................................... 178 6.3.2 SCHIEBEREGISTER ....................................................................... 180 INHALTSVERZEICHNIS XIII 6.3.3 RUECKGEKOPPELTES SCHIEBEREGISTER........................................... 181 6.4 ZEITVERHALTEN ......................................................................................... 182 6.4.1 VERZOEGERUNGSZEIT REALER SCHALTUNGEN ..................................... 182 6.4.2 TRANSIENTE SIGNALZUSTAENDE ..................................................... 182 6.4.3 SIGNALUEBERGAENGE IN KOMPLEXEN SCHALTUNGEN ......................... 183 6.5 TAKTKONZEPT IN REALEN SCHALTUNGEN ....................................................... 184 6.5.1 REGISTER-TRANSFER-LEVEL (RTL) ............................................... 184 6.5.2 BEISPIEL FUER ENTWURF MIT REGISTER-TRANSFER-LEVEL: AMPELSTEUERUNG .................................................................... 185 6.5.3 KRITISCHER PFAD ....................................................................... 188 6.5.4 PIPELINING ............................................................................... 189 6.5.5 TAKTUEBERGAENGE ....................................................................... 191 6.5.6 METASTABILITAET VON FLIP-FLOPS ................................................. 193 6.5.7 TAKTUEBERGANG MEHRERER SIGNALE ............................................. 194 6.6 SPEZIELLE EIN-/AUSGANGSSTRUKTUREN ....................................................... 195 6.6.1 SCHMITT-TRIGGER-EINGANG ....................................................... 195 6.6.2 TRI-STATE-AUSGANG ................................................................. 196 6.6.3 OPEN-KOLLEKTOR-AUSGANG ....................................................... 197 6.7 UEBUNGSAUFGABEN .................................................................................... 198 7 REALISIERUNG DIGITALER SYSTEME ........................................................................ 201 7.1 STANDARDISIERTE LOGIKBAUSTEINE ............................................................ 202 7.1.1 CHARAKTERISTISCHE EIGENSCHAFTEN DIGITALER SCHALTKREISE ......... 204 7.1.2 LASTFAKTOREN .......................................................................... 204 7.1.3 STOERSPANNUNGSABSTAND ........................................................... 206 7.1.4 SCHALTZEITEN .......................................................................... 206 7.1.5 LOGIKFAMILIEN ........................................................................ 207 7.2 KOMPONENTEN FUER DIGITALE SYSTEME ....................................................... 207 7.2.1 ASICS .................................................................................... 208 7.2.2 ASSPS .................................................................................... 209 7.2.3 FPGAS UND CPLDS .............................................................. 210 7.2.4 MIKROCONTROLLER .................................................................... 210 7.2.5 VERGLEICH DER ALTERNATIVEN ..................................................... 212 7.2.6 KOMBINATION VON KOMPONENTEN ........................................... 213 7.3 VHDL-BASIERTER SYSTEMENTWURF ........................................................... 213 7.3.1 DESIGNFLOW ............................................................................. 214 7.3.2 VHDL-EINGABE ..................................................................... 215 7.3.3 SIMULATION ............................................................................. 216 7.3.4 SYNTHESE ................................................................................. 217 7.3.5 PLATZIERUNG UND VERDRAHTUNG ................................................. 218 7.3.6 TIMINGANALYSE ....................................................................... 219 7.3.7 INBETRIEBNAHME ....................................................................... 220 XIV INHALTSVERZEICHNIS 7.3.8 DER DIGITALE ENTWURF ALS ITERATIVER PROZESS ............................ 221 7.4 UEBUNGSAUFGABEN ................................................................................... 221 8 VHDL-VERTIEFUNG ............................................................................................. 225 8.1 WEITERE DATENTYPEN ............................................................................... 225 8.1.1 NATURAL UND REAL ................................................................... 225 8.1.2 BOOLEAN ................................................................................ 226 8.1.3 TIME ....................................................................................... 226 8.1.4 STD_ULOGIC, STD__ULOGIC_VECTOR ............................................... 227 8.1.5 BENUTZERDEFINIERTE DATENTYPEN ............................................... 227 8.1.6 ZEICHEN UND ZEICHENKETTEN ................................................... 228 8.1.7 SUBTYPES ................................................................................. 229 8.1.8 ARRAYS ..................................................................................... 229 8.1.9 RECORDS ................................................................................... 230 8.2 SPRACHELEMENTE ZUR CODE-STRUKTURIERUNG ............................................. 231 8.2.1 FUNCTION ................................................................................. 232 8.2.2 PROCEDURE ............................................................................... 233 8.2.3 ENTITY-DEKLARATION MIT GENERICS ........................................... 235 8.2.4 GENERATE-AN WEISUNG ............................................................. 237 8.2.5 ATTRIBUTE ................................................................................. 239 8.2.6 INSTANZIIERUNG MIT DER COMPONENT-AN WEISUNG ..................... 241 8.2.7 PAKETE ..................................................................................... 243 8.2.8 EINBINDUNG VON SPEZIALKOMPONENTEN ................................... 245 8.3 SPRACHELEMENTE ZUR VERIFIKATION ............................................................ 252 8.3.1 BINAERE EIN-/AUSGABE ............................................................. 252 8.3.2 EIN-/AUSGABE MIT TEXTDATEIEN ............................................... 253 8.3.3 WAIT-ANWEISUNGEN IN TESTBENCHES ....................................... 255 8.3.4 TESTBENCH MIT INTERAKTIVER UEBERPRUEFUNG ............................... 256 8.3.5 TESTBENCH MIT ASSERT ANWEISUNGEN ....................................... 257 8.3.6 TESTBENCH MIT DATEIEIN-/AUSGABE ........................................... 258 8.4 UEBUNGSAUFGABEN ...................................................................................... 262 9 PROGRAMMIERBARE LOGIK .................................................................................... 267 9.1 GRUNDKONZEPTE PROGRAMMIERBARER LOGIK .............................................. 268 9.1.1 ZWEISTUFIGE LOGIK .................................................................. 268 9.1.2 TABELLENBASIERTE LOGIKIMPLEMENTIERUNG ................................ 271 9.2 SIMPLE PROGRAMMABLE LOGIC DEVICE (SPLD) ........................................ 273 9.3 COMPLEX PROGRAMMABLE LOGIC DEVICE (CPLD) .................................... 275 9.4 FIELD PROGRAMMABLE GATE ARRAYS ............................................................ 277 9.4.1 ALLGEMEINER AUFBAU EINES FPGAS .......................................... 278 9.4.2 TAKTVERTEILUNG IM FPGA ........................................................ 280 9.4.3 TYPISCHE SPEZIALKOMPONENTEN ................................................ 282 INHALTSVERZEICHNIS XV 9.5 FPGA-FAMILIEN ..................................................................................... 286 9.5.1 VERGLEICH AUSGEWAEHLTER FPGA-FAMILIEN ............................... 287 9.6 HINWEISE ZUM SELBSTSTUDIUM ................................................................. 290 9.7 UEBUNGSAUFGABEN..................................................................................... 292 10 HALBLEITERTECHNIK .............................................................................................. 295 10.1 CMOS-TECHNOLOGIE ............................................................................... 296 10.1.1 PRINZIPIELLER AUFBAU ............................................................... 296 10.1.2 FELDEFFEKTTRANSISTOREN ............................................................. 298 10.1.3 LAYOUT .................................................................................. 300 10.2 GRUNDSCHALTUNGEN IN CMOS-TECHNIK ................................................... 302 10.2.1 INVERTER .................................................................................. 302 10.2.2 LOGIKGATTER ............................................................................. 303 10.2.3 TRANSMISSION-GATE ................................................................. 304 10.2.4 FLIP-FLOP ................................................................................. 305 10.3 VERLUSTLEISTUNG ....................................................................................... 306 10.3.1 STATISCHE VERLUSTLEISTUNG ....................................................... 307 10.3.2 DYNAMISCHE VERLUSTLEISTUNG................................................... 308 10.3.3 ENTWURF ENERGIEEFFIZIENTER SCHALTUNGEN ................................. 309 10.4 INTEGRIERTE SCHALTUNGEN ......................................................................... 310 10.4.1 LOGIKSYNTHESE UND LAYOUT ..................................................... 310 10.4.2 HERSTELLUNG ............................................................................. 313 10.4.3 PACKAGING ............................................................................... 314 10.4.4 GEHAEUSE ................................................................................. 315 10.4.5 CHIPLETS ................................................................................. 317 10.5 MINIATURISIERUNG DER HALBLEITERTECHNIK ................................................. 317 10.5.1 MOORE 4 SCHES GESETZ ............................................................... 318 10.5.2 FINFET UND NANOSHEET-TRANSISTOREN ................................... 318 10.5.3 WEITERE TECHNOLOGIEENTWICKLUNG.......................................... 319 10.6 UEBUNGSAUFGABEN .................................................................................... 320 11 SPEICHER ............................................................................................................ 323 11.1 UEBERSICHT .............................................................................................. 324 11.1.1 BEGRIFFE UND ABKUERZUNGEN ..................................................... 324 11.1.2 GRUNDSTRUKTUR ......................................................................... 325 11.1.3 PHYSIKALISCHES INTERFACE ........................................................ 326 11.2 SPEICHERTECHNOLOGIEN ............................................................................ 327 11.2.1 SRAM ................................................................................... 327 11.2.2 DRAM ................................................................................... 329 11.2.3 ROM ....................................................................................... 331 11.2.4 OTP-SPEICHER ......................................................................... 331 11.2.5 EEPROM ............................................................................... 332 XVI INHALTSVERZEICHNIS 11.2.6 INNOVATIVE SPEICHERTECHNIKEN ................................................ 335 11.3 EINGEBETTETER SPEICHER ........................................................................... 337 11.3.1 SRAM .................................................................................... 338 11.3.2 DRAM .................................................................................... 339 11.3.3 ROM ........................................................................................ 339 11.3.4 NVRAM .................................................................................. 340 11.4 DISKRETE SPEICHERBAUSTEINE ................................................................... 341 11.4.1 PRAKTISCHER EINSATZ .................................................................. 341 11.4.2 343 11.4.3 346 11.4.4 EEPROM ............................................................................... 349 11.4.5 FRAM MIT SERIELLEM INTERFACE ............................................... 353 11.5 SPEICHERSYSTEME ..................................................................................... 354 11.5.1 ADRESSDECODIERUNG ................................................................. 354 11.5.2 MULTIPLEXING DES DATENBUSSES ............................................... 356 11.5.3 ANSTEUERUNGDISKRETERSPEICHERBAUSTEINE ............................. 358 11.6 UEBUNGSAUFGABEN ..................................................................................... 359 12 ANALOG-DIGITAL UND DIGITAL-ANALOG-UMSETZER .............................................. 363 12.1 GRUNDPRINZIP VON ANALOG-DIGITAL-UMSETZERN ....................................... 363 12.1.1 SYSTEME ZUR UMSETZUNG ANALOGER IN DIGITALE SIGNALE ........... 366 12.1.2 ABTASTTHEOREM ....................................................................... 366 12.1.3 ABTASTHALTEGLIED (AHG) ......................................................... 367 12.1.4 ERREICHBARE GENAUIGKEIT FUER ADUS ABHAENGIG VON DER CODEWORTLAENGE ...................................................................... 369 12.1.5 CODIERUNG DER ADU-WERTE ................................................... 371 12.2 VERFAHREN ZUR ANALOG-DIGITAL-UMSETZUNG ............................................ 372 12.2.1 PARALLELVERFAHREN ................................................................... 372 12.2.2 WAEGEVERFAHREN ....................................................................... 374 12.2.3 ZAEHLVERFAHREN ......................................................................... 376 12.2.4 ERWEITERTES PARALLELVERFAHREN ................................................. 377 12.2.5 ERWEITERTES ZAEHLVERFAHREN ..................................................... 380 12.2.6 SINGLE UND DUAL-SLOPE-VERFAHREN ......................................... 380 12.2.7 SIGMA-DELTA-UMSETZER ........................................................... 382 12.3 VERFAHREN ZUR DIGITAL-ANALOG-UMSETZUNG ............................................ 385 12.3.1 DIREKTVERFAHREN ..................................................................... 386 12.3.2 SUMMATION GEWICHTETER STROEME ............................................. 386 12.3.3 R-2R-LEITERNETZWERK ............................................................. 388 12.3.4 PULSWEITENMODULATION ........................................................... 389 12.4 EIGENSCHAFTEN REALER AD UND DA-UMSETZER ......................................... 390 12.4.1 STATISCHE FEHLER ..................................................................... 391 12.4.2 DYNAMISCHE FEHLER ............................................................... 395 INHALTSVERZEICHNIS XVII 12.5 ANSTEUERUNG VON DISKRETEN AD UND DA-UMSETZERN .......................... 398 12.5.1 SERIELLE ANSTEUERUNG ............................................................ 399 12.5.2 PARALLELE ANSTEUERUNG .......................................................... 401 12.5.3 SERIELLE HOCHGESCHWINDIGKEITSSCHNITTSTELLE JESD204B .... 404 12.6 UEBUNGSAUFGABEN ..................................................................................... 405 13 GRUNDLAGEN DER MIKROPROZESSORTECHNIK ...................................................... 409 13.1 GRUNDSTRUKTUR EINES RECHNERSYSTEMS ..................................................... 410 13.2 BEFEHLSABARBEITUNG IN EINEM MIKROPROZESSOR ....................................... 413 13.3 TYPISCHE BEFEHLSKLASSEN ....................................................................... 414 13.3.1 ARITHMETISCHE UND LOGISCHE BEFEHLE ..................................... 415 13.3.2 TRANSFERBEFEHLE ..................................................................... 415 13.3.3 BEFEHLE ZUR PROGRAMMABLAUFSTEUERUNG ................................. 416 13.3.4 SPEZIALBEFEHLE ....................................................................... 417 13.4 CODIERUNG VON BEFEHLEN ....................................................................... 417 13.5 ADRESSIERUNG VON DATEN UND BEFEHLEN ................................................. 419 13.5.1 UNMITTELBARE ADRESSIERUNG ................................................... 419 13.5.2 ABSOLUTE ADRESSIERUNG ........................................................... 419 13.5.3 INDIREKTE ADRESSIERUNG ........................................................... 420 13.5.4 INDIREKTE ADRESSIERUNG MIT DEM STACKPOINTER ........................ 422 13.5.5 BEFEHLSADRESSIERUNG ............................................................... 423 13.6 MASSNAHMEN ZUR STEIGERUNG DER RECHENLEISTUNG ................................... 423 13.6.1 ERHOEHUNG DER TAKTFREQUENZ ................................................... 423 13.6.2 PARALLELITAET ............................................................................. 424 13.6.3 PIPELINING.... ....................................................................... 425 13.6.4 BEFEHLSSATZERWEITERUNGEN ..................................................... 427 13.7 GRUNDLEGENDE MIKROPROZESSORARCHITEKTUREN ......................................... 428 13.7.1 CISC ....................................................................................... 429 13.7.2 RISC ...................................................................................... 429 13.7.3 RISC UND HARVARD-ARCHITEKTUR ............................................. 430 13.8 MIKROPROZESSOR ARM CORTEX-MO+ ......................................................... 432 13.8.1 ARM CORTEX KURZUEBERSICHT ..................................................... 432 13.8.2 REGISTER DES CORTEX-M0+ ....................................................... 433 13.8.3 BEFEHLSSATZ DES CORTEX-M0+ ................................................. 435 13.9 PROGRAMMIERUNG DES ARM CORTEX-M0+ IN ASSEMBLER ........................... 446 13.9.1 EINFACHES ASSEMBLER-PROGRAMM ........................................... 447 13.9.2 ASSEMBLER-DIREKTIVEN ........................................................... 448 13.9.3 VERZWEIGUNGEN....................................................................... 451 13.9.4 SCHLEIFEN ................................................................................. 452 13.9.5 ARITHMETISCHE GRUNDOPERATIONEN ........................................... 453 13.9.6 UNTERPROGRAMMAUFRUFE ........................................................ 456 13.9.7 PSEUDOBEFEHLE ....................................................................... 459 XVIII INHALTSVERZEICHNIS 13.9.8 UEBERSETZUNG VON PROGRAMMEN ............................................... 460 13.10 HINWEISE ZUM SELBSTSTUDIUM ................................................................ 461 13.10.1 HARDWARE UND SOFTWARE FUER EIGENE EXPERIMENTE ................... 462 13.10.2 ANLEGEN EINES ASSEMBLER-PROJEKTES ....................................... 463 13.10.3 HINWEISE ZUR ERSTELLUNG UND DEM DEBUGGEN VON ASSEMBLER-PROGRAMMEN ........................................................ 464 13.11 UEBUNGSAUFGABEN ..................................................................................... 465 14 MIKROCONTROLLER ................................................................................................ 469 14.1 AUFBAU VON MIKROCONTROLLERN ............................................................... 470 14.2 STM32-MIKROCONTROLLER ....................................................................... 472 14.2.1 UEBERSICHT UEBER DIE MIKROCONTROLLER-FAMILIE STM32 ............. 472 14.2.2 BEISPIEL: STM32G0-SERIE ..................................................... 474 14.2.3 ARCHITEKTUR DER STM32G0-MIKROCONTROLLER ......................... 475 14.2.4 ADDRESS MAP DES STM32G0 ................................................. 477 14.2.5 PINBELEGUNG DES STM32G071 ............................................... 479 14.2.6 MIKROCONTROLLERANSCHLUESSE MIT BESONDEREN FUNKTIONEN .... 481 14.3 GENERAL PURPOSE INPUT OUTPUT (GPIO) ................................................. 482 14.3.1 HARDWARE-STRUKTUR ................................................................. 482 14.3.2 GPIO-REGISTER ....................................................................... 483 14.4 GRUNDLAGEN DER PROGRAMMIERUNG VON PERIPHERIEMODULEN ................... 489 14.4.1 DATENTYPEN ............................................................................. 490 14.4.2 SETZEN UND LOESCHEN VON BITS ................................................. 491 14.4.3 ABFRAGEN VON BITS ................................................................. 494 14.4.4 BEISPIEL: EINE BLINKENDE LED ............................................... 495 14.4.5 STRUCT-BASIERTE PROGRAMMIERUNG IN C ................................... 496 14.5 C-PROGRAMMIERUNG MIT DER ENTWICKLUNGSUMGEBUNG STM32CUBEIDE .................................................................................. 500 14.5.1 ANLEGEN VON C-PROJEKTEN ....................................................... 500 14.5.2 PROJEKTTYP EMPTY ................................................................... 501 14.5.3 PROJEKTTYP STM32CUBE ......................................................... 502 14.5.4 WAHL DES PROJEKTTYPS ............................................................. 504 14.5.5 DEBUGGEN VON PROJEKTEN ....................................................... 504 14.6 BIBLIOTHEKEN FUER DIE STM32-PROGRAMMIERUNG ..................................... 505 14.6.1 CMSIS ................................................................................... 507 14.6.2 LL-BIBLIOTHEK ......................................................................... 508 14.6.3 HAL-BIBLIOTHEK ..................................................................... 511 14.7 GRUNDLAGEN DER INTERRUPTVERARBEITUNG ................................................... 512 14.7.1 INTERRUPTS UND EXCEPTIONS ..................................................... 514 14.7.2 SYSTICK ................................................................................... 515 14.7.3 NESTED VECTORED INTERRUPT CONTROLLER (NVIC) ....................... 515 14.7.4 INTERRUPTVEKTOREN ................................................................... 517 INHALTSVERZEICHNIS XIX 14.7.5 INTERRUPTFREIGABE UND PRIORISIERUNG ...................................... 520 14.7.6 EXTENDED INTERRUPT/EVENT CONTROLLER (EXTI) ........................ 521 14.7.7 BEISPIEL ZUR INTERRUPTPROGRAMMIERUNG.................................. 525 14.7.8 ATOMARE DATENZUGRIFFE.......................................................... 529 14.7.9 STACKING, UNSTACKING UND TAILCHAINING ................................ 533 14.7.10 AUSFUEHRUNGSZEITEN VON INTERRUPT-SERVICE-ROUTINEN ............ 534 14.8 CALLBACK-FUNKTIONEN ............................................................................. 535 14.8.1 CALLBACK-FUNKTIONEN AM BEISPIEL DES EXTI-INTERRUPTS ........ 536 14.8.2 DEFAULT-IMPLEMENTIERUNG VON CALLBACK-FUNKTIONEN ............ 538 14.8.3 CALLBACK-FUNKTION FUER DEN SYSTICK-INTERRUPT ........................ 539 14.9 UEBUNGSAUFGABEN..................................................................................... 540 15 PERIPHERIE DES STM32 .................................................................................... 543 15.1 REGISTERTYPEN ......................................................................................... 544 15.2 SERIELLE DATENUEBERTRAGUNG ..................................................................... 545 15.2.1 UART/USART...................................................................... 546 15.2.2 USARTS IM STM32G0XX .................................................... 550 15.2.3 SPI ........................................................................................ 560 15.2.4 SPI-SCHNITTSTELLE DES STM32G071 ....................................... 563 15.2.5 PC ........................................................................................ 571 15.2.6 I 2 C-INTERFACE DES STM32G071-MIKROCONTROLLERS ................. 576 15.2.7 AUSGEWAEHLTE HAL-FUNKTIONEN FUER DIE SERIELLE DATENUEBERTRAGUNG .................................................................. 582 15.2.8 FORMATIERTE EIN-/AUSGABE ..................................................... 585 15.3 DIRECT MEMORY ACCESS (DMA) ............................................................. 586 15.3.1 ADRESSIERUNGSARTEN ................................................................. 587 15.3.2 ZIRKULAERE TRANSFERS UND DOUBLE BUFFERING............................. 587 15.3.3 DMA IM STM32G071 ........................................................... 588 15.3.4 AUSGEWAEHLTE HAL-FUNKTIONEN FUER DEN DMA-BETRIEB ......... 596 15.4 TIMER ..................................................................................................... 598 15.4.1 AUFBAU VON TIMERN ............................................................... 598 15.4.2 TYPISCHE TIMERREGISTER ........................................................... 599 15.4.3 UEBERSICHT UEBER DIE STM32-TIMER ......................................... 601 15.4.4 GENERAL-PURPOSE-TIMER TIM2 UND TIM3 ............................. 601 15.4.5 OUTPUT-COMPARE-MODUS ....................................................... 611 15.4.6 PWM-MODI ........................................................................... 617 15.4.7 INPUT-CAPTURE-MODUS ............................................................. 625 15.4.8 TIMER MIT DMA ..................................................................... 631 15.4.9 WEITERE FUNKTIONEN DER STM32-TIMER ................................. 633 15.4.10 WATCHDOG-TIMER ..................................................................... 635 15.4.11 AUSGEWAEHLTE HAL-FUNKTIONEN FUER DIE TIMER PROGRAMMIERUNG.................................................................... 636 XX INHALTSVERZEICHNIS 15.5 ANALOGE EIN-/AUSGABE-KOMPONENTEN .................................................. 638 15.5.1 ANALOG/DIGITAL-UMSETZER ....................................................... 638 15.5.2 DIGITAL/ANALOG-UMSETZER ....................................................... 645 15.5.3 ANALOGKOMPARATOR ................................................................. 650 15.5.4 AUSGEWAEHLTE HAL-FUNKTIONEN FUER ANALOGE KOMPONENTEN ........................................................................ 651 15.6 HINWEISE ZUM PRAKTISCHEN SELBSTSTUDIUM ............................................ 654 15.6.1 HARDWAREAUSWAHL ................................................................... 655 15.6.2 SOFTWARE-EMPFEHLUNGEN ....................................................... 655 15.6.3 ERGAENZENDE LITERATUR ZUM MIKROCONTROLLER STM32G071 .......................................................................... 656 15.7 UEBUNGSAUFGABEN .................................................................................... 657 16 LOESUNGEN DER UEBUNGSAUFGABEN ...................................................................... 663 LITERATURHINWEISE .................................................................................................... 689 STICHWORTVERZEICHNIS ................................................................................................ 693
adam_txt	INHALTSVERZEICHNIS 1 EINFUEHRUNG . 1 1.1 ARBEITSWEISE DIGITALER SCHALTUNGEN . 2 1.1.1 DARSTELLUNG VON INFORMATIONEN . 2 1.1.2 LOGIK-PEGEL UND LOGIK-ZUSTAND . 2 1.1.3 VERARBEITUNG VON INFORMATIONEN . 3 1.1.4 BEISPIEL: EINFACHER GRAFIKCONTROLLER . 4 1.1.5 BEISPIEL: ZAEHLER IM GRAFIKCONTROLLER . 6 1.2 TECHNISCHE REALISIERUNG DIGITALER SCHALTUNGEN . 7 1.2.1 LOGIKBAUSTEINE . 7 1.2.2 KUNDENSPEZIFISCHE INTEGRIERTE SCHALTUNG . 8 1.2.3 STANDARDBAUELEMENTE . 8 1.2.4 PROGRAMMIERBARE SCHALTUNG . 9 1.2.5 MIKROCONTROLLER . 10 1.3 DIGITALE UND ANALOGE INFORMATIONEN . 11 1.3.1 DARSTELLUNG VON INFORMATIONEN . 11 1.3.2 VOR UND NACHTEILE DER DARSTELLUNGEN . 11 1.3.3 WERT UND ZEITDISKRET . 12 1.4 UEBUNGSAUFGABEN. 13 2 DIGITALE CODIERUNG VON INFORMATIONEN . 17 2.1 GRUNDLAGEN . 18 2.2 VORZEICHENLOSE ZAHLEN . 18 2.2.1 STELLENWERTSYSTEME . 19 2.2.2 DARSTELLUNG VORZEICHENLOSER ZAHLEN IN DER DIGITALTECHNIK . 20 2.2.3 UMWANDLUNG ZWISCHEN ZAHLENSYSTEMEN . 22 2.2.4 BEISPIELE ZUR UMWANDLUNG ZWISCHEN ZAHLENSYSTEMEN . 22 2.2.5 WERTEBEREICHE UND WORTBREITE . 24 2.2.6 ZAHLENDARSTELLUNG MIT BEGRENZTER WORTBREITE. 25 2.2.7 BINAERE VORZEICHENLOSE ADDITION . 26 2.2.8 BINAERE VORZEICHENLOSE SUBTRAKTION . 27 X INHALTSVERZEICHNIS 2.2.9 BINAERE VORZEICHENLOSE MULTIPLIKATION UND DIVISION . 29 2.3 VORZEICHENBEHAFTETE ZAHLEN . 30 2.3.1 VORZEICHEN-BETRAG-DARSTELLUNG . 30 2.3.2 ZWEIERKOMPLEMENT-DARSTELLUNG . 32 2.3.3 ADDITION UND SUBTRAKTION IN ZWEIERKOMPLEMENT DARSTELLUNG . 34 2.3.4 MULTIPLIKATION UND DIVISION IN ZWEIERKOMPLEMENT DARSTELLUNG . 35 2.3.5 BIAS-DARSTELLUNG . 35 2.3.6 DARSTELLBARE ZAHLENBEREICHE . 36 2.4 REELLE ZAHLEN . 36 2.4.1 FESTKOMMA-DARSTELLUNG . 37 2.4.2 GLEITKOMMA-DARSTELLUNG . 38 2.4.3 REELLE ZAHLEN IN DIGITALEN SYSTEMEN . 39 2.5 CODES . 40 2.5.1 BCD-CODE . 40 2.5.2 GRAY-CODE . 41 2.5.3 1-AUS-N-CODE . 43 2.5.4 ASCII-CODE . 44 2.5.5 7-SEGMENT-CODE . 46 2.6 UEBUNGSAUFGABEN . 47 3 EINFUEHRUNG IN VHDL . 51 3.1 DESIGNMETHODIK IM UEBERBLICK . 52 3.2 GRUNDSTRUKTUR EINES VHDL-MODULS . 54 3.2.1 BIBLIOTHEKEN . 54 3.2.2 ENTITY UND ARCHITECTURE . 56 3.2.3 BEZEICHNER . 57 3.3 GRUNDLEGENDE DATENTYPEN . 58 3.3.1 INTEGER . 58 3.3.2 STDJOGIC . 59 3.3.3 STD_LOGIC_VECTOR . 60 3.3.4 SIGNED UND UNSIGNED . 61 3.3.5 KONSTANTEN . 62 3.3.6 UMWANDLUNG ZWISCHEN DATENTYPEN . 63 3.3.7 DATENTYP BIT . 64 3.4 OPERATOREN . 65 3.5 SIGNALE . 67 3.5.1 DEFINITION UND VERWENDUNG VON SIGNALEN . 67 3.5.2 SIGNALZUWEISUNGEN . 68 3.6 PROZESSE . 69 3.6.1 SYNTAKTISCHER AUFBAU VON PROZESSEN . 70 INHALTSVERZEICHNIS XI 3.6.2 AUSFUEHRUNG VON PROZESSEN . 71 3.6.3 VARIABLEN . 73 3.6.4 SIGNALZUWEISUNGEN IN PROZESSEN . 74 3.6.5 WICHTIGE SPRACHKONSTRUKTE IN VHDL-PROZESSEN . 76 3.7 HIERARCHIE . 79 3.8 UEBUNGSAUFGABEN . 82 4 KOMBINATORISCHE SCHALTUNGEN . 85 4.1 SCHALTALGEBRA . 86 4.1.1 SCHALTFUNKTION UND SCHALTZEICHEN . 87 4.1.2 FUNKTIONSTABELLE . 87 4.1.3 FUNKTIONSTABELLE MIT DON ' T-CARE . 88 4.2 FUNKTIONEN DER SCHALTALGEBRA . 89 4.2.1 UND-VERKNUEPFUNG. 89 4.2.2 ODER-VERKNUEPFUNG . 90 4.2.3 NEGATION, INVERTER . 90 4.2.4 NAND-VERKNUEPFUNG . 91 4.2.5 NOR-VERKNUEPFUNG . 91 4.2.6 XOR-VERKNUEPFUNG . 92 4.2.7 XNOR-VERKNUEPFUNG . 92 4.2.8 WEITERE VERKNUEPFUNGEN . 93 4.2.9 LOGIKSTUFEN . 93 4.2.10 US-AMERIKANISCHE LOGIKSYMBOLE . 94 4.3 RECHENREGELN DER SCHALTALGEBRA . 94 4.3.1 VORRANGREGELN. 94 4.3.2 RECHENREGELN . 95 4.4 SCHALTUNGSENTWURF DURCH MINIMIEREN . 98 4.4.1 MINTERME . 98 4.4.2 SCHALTUNGSENTWURF MIT MINTERMEN . 98 4.4.3 MINIMIERUNG VON MINTERMEN . 99 4.4.4 MAXTERME . 100 4.4.5 SCHALTUNGSENTWURF MIT MAXTERMEN . 100 4.4.6 MINIMIERUNG VON MAXTERMEN . 100 4.5 SCHALTUNGSMINIMIERUNG MIT KARNAUGH-DIAGRAMM . 101 4.5.1 GRUNDSAETZLICHE VORGEHENSWEISE . 101 4.5.2 KARNAUGH-DIAGRAMM FUER ZWEI VARIABLEN . 102 4.5.3 KARNAUGH-DIAGRAMM FUER DREI VARIABLEN . 103 4.5.4 KARNAUGH-DIAGRAMM FUER VIER VARIABLEN . 104 4.5.5 AUSWAHL DER ERFORDERLICHEN TERME. 106 4.5.6 ERMITTLUNG DER MINIMIERTEN FUNKTION . 106 4.5.7 KARNAUGH-DIAGRAMM MIT DON ' T-CARE . 107 4.5.8 KARNAUGH-DIAGRAMM FUER MEHR ALS VIER VARIABLEN . 109 XII INHALTSVERZEICHNIS 4.5.9 KARNAUGH-DIAGRAMM DER KONJUNKTIVEN NORMALFORM . 109 4.6 VHDL FUER KOMBINATORISCHE SCHALTUNGEN . HO 4.6.1 BESCHREIBUNG LOGISCHER VERKNUEPFUNGEN . 110 4.6.2 BESCHREIBUNG DER FUNKTION . 111 4.7 UEBUNGSAUFGABEN . 112 5 SEQUENZIELLE SCHALTUNGEN . 115 5.1 SPEICHERELEMENTE . 116 5.1.1 RS-FLIP-FLOP . 116 5.1.2 TAKTSTEUERUNG VON FLIP-FLOPS . 118 5.1.3 D-FLIP-FLOP . 122 5.1.4 ERWEITERUNG DES D-FLIP-FLOPS . 125 5.1.5 WEITERE FLIP-FLOPS . 128 5.1.6 KIPPSTUFEN . 128 5.2 ENDLICHE AUTOMATEN . 129 5.2.1 AUTOMATENTHEORIE . 130 5.2.2 BEISPIEL FUER EINEN AUTOMATEN . 132 5.2.3 ENTWURF VON AUTOMATEN . 135 5.2.4 CODIERUNG VON ZUSTAENDEN . 143 5.2.5 ENTWURF VON MEALY-AUTOMATEN . 149 5.2.6 VERGLEICH VON MEALY UND MOORE-AUTOMAT . 153 5.2.7 REGISTERAUSGABE . 154 5.2.8 ASYNCHRONE AUTOMATEN . 156 5.3 ENTWURF SEQUENZIELLER SCHALTUNGEN MIT VHDL . 158 5.3.1 GRUNDFORM DES GETAKTETEN PROZESSES . 158 5.3.2 ERWEITERTE FUNKTION DES GETAKTETEN PROZESSES . 159 5.3.3 STEUERLEITUNGEN FUER FLIP-FLOPS . 160 5.3.4 ENTWURF VON AUTOMATEN . 162 5.3.5 PROGRAMMIERSTILE FUER VHDL-CODE . 166 5.4 UEBUNGSAUFGABEN . 166 6 SCHALTUNGSSTRUKTUREN . 171 6.1 GRUNDSTRUKTUREN DIGITALER SCHALTUNGEN . 171 6.1.1 TOP-DOWN ENTWURF . 171 6.1.2 DARSTELLUNG VON SCHALTUNGSSTRUKTUREN . 172 6.2 KOMBINATORISCHE GRUNDSTRUKTUREN . 173 6.2.1 MULTIPLEXER . 173 6.2.2 DEMULTIPLEXER . 174 6.2.3 ADDIERER . 175 6.3 SEQUENZIELLE GRUNDSTRUKTUREN . 178 6.3.1 ZAEHLER . 178 6.3.2 SCHIEBEREGISTER . 180 INHALTSVERZEICHNIS XIII 6.3.3 RUECKGEKOPPELTES SCHIEBEREGISTER. 181 6.4 ZEITVERHALTEN . 182 6.4.1 VERZOEGERUNGSZEIT REALER SCHALTUNGEN . 182 6.4.2 TRANSIENTE SIGNALZUSTAENDE . 182 6.4.3 SIGNALUEBERGAENGE IN KOMPLEXEN SCHALTUNGEN . 183 6.5 TAKTKONZEPT IN REALEN SCHALTUNGEN . 184 6.5.1 REGISTER-TRANSFER-LEVEL (RTL) . 184 6.5.2 BEISPIEL FUER ENTWURF MIT REGISTER-TRANSFER-LEVEL: AMPELSTEUERUNG . 185 6.5.3 KRITISCHER PFAD . 188 6.5.4 PIPELINING . 189 6.5.5 TAKTUEBERGAENGE . 191 6.5.6 METASTABILITAET VON FLIP-FLOPS . 193 6.5.7 TAKTUEBERGANG MEHRERER SIGNALE . 194 6.6 SPEZIELLE EIN-/AUSGANGSSTRUKTUREN . 195 6.6.1 SCHMITT-TRIGGER-EINGANG . 195 6.6.2 TRI-STATE-AUSGANG . 196 6.6.3 OPEN-KOLLEKTOR-AUSGANG . 197 6.7 UEBUNGSAUFGABEN . 198 7 REALISIERUNG DIGITALER SYSTEME . 201 7.1 STANDARDISIERTE LOGIKBAUSTEINE . 202 7.1.1 CHARAKTERISTISCHE EIGENSCHAFTEN DIGITALER SCHALTKREISE . 204 7.1.2 LASTFAKTOREN . 204 7.1.3 STOERSPANNUNGSABSTAND . 206 7.1.4 SCHALTZEITEN . 206 7.1.5 LOGIKFAMILIEN . 207 7.2 KOMPONENTEN FUER DIGITALE SYSTEME . 207 7.2.1 ASICS . 208 7.2.2 ASSPS . 209 7.2.3 FPGAS UND CPLDS . 210 7.2.4 MIKROCONTROLLER . 210 7.2.5 VERGLEICH DER ALTERNATIVEN . 212 7.2.6 KOMBINATION VON KOMPONENTEN . 213 7.3 VHDL-BASIERTER SYSTEMENTWURF . 213 7.3.1 DESIGNFLOW . 214 7.3.2 VHDL-EINGABE . 215 7.3.3 SIMULATION . 216 7.3.4 SYNTHESE . 217 7.3.5 PLATZIERUNG UND VERDRAHTUNG . 218 7.3.6 TIMINGANALYSE . 219 7.3.7 INBETRIEBNAHME . 220 XIV INHALTSVERZEICHNIS 7.3.8 DER DIGITALE ENTWURF ALS ITERATIVER PROZESS . 221 7.4 UEBUNGSAUFGABEN . 221 8 VHDL-VERTIEFUNG . 225 8.1 WEITERE DATENTYPEN . 225 8.1.1 NATURAL UND REAL . 225 8.1.2 BOOLEAN . 226 8.1.3 TIME . 226 8.1.4 STD_ULOGIC, STD_ULOGIC_VECTOR . 227 8.1.5 BENUTZERDEFINIERTE DATENTYPEN . 227 8.1.6 ZEICHEN UND ZEICHENKETTEN . 228 8.1.7 SUBTYPES . 229 8.1.8 ARRAYS . 229 8.1.9 RECORDS . 230 8.2 SPRACHELEMENTE ZUR CODE-STRUKTURIERUNG . 231 8.2.1 FUNCTION . 232 8.2.2 PROCEDURE . 233 8.2.3 ENTITY-DEKLARATION MIT GENERICS . 235 8.2.4 GENERATE-AN WEISUNG . 237 8.2.5 ATTRIBUTE . 239 8.2.6 INSTANZIIERUNG MIT DER COMPONENT-AN WEISUNG . 241 8.2.7 PAKETE . 243 8.2.8 EINBINDUNG VON SPEZIALKOMPONENTEN . 245 8.3 SPRACHELEMENTE ZUR VERIFIKATION . 252 8.3.1 BINAERE EIN-/AUSGABE . 252 8.3.2 EIN-/AUSGABE MIT TEXTDATEIEN . 253 8.3.3 WAIT-ANWEISUNGEN IN TESTBENCHES . 255 8.3.4 TESTBENCH MIT INTERAKTIVER UEBERPRUEFUNG . 256 8.3.5 TESTBENCH MIT ASSERT ANWEISUNGEN . 257 8.3.6 TESTBENCH MIT DATEIEIN-/AUSGABE . 258 8.4 UEBUNGSAUFGABEN . 262 9 PROGRAMMIERBARE LOGIK . 267 9.1 GRUNDKONZEPTE PROGRAMMIERBARER LOGIK . 268 9.1.1 ZWEISTUFIGE LOGIK . 268 9.1.2 TABELLENBASIERTE LOGIKIMPLEMENTIERUNG . 271 9.2 SIMPLE PROGRAMMABLE LOGIC DEVICE (SPLD) . 273 9.3 COMPLEX PROGRAMMABLE LOGIC DEVICE (CPLD) . 275 9.4 FIELD PROGRAMMABLE GATE ARRAYS . 277 9.4.1 ALLGEMEINER AUFBAU EINES FPGAS . 278 9.4.2 TAKTVERTEILUNG IM FPGA . 280 9.4.3 TYPISCHE SPEZIALKOMPONENTEN . 282 INHALTSVERZEICHNIS XV 9.5 FPGA-FAMILIEN . 286 9.5.1 VERGLEICH AUSGEWAEHLTER FPGA-FAMILIEN . 287 9.6 HINWEISE ZUM SELBSTSTUDIUM . 290 9.7 UEBUNGSAUFGABEN. 292 10 HALBLEITERTECHNIK . 295 10.1 CMOS-TECHNOLOGIE . 296 10.1.1 PRINZIPIELLER AUFBAU . 296 10.1.2 FELDEFFEKTTRANSISTOREN . 298 10.1.3 LAYOUT . 300 10.2 GRUNDSCHALTUNGEN IN CMOS-TECHNIK . 302 10.2.1 INVERTER . 302 10.2.2 LOGIKGATTER . 303 10.2.3 TRANSMISSION-GATE . 304 10.2.4 FLIP-FLOP . 305 10.3 VERLUSTLEISTUNG . 306 10.3.1 STATISCHE VERLUSTLEISTUNG . 307 10.3.2 DYNAMISCHE VERLUSTLEISTUNG. 308 10.3.3 ENTWURF ENERGIEEFFIZIENTER SCHALTUNGEN . 309 10.4 INTEGRIERTE SCHALTUNGEN . 310 10.4.1 LOGIKSYNTHESE UND LAYOUT . 310 10.4.2 HERSTELLUNG . 313 10.4.3 PACKAGING . 314 10.4.4 GEHAEUSE . 315 10.4.5 CHIPLETS . 317 10.5 MINIATURISIERUNG DER HALBLEITERTECHNIK . 317 10.5.1 MOORE 4 SCHES GESETZ . 318 10.5.2 FINFET UND NANOSHEET-TRANSISTOREN . 318 10.5.3 WEITERE TECHNOLOGIEENTWICKLUNG. 319 10.6 UEBUNGSAUFGABEN . 320 11 SPEICHER . 323 11.1 UEBERSICHT . 324 11.1.1 BEGRIFFE UND ABKUERZUNGEN . 324 11.1.2 GRUNDSTRUKTUR . 325 11.1.3 PHYSIKALISCHES INTERFACE . 326 11.2 SPEICHERTECHNOLOGIEN . 327 11.2.1 SRAM . 327 11.2.2 DRAM . 329 11.2.3 ROM . 331 11.2.4 OTP-SPEICHER . 331 11.2.5 EEPROM . 332 XVI INHALTSVERZEICHNIS 11.2.6 INNOVATIVE SPEICHERTECHNIKEN . 335 11.3 EINGEBETTETER SPEICHER . 337 11.3.1 SRAM . 338 11.3.2 DRAM . 339 11.3.3 ROM . 339 11.3.4 NVRAM . 340 11.4 DISKRETE SPEICHERBAUSTEINE . 341 11.4.1 PRAKTISCHER EINSATZ . 341 11.4.2 343 11.4.3 346 11.4.4 EEPROM . 349 11.4.5 FRAM MIT SERIELLEM INTERFACE . 353 11.5 SPEICHERSYSTEME . 354 11.5.1 ADRESSDECODIERUNG . 354 11.5.2 MULTIPLEXING DES DATENBUSSES . 356 11.5.3 ANSTEUERUNGDISKRETERSPEICHERBAUSTEINE . 358 11.6 UEBUNGSAUFGABEN . 359 12 ANALOG-DIGITAL UND DIGITAL-ANALOG-UMSETZER . 363 12.1 GRUNDPRINZIP VON ANALOG-DIGITAL-UMSETZERN . 363 12.1.1 SYSTEME ZUR UMSETZUNG ANALOGER IN DIGITALE SIGNALE . 366 12.1.2 ABTASTTHEOREM . 366 12.1.3 ABTASTHALTEGLIED (AHG) . 367 12.1.4 ERREICHBARE GENAUIGKEIT FUER ADUS ABHAENGIG VON DER CODEWORTLAENGE . 369 12.1.5 CODIERUNG DER ADU-WERTE . 371 12.2 VERFAHREN ZUR ANALOG-DIGITAL-UMSETZUNG . 372 12.2.1 PARALLELVERFAHREN . 372 12.2.2 WAEGEVERFAHREN . 374 12.2.3 ZAEHLVERFAHREN . 376 12.2.4 ERWEITERTES PARALLELVERFAHREN . 377 12.2.5 ERWEITERTES ZAEHLVERFAHREN . 380 12.2.6 SINGLE UND DUAL-SLOPE-VERFAHREN . 380 12.2.7 SIGMA-DELTA-UMSETZER . 382 12.3 VERFAHREN ZUR DIGITAL-ANALOG-UMSETZUNG . 385 12.3.1 DIREKTVERFAHREN . 386 12.3.2 SUMMATION GEWICHTETER STROEME . 386 12.3.3 R-2R-LEITERNETZWERK . 388 12.3.4 PULSWEITENMODULATION . 389 12.4 EIGENSCHAFTEN REALER AD UND DA-UMSETZER . 390 12.4.1 STATISCHE FEHLER . 391 12.4.2 DYNAMISCHE FEHLER . 395 INHALTSVERZEICHNIS XVII 12.5 ANSTEUERUNG VON DISKRETEN AD UND DA-UMSETZERN . 398 12.5.1 SERIELLE ANSTEUERUNG . 399 12.5.2 PARALLELE ANSTEUERUNG . 401 12.5.3 SERIELLE HOCHGESCHWINDIGKEITSSCHNITTSTELLE JESD204B . 404 12.6 UEBUNGSAUFGABEN . 405 13 GRUNDLAGEN DER MIKROPROZESSORTECHNIK . 409 13.1 GRUNDSTRUKTUR EINES RECHNERSYSTEMS . 410 13.2 BEFEHLSABARBEITUNG IN EINEM MIKROPROZESSOR . 413 13.3 TYPISCHE BEFEHLSKLASSEN . 414 13.3.1 ARITHMETISCHE UND LOGISCHE BEFEHLE . 415 13.3.2 TRANSFERBEFEHLE . 415 13.3.3 BEFEHLE ZUR PROGRAMMABLAUFSTEUERUNG . 416 13.3.4 SPEZIALBEFEHLE . 417 13.4 CODIERUNG VON BEFEHLEN . 417 13.5 ADRESSIERUNG VON DATEN UND BEFEHLEN . 419 13.5.1 UNMITTELBARE ADRESSIERUNG . 419 13.5.2 ABSOLUTE ADRESSIERUNG . 419 13.5.3 INDIREKTE ADRESSIERUNG . 420 13.5.4 INDIREKTE ADRESSIERUNG MIT DEM STACKPOINTER . 422 13.5.5 BEFEHLSADRESSIERUNG . 423 13.6 MASSNAHMEN ZUR STEIGERUNG DER RECHENLEISTUNG . 423 13.6.1 ERHOEHUNG DER TAKTFREQUENZ . 423 13.6.2 PARALLELITAET . 424 13.6.3 PIPELINING. . 425 13.6.4 BEFEHLSSATZERWEITERUNGEN . 427 13.7 GRUNDLEGENDE MIKROPROZESSORARCHITEKTUREN . 428 13.7.1 CISC . 429 13.7.2 RISC . 429 13.7.3 RISC UND HARVARD-ARCHITEKTUR . 430 13.8 MIKROPROZESSOR ARM CORTEX-MO+ . 432 13.8.1 ARM CORTEX KURZUEBERSICHT . 432 13.8.2 REGISTER DES CORTEX-M0+ . 433 13.8.3 BEFEHLSSATZ DES CORTEX-M0+ . 435 13.9 PROGRAMMIERUNG DES ARM CORTEX-M0+ IN ASSEMBLER . 446 13.9.1 EINFACHES ASSEMBLER-PROGRAMM . 447 13.9.2 ASSEMBLER-DIREKTIVEN . 448 13.9.3 VERZWEIGUNGEN. 451 13.9.4 SCHLEIFEN . 452 13.9.5 ARITHMETISCHE GRUNDOPERATIONEN . 453 13.9.6 UNTERPROGRAMMAUFRUFE . 456 13.9.7 PSEUDOBEFEHLE . 459 XVIII INHALTSVERZEICHNIS 13.9.8 UEBERSETZUNG VON PROGRAMMEN . 460 13.10 HINWEISE ZUM SELBSTSTUDIUM . 461 13.10.1 HARDWARE UND SOFTWARE FUER EIGENE EXPERIMENTE . 462 13.10.2 ANLEGEN EINES ASSEMBLER-PROJEKTES . 463 13.10.3 HINWEISE ZUR ERSTELLUNG UND DEM DEBUGGEN VON ASSEMBLER-PROGRAMMEN . 464 13.11 UEBUNGSAUFGABEN . 465 14 MIKROCONTROLLER . 469 14.1 AUFBAU VON MIKROCONTROLLERN . 470 14.2 STM32-MIKROCONTROLLER . 472 14.2.1 UEBERSICHT UEBER DIE MIKROCONTROLLER-FAMILIE STM32 . 472 14.2.2 BEISPIEL: STM32G0-SERIE . 474 14.2.3 ARCHITEKTUR DER STM32G0-MIKROCONTROLLER . 475 14.2.4 ADDRESS MAP DES STM32G0 . 477 14.2.5 PINBELEGUNG DES STM32G071 . 479 14.2.6 MIKROCONTROLLERANSCHLUESSE MIT BESONDEREN FUNKTIONEN . 481 14.3 GENERAL PURPOSE INPUT OUTPUT (GPIO) . 482 14.3.1 HARDWARE-STRUKTUR . 482 14.3.2 GPIO-REGISTER . 483 14.4 GRUNDLAGEN DER PROGRAMMIERUNG VON PERIPHERIEMODULEN . 489 14.4.1 DATENTYPEN . 490 14.4.2 SETZEN UND LOESCHEN VON BITS . 491 14.4.3 ABFRAGEN VON BITS . 494 14.4.4 BEISPIEL: EINE BLINKENDE LED . 495 14.4.5 STRUCT-BASIERTE PROGRAMMIERUNG IN C . 496 14.5 C-PROGRAMMIERUNG MIT DER ENTWICKLUNGSUMGEBUNG STM32CUBEIDE . 500 14.5.1 ANLEGEN VON C-PROJEKTEN . 500 14.5.2 PROJEKTTYP EMPTY . 501 14.5.3 PROJEKTTYP STM32CUBE . 502 14.5.4 WAHL DES PROJEKTTYPS . 504 14.5.5 DEBUGGEN VON PROJEKTEN . 504 14.6 BIBLIOTHEKEN FUER DIE STM32-PROGRAMMIERUNG . 505 14.6.1 CMSIS . 507 14.6.2 LL-BIBLIOTHEK . 508 14.6.3 HAL-BIBLIOTHEK . 511 14.7 GRUNDLAGEN DER INTERRUPTVERARBEITUNG . 512 14.7.1 INTERRUPTS UND EXCEPTIONS . 514 14.7.2 SYSTICK . 515 14.7.3 NESTED VECTORED INTERRUPT CONTROLLER (NVIC) . 515 14.7.4 INTERRUPTVEKTOREN . 517 INHALTSVERZEICHNIS XIX 14.7.5 INTERRUPTFREIGABE UND PRIORISIERUNG . 520 14.7.6 EXTENDED INTERRUPT/EVENT CONTROLLER (EXTI) . 521 14.7.7 BEISPIEL ZUR INTERRUPTPROGRAMMIERUNG. 525 14.7.8 ATOMARE DATENZUGRIFFE. 529 14.7.9 STACKING, UNSTACKING UND TAILCHAINING . 533 14.7.10 AUSFUEHRUNGSZEITEN VON INTERRUPT-SERVICE-ROUTINEN . 534 14.8 CALLBACK-FUNKTIONEN . 535 14.8.1 CALLBACK-FUNKTIONEN AM BEISPIEL DES EXTI-INTERRUPTS . 536 14.8.2 DEFAULT-IMPLEMENTIERUNG VON CALLBACK-FUNKTIONEN . 538 14.8.3 CALLBACK-FUNKTION FUER DEN SYSTICK-INTERRUPT . 539 14.9 UEBUNGSAUFGABEN. 540 15 PERIPHERIE DES STM32 . 543 15.1 REGISTERTYPEN . 544 15.2 SERIELLE DATENUEBERTRAGUNG . 545 15.2.1 UART/USART. 546 15.2.2 USARTS IM STM32G0XX . 550 15.2.3 SPI . 560 15.2.4 SPI-SCHNITTSTELLE DES STM32G071 . 563 15.2.5 PC . 571 15.2.6 I 2 C-INTERFACE DES STM32G071-MIKROCONTROLLERS . 576 15.2.7 AUSGEWAEHLTE HAL-FUNKTIONEN FUER DIE SERIELLE DATENUEBERTRAGUNG . 582 15.2.8 FORMATIERTE EIN-/AUSGABE . 585 15.3 DIRECT MEMORY ACCESS (DMA) . 586 15.3.1 ADRESSIERUNGSARTEN . 587 15.3.2 ZIRKULAERE TRANSFERS UND DOUBLE BUFFERING. 587 15.3.3 DMA IM STM32G071 . 588 15.3.4 AUSGEWAEHLTE HAL-FUNKTIONEN FUER DEN DMA-BETRIEB . 596 15.4 TIMER . 598 15.4.1 AUFBAU VON TIMERN . 598 15.4.2 TYPISCHE TIMERREGISTER . 599 15.4.3 UEBERSICHT UEBER DIE STM32-TIMER . 601 15.4.4 GENERAL-PURPOSE-TIMER TIM2 UND TIM3 . 601 15.4.5 OUTPUT-COMPARE-MODUS . 611 15.4.6 PWM-MODI . 617 15.4.7 INPUT-CAPTURE-MODUS . 625 15.4.8 TIMER MIT DMA . 631 15.4.9 WEITERE FUNKTIONEN DER STM32-TIMER . 633 15.4.10 WATCHDOG-TIMER . 635 15.4.11 AUSGEWAEHLTE HAL-FUNKTIONEN FUER DIE TIMER PROGRAMMIERUNG. 636 XX INHALTSVERZEICHNIS 15.5 ANALOGE EIN-/AUSGABE-KOMPONENTEN . 638 15.5.1 ANALOG/DIGITAL-UMSETZER . 638 15.5.2 DIGITAL/ANALOG-UMSETZER . 645 15.5.3 ANALOGKOMPARATOR . 650 15.5.4 AUSGEWAEHLTE HAL-FUNKTIONEN FUER ANALOGE KOMPONENTEN . 651 15.6 HINWEISE ZUM PRAKTISCHEN SELBSTSTUDIUM . 654 15.6.1 HARDWAREAUSWAHL . 655 15.6.2 SOFTWARE-EMPFEHLUNGEN . 655 15.6.3 ERGAENZENDE LITERATUR ZUM MIKROCONTROLLER STM32G071 . 656 15.7 UEBUNGSAUFGABEN . 657 16 LOESUNGEN DER UEBUNGSAUFGABEN . 663 LITERATURHINWEISE . 689 STICHWORTVERZEICHNIS . 693
any_adam_object	1
any_adam_object_boolean	1
author	Gehrke, Winfried 1962- Winzker, Marco 1964-
author_GND	(DE-588)173012272 (DE-588)114211167
author_facet	Gehrke, Winfried 1962- Winzker, Marco 1964-
author_role	aut aut
author_sort	Gehrke, Winfried 1962-
author_variant	w g wg m w mw
building	Verbundindex
bvnumber	BV048489898
classification_rvk	ZN 5600
classification_tum	ELT 450f
ctrlnum	(OCoLC)1258116554 (DE-599)BVBBV048489898
dewey-full	621.3815 621.39 621.3
dewey-hundreds	600 - Technology (Applied sciences)
dewey-ones	621 - Applied physics
dewey-raw	621.3815 621.39 621.3
dewey-search	621.3815 621.39 621.3
dewey-sort	3621.3815
dewey-tens	620 - Engineering and allied operations
discipline	Maschinenbau / Maschinenwesen Elektrotechnik Elektrotechnik / Elektronik / Nachrichtentechnik
discipline_str_mv	Maschinenbau / Maschinenwesen Elektrotechnik Elektrotechnik / Elektronik / Nachrichtentechnik
edition	8. Auflage
format	Book
fullrecord	<?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>02524nam a22006018c 4500</leader><controlfield tag="001">BV048489898</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20231011 </controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">220928s2022 gw a\|\|\| \|\|\|\| 00\|\|\| ger d</controlfield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">1236124979</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">9783662639535</subfield><subfield code="c">Broschur : EUR 39.99 (DE), circa EUR 41.11 (AT), circa CHF 44.50 (freier Preis), circa EUR 37.37 366263953X</subfield><subfield code="9">978-3-662-63953-5</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3662497301</subfield><subfield code="9">3-662-49730-1</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)1258116554</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV048489898</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rda</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">XA-DE-BE</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-29T</subfield><subfield code="a">DE-860</subfield><subfield code="a">DE-1051</subfield><subfield code="a">DE-523</subfield><subfield code="a">DE-1050</subfield><subfield code="a">DE-92</subfield><subfield code="a">DE-Aug4</subfield><subfield code="a">DE-B768</subfield><subfield code="a">DE-703</subfield><subfield code="a">DE-12</subfield></datafield><datafield tag="082" ind1="0" ind2=" "><subfield code="a">621.3815</subfield><subfield code="2">22/ger</subfield></datafield><datafield tag="082" ind1="0" ind2=" "><subfield code="a">621.39</subfield><subfield code="2">22/ger</subfield></datafield><datafield tag="082" ind1="0" ind2=" "><subfield code="a">621.3</subfield><subfield code="2">23</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 5600</subfield><subfield code="0">(DE-625)157468:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">620</subfield><subfield code="2">sdnb</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">621.3</subfield><subfield code="2">sdnb</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ELT 450f</subfield><subfield code="2">stub</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Gehrke, Winfried</subfield><subfield code="d">1962-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)173012272</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Digitaltechnik</subfield><subfield code="b">Grundlagen, VHDL, FPGAs, Mikrocontroller</subfield><subfield code="c">Winfried Gehrke, Marco Winzker</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">8. Auflage</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Berlin</subfield><subfield code="b">Springer Vieweg</subfield><subfield code="c">[2022]</subfield></datafield><datafield tag="264" ind1=" " ind2="4"><subfield code="c">© 2022</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">XXIII, 701 Seiten</subfield><subfield code="b">Illustrationen, Diagramme</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="500" ind1=" " ind2=" "><subfield code="a">1993-2004 unter dem Titel: Urbanski, Klaus: Digitaltechnik. - 2007-2012 unter dem Titel: Woitowitz, Roland: Digitaltechnik</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Digitaltechnik</subfield><subfield code="0">(DE-588)4012303-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Mixed media product</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Digitaltechnik</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Elektronik</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Kommunikationstechnik</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Mikroelektronik</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Nachrichtentechnik</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Signale</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4123623-3</subfield><subfield code="a">Lehrbuch</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Digitaltechnik</subfield><subfield code="0">(DE-588)4012303-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="700" ind1="1" ind2=" "><subfield code="a">Winzker, Marco</subfield><subfield code="d">1964-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)114211167</subfield><subfield code="4">aut</subfield></datafield><datafield tag="776" ind1="0" ind2="8"><subfield code="i">Erscheint auch als</subfield><subfield code="n">Online-Ausgabe</subfield><subfield code="z">978-3-662-63954-2</subfield></datafield><datafield tag="780" ind1="0" ind2="0"><subfield code="i">Vorangegangen ist</subfield><subfield code="t">Digitaltechnik</subfield><subfield code="z">978-3-662-49730-2</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">X:MVB</subfield><subfield code="q">text/html</subfield><subfield code="u">http://deposit.dnb.de/cgi-bin/dokserv?id=68560dde8a0046ec85a71e1abe79c084&prov=M&dok_var=1&dok_ext=htm</subfield><subfield code="3">Inhaltstext</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">DNB Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=033867394&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-033867394</subfield></datafield></record></collection>
genre	(DE-588)4123623-3 Lehrbuch gnd-content
genre_facet	Lehrbuch
id	DE-604.BV048489898
illustrated	Illustrated
index_date	2024-07-03T20:41:26Z
indexdate	2024-07-10T09:39:31Z
institution	BVB
isbn	9783662639535 3662497301
language	German
oai_aleph_id	oai:aleph.bib-bvb.de:BVB01-033867394
oclc_num	1258116554
open_access_boolean
owner	DE-29T DE-860 DE-1051 DE-523 DE-1050 DE-92 DE-Aug4 DE-B768 DE-703 DE-12
owner_facet	DE-29T DE-860 DE-1051 DE-523 DE-1050 DE-92 DE-Aug4 DE-B768 DE-703 DE-12
physical	XXIII, 701 Seiten Illustrationen, Diagramme
publishDate	2022
publishDateSearch	2022
publishDateSort	2022
publisher	Springer Vieweg
record_format	marc
spelling	Gehrke, Winfried 1962- Verfasser (DE-588)173012272 aut Digitaltechnik Grundlagen, VHDL, FPGAs, Mikrocontroller Winfried Gehrke, Marco Winzker 8. Auflage Berlin Springer Vieweg [2022] © 2022 XXIII, 701 Seiten Illustrationen, Diagramme txt rdacontent n rdamedia nc rdacarrier 1993-2004 unter dem Titel: Urbanski, Klaus: Digitaltechnik. - 2007-2012 unter dem Titel: Woitowitz, Roland: Digitaltechnik Digitaltechnik (DE-588)4012303-0 gnd rswk-swf Mixed media product Digitaltechnik Elektronik Kommunikationstechnik Mikroelektronik Nachrichtentechnik Signale (DE-588)4123623-3 Lehrbuch gnd-content Digitaltechnik (DE-588)4012303-0 s DE-604 Winzker, Marco 1964- Verfasser (DE-588)114211167 aut Erscheint auch als Online-Ausgabe 978-3-662-63954-2 Vorangegangen ist Digitaltechnik 978-3-662-49730-2 X:MVB text/html http://deposit.dnb.de/cgi-bin/dokserv?id=68560dde8a0046ec85a71e1abe79c084&prov=M&dok_var=1&dok_ext=htm Inhaltstext DNB Datenaustausch application/pdf http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=033867394&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA Inhaltsverzeichnis
spellingShingle	Gehrke, Winfried 1962- Winzker, Marco 1964- Digitaltechnik Grundlagen, VHDL, FPGAs, Mikrocontroller Digitaltechnik (DE-588)4012303-0 gnd
subject_GND	(DE-588)4012303-0 (DE-588)4123623-3
title	Digitaltechnik Grundlagen, VHDL, FPGAs, Mikrocontroller
title_auth	Digitaltechnik Grundlagen, VHDL, FPGAs, Mikrocontroller
title_exact_search	Digitaltechnik Grundlagen, VHDL, FPGAs, Mikrocontroller
title_exact_search_txtP	Digitaltechnik Grundlagen, VHDL, FPGAs, Mikrocontroller
title_full	Digitaltechnik Grundlagen, VHDL, FPGAs, Mikrocontroller Winfried Gehrke, Marco Winzker
title_fullStr	Digitaltechnik Grundlagen, VHDL, FPGAs, Mikrocontroller Winfried Gehrke, Marco Winzker
title_full_unstemmed	Digitaltechnik Grundlagen, VHDL, FPGAs, Mikrocontroller Winfried Gehrke, Marco Winzker
title_old	Digitaltechnik
title_short	Digitaltechnik
title_sort	digitaltechnik grundlagen vhdl fpgas mikrocontroller
title_sub	Grundlagen, VHDL, FPGAs, Mikrocontroller
topic	Digitaltechnik (DE-588)4012303-0 gnd
topic_facet	Digitaltechnik Lehrbuch
url	http://deposit.dnb.de/cgi-bin/dokserv?id=68560dde8a0046ec85a71e1abe79c084&prov=M&dok_var=1&dok_ext=htm http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=033867394&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA
work_keys_str_mv	AT gehrkewinfried digitaltechnikgrundlagenvhdlfpgasmikrocontroller AT winzkermarco digitaltechnikgrundlagenvhdlfpgasmikrocontroller

Verfügbarkeit

Es ist kein Print-Exemplar vorhanden.

Fernleihe Bestellen Achtung: Nicht im THWS-Bestand! Beschreibung

MARC

Datensatz im Suchindex

Es ist kein Print-Exemplar vorhanden.

Ähnliche Einträge