Verfügbarkeit: Prozessorentwurf mit Verilog HDL

Prozessorentwurf mit Verilog HDL: Modellierung und Synthese von Prozessormodellen

Gespeichert in:

Bibliographische Detailangaben
1. Verfasser:	Wecker, Dieter 1940- (VerfasserIn)
Format:	Buch
Sprache:	German
Veröffentlicht:	Berlin ; Boston De Gruyter Oldenbourg [2021]
Schriftenreihe:	De Gruyter Studium
Schlagworte:	Systementwurf Sechzehn-Bit-Mikroprozessor VERILOG Zwölf-Bit-Mikroprozessor Mikroelektronik Entwurf Prozessor CAD Field programmable gate array Prozessoren TB: Textbook Technische Informatik VHDL Verilog Lehrbuch
Online-Zugang:	https://www.degruyter.com/books/9783110717822 Inhaltsverzeichnis
Beschreibung:	X, 326 Seiten llustrationen 24 cm x 17 cm
ISBN:	9783110717822

Internformat

MARC


LEADER	00000nam a22000008c 4500
001	BV047327475
003	DE-604
005	20211012
007	t
008	210615s2021 gw \|\|\|\| \|\|\|\| 00\|\|\| ger d
015			\|a 21,N02 \|2 dnb
016	7		\|a 1224697219 \|2 DE-101
020			\|a 9783110717822 \|c pbk: EUR 44.95 (DE), EUR 44.95 (AT) \|9 978-3-11-071782-2
024	3		\|a 9783110717822
035			\|a (OCoLC)1261750198
035			\|a (DE-599)DNB1224697219
040			\|a DE-604 \|b ger \|e rda
041	0		\|a ger
044			\|a gw \|c XA-DE-BE
049			\|a DE-29T \|a DE-Aug4 \|a DE-1050 \|a DE-83
084			\|a ST 170 \|0 (DE-625)143602: \|2 rvk
084			\|a ZN 4904 \|0 (DE-625)157419: \|2 rvk
084			\|8 1\p \|a 004 \|2 23sdnb
100	1		\|a Wecker, Dieter \|d 1940- \|e Verfasser \|0 (DE-588)1070231088 \|4 aut
245	1	0	\|a Prozessorentwurf mit Verilog HDL \|b Modellierung und Synthese von Prozessormodellen \|c Dieter Wecker
264		1	\|a Berlin ; Boston \|b De Gruyter Oldenbourg \|c [2021]
264		4	\|c © 2021
300			\|a X, 326 Seiten \|b llustrationen \|c 24 cm x 17 cm
336			\|b txt \|2 rdacontent
337			\|b n \|2 rdamedia
338			\|b nc \|2 rdacarrier
490	0		\|a De Gruyter Studium
650	0	7	\|a Systementwurf \|0 (DE-588)4261480-6 \|2 gnd \|9 rswk-swf
650	0	7	\|a Sechzehn-Bit-Mikroprozessor \|0 (DE-588)4139360-0 \|2 gnd \|9 rswk-swf
650	0	7	\|a VERILOG \|0 (DE-588)4268385-3 \|2 gnd \|9 rswk-swf
650	0	7	\|a Zwölf-Bit-Mikroprozessor \|0 (DE-588)106688384X \|2 gnd \|9 rswk-swf
650	0	7	\|a Mikroelektronik \|0 (DE-588)4039207-7 \|2 gnd \|9 rswk-swf
650	0	7	\|a Entwurf \|0 (DE-588)4121208-3 \|2 gnd \|9 rswk-swf
650	0	7	\|a Prozessor \|0 (DE-588)4176076-1 \|2 gnd \|9 rswk-swf
650	0	7	\|a CAD \|0 (DE-588)4069794-0 \|2 gnd \|9 rswk-swf
650	0	7	\|a Field programmable gate array \|0 (DE-588)4347749-5 \|2 gnd \|9 rswk-swf
653			\|a Prozessoren
653			\|a TB: Textbook
653			\|a Technische Informatik
653			\|a VHDL
653			\|a Verilog
655		7	\|0 (DE-588)4123623-3 \|a Lehrbuch \|2 gnd-content
689	0	0	\|a Zwölf-Bit-Mikroprozessor \|0 (DE-588)106688384X \|D s
689	0	1	\|a Sechzehn-Bit-Mikroprozessor \|0 (DE-588)4139360-0 \|D s
689	0	2	\|a VERILOG \|0 (DE-588)4268385-3 \|D s
689	0	3	\|a Mikroelektronik \|0 (DE-588)4039207-7 \|D s
689	0		\|5 DE-604
689	1	0	\|a Zwölf-Bit-Mikroprozessor \|0 (DE-588)106688384X \|D s
689	1	1	\|a Sechzehn-Bit-Mikroprozessor \|0 (DE-588)4139360-0 \|D s
689	1	2	\|a VERILOG \|0 (DE-588)4268385-3 \|D s
689	1	3	\|a Field programmable gate array \|0 (DE-588)4347749-5 \|D s
689	1	4	\|a CAD \|0 (DE-588)4069794-0 \|D s
689	1	5	\|a Systementwurf \|0 (DE-588)4261480-6 \|D s
689	1		\|5 DE-604
689	2	0	\|a Prozessor \|0 (DE-588)4176076-1 \|D s
689	2	1	\|a Entwurf \|0 (DE-588)4121208-3 \|D s
689	2		\|5 DE-604
710	2		\|a Walter de Gruyter GmbH & Co. KG \|0 (DE-588)10095502-2 \|4 pbl
776	0	8	\|i Erscheint auch als \|n Online-Ausgabe, PDF \|z 978-3-11-071784-6
776	0	8	\|i Erscheint auch als \|n Online-Ausgabe, EPUB \|z 978-3-11-071789-1
856	4	2	\|m X:MVB \|u https://www.degruyter.com/books/9783110717822
856	4	2	\|m DNB Datenaustausch \|q application/pdf \|u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=032730075&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA \|3 Inhaltsverzeichnis
999			\|a oai:aleph.bib-bvb.de:BVB01-032730075
883	1		\|8 1\p \|a vlb \|d 20210108 \|q DE-101 \|u https://d-nb.info/provenance/plan#vlb

Datensatz im Suchindex

_version_	1804182529834483712
adam_text	INHALT VORWORT ---- V 1 1.1 1.2 1.3 1.4 1.5 1.6 GRUNDLAGEN - 1 EINLEITUNG ---- 1 ENTWURFSMETHODEN FUER DIGITALE SYSTEME ---- 3 GRUNDLAGEN VON VERFLOG ---- 6 SCHALTUNGSVALIDIERUNG DURCH SIMULATION ---- 12 SYNTHESEFAEHIGER VERILOG-CODE ---- 14 VERGLEICH VON VERILOG UND VHDL---- 15 2 2.1 2.1.1 2.1.2 2.2 2.2.1 2.3 2.3.1 2.3.2 2.4 DAS 12-BIT-MIKROPROZESSOR-SYSTEM(L) ---- 17 DER 12-BIT-MIKROPROZESSOR ---- 17 DIE BEFEHLSPHASEN DES MIKROPROZESSOR-SYSTEMS ---- 20 DIE EIN UND AUSGABE-EINHEITEN ---- 23 ENTWURF DES 12-BIT-MIKROPROZESSORS ---- 24 BESCHREIBUNG DER KOMPONENTEN DES OPERATIONSWERKES ---- 27 ENTWURF DES 12-BIT-OPERATIONSWERKES ---- 30 ENTWURF DER 12-BIT-AKKU-EINHEIT ---- 33 ENTWURF VON REGISTER-STACK-EINHEITEN ---- 36 ENTWURF DES 12-BIT-STEUERWERKES -----38 3 3.1 3.1.1 3.1.2 3.1.3 3.1.4 3.1.5 3.1.6 3.1.7 3.2 3.3 3.3.1 3.4 3.4.1 3.4.2 MODELLIERUNG DES 12-BIT-MIKROPROZESSOR-SYSTEMS(L) - 43 MODELLIERUNG DES 12-BIT-MIKROPROZESSORS ---- 43 MODELLIERUNG VON REGISTERSCHALTUNGEN ---- 43 MODELLIERUNG VON 12-BIT-MULTIPLEXERN ---- 49 MODELLIERUNG VON 12-BIT-UNIVERSAL-REGISTERN ---- 51 MODELLIERUNG VON 12-BIT-ALU-EINHEITEN ---- 55 MODELL FUER DIE 12-BIT-AKKU-EINHEIT ---- 62 MODELL FUER DEN 12-BIT-PROGRAM-COUNTER ---- 64 MODELLIERUNG VON 12-BIT-REGISTER-STACKS ---- 65 MODELL DES 12-BIT-OPERATIONSWERKES ---- 72 MODELLIERUNG VON ZUSTANDSAUTOMATEN MIT VERILOG ---- 76 MODELLIERUNG DES 12-BIT-STEUERWERKES ---- 79 MODELL DES 12-BIT-MIKROPROZESSORS MPU12_1 ---- 88 MODELL FUER EINEN FREQUENZTEILER MIT DELAY ---- 91 SPEICHER FUER DATEN UND BEFEHLE ---- 94 VIII - INHALT 3.5 MODELL DES 12-BIT-MIKROPROZESSOR-SYSTEMS(L) ----- 97 3.5.1 SIMULATION MIT HILFE EINER TESTBENCH -----99 3.5.2 SIMULATION DES MIKROPROZESSOR-SYSTEMS(L) ---- 102 3.5.3 DER IP-CORE-SPEICHER ---- 105 3.5.4 MIKROPROZESSOR-SYSTEM(L) MIT IP-CORE-SPEICHER ---- 107 3.5.5 TESTBENCH: MIKROPROZESSOR-SYSTEM(L) MIT IP-CORE-SPEICHER---- 109 4 DAS 12-BIT-MIKROPROZESSOR-SYSTEM(2) ---- 113 4.1 DERL2-BIT-SINGLE-CYCLE-PROZESSOR ---- 114 4.2 ENTWURF DES 12-BIT-SINGLE-CYCLE-PROZESSORS ----- 116 4.3 ENTWURF DES 12-BIT-OPERATIONSWERKES ---- 120 4.3.1 BESCHREIBUNG DER KOMPONENTEN DES OPERATIONSWERKES ----- 121 5 MODELLIERUNG DES MIKROPROZESSOR-SYSTEMS(2) - 123 5.1 MODELLIERUNG DES SINGLE-CYCLE-PROZESSORS ----- 123 5.1.1 MODELL FUER DAS 12-BIT-UNIVERSAL-REGISTER ---- 123 5.1.2 MODELL FUER DIE 12-BIT-ALU-EINHEIT ---- 124 5.1.3 MODELL FUER DIE 12-BIT-AKKU-EINHEIT ---- 126 5.2 MODELL DES 12-BIT-OPERATIONSWERKES ---- 130 5.3 MODELL FUER DIE 12-BIT-CONTROL-UNIT ---- 132 5.4 MODELL DES 12-BIT-SINGLE-CYCLE-PROZESSORS CPUL2_L ---- 137 5.4.1 DER 12-BIT-SPEICHER FUER BEFEHLE ---- 139 5.4.2 DER 12-BIT-SPEICHER FUER DATEN ---- 140 5.4.3 TESTFILES FUER DATEN-UND BEFEHLSSPEICHER ---- 141 5.5 MODELL DES MIKROPROZESSOR-SYSTEMS ---- 143 5.5.1 TESTBENCH FUER DAS MIKROPROZESSOR-SYSTEM ----- 145 6 DAS 12-BIT-MIKROPROZESSOR-SYSTEM(3) ---- 147 6.1 ENTWURF DES SINGLE-CYCLE-PROZESSORS CPUL2_2 ---- 147 6.2 MODELLIERUNG DES MIKROPROZESSOR-SYSTEMS - 149 6.2.1 MODELLIERUNG VON 12-BIT-UNIVERSAL-REGISTERN ---- 149 6.2.2 MODELL FUER DIE 12-BIT-ALU-EINHEIT ---- 153 6.2.3 MODELL FUER DIE 12-BIT-AKKU-EINHEIT ---- 154 6.3 MODELL DES 12-BIT-OPERATIONSWERKES ---- 156 6.4 MODELL DES 12-BIT-STEUERWERKES ---- 157 6.5 MODELL DES 12-BIT-SINGLE-CYCLE-PROZESSORS CPU!2_2 ----- 161 6.5.1 DER 12-BIT-SPEICHER FUER BEFEHLE ---- 163 6.5.2 DER 12-BIT-SPEICHER FUER DATEN ---- 165 6.6 MODELL DES 12-BIT-MIKROPROZESSOR-SYSTEMS(3.1) ----- 167 6.7 MODELL DES 12-BIT-MIKROPROZESSOR-SYSTEMS(3.2) ----- 170 6.8 TESTBENCH FUER DAS MIKROPROZESSOR-SYSTEM!) ----- 173 INHALT - IX 7 7.1 7.2 7.3 7.3.1 7.3.2 7.4 DAS 16-BIT-MIKROPROZESSOR-SYSTEM(4) ---- 177 DER 16-BIT-SINGLE-CYCLE-PROZESSOR ---- 177 ENTWURF DES 16-BIT-SINGLE-CYCLE-PROZESSORS ---- 181 ENTWURF DES 16-BIT-OPERATIONSWERKES ---- 182 ENTWURF DER 16 BIT-AKKU-EINHEIT ---- 184 DIE 16-B IT REGISTER EI N H E IT ---- 185 DASL6-BIT-STEUERWERK ---- 187 8 8.1 8.1.1 8.1.2 8.1.3 8.1.4 8.1.5 8.2 8.2.1 8.2.2 8.3 8.3.1 8.4 8.4.1 MODELLIERUNG DES MIKROPROZESSOR-SYSTEMS - 189 MODELLIERUNG DES 16-BIT-SINGLE-CYCLE-PROZESSORS ---- 189 MODELL FUER DIE 16-BIT-ALU-EINHEIT ---- 189 MODELL FUER DIE 16-BIT-REGISTER-EINHEIT ---- 191 MODELL FUER DIE 16-BIT-AKKU-EINHEIT ---- 194 MODELL FUER DAS 16-BIT-OPERATIONSWERK ---- 196 MODELL FUER DAS 16-BIT-STEUERWERK - 199 MODELL DES 16-BIT-SINGLE-CYCLE-PROZESSORS CPUL6_4 ---- 202 DER 16-BIT-SPEICHER FUER DIE BEFEHLE ---- 205 DER 16-BIT-SPEICHER FUER DIE DATEN ---- 207 DAS 16-BIT-MIKROPROZESSOR-SYSTEM(4.1) ---- 208 TESTBENCH FUER DAS MIKROPROZESSOR-SYSTEM(4.1) ---- 211 DAS 16-BIT-MIKROPROZESSOR-SYSTEM(4.2) ---- 212 TESTBENCH FUER DAS MIKROPROZESSOR-SYSTEM^. 2) ---- 215 9 9.1 9.2 9.3 9.3.1 9.3.2 9.4 DAS 16-BIT MIKROPROZESSOR-SYSTEM - 219 DER 16-BIT-MIKROPROZESSOR ---- 219 ENTWURF DES 16-BIT-MIKROPROZESSORS ---- 224 ENTWURF DES 16-BIT-OPERATIONSWERKES ---- 227 DIE KOMPONENTEN DES 16-BIT-OPERATIONSWERKES ---- 228 ENTWURF DER 16-BIT-AKKU-EINHEIT ---- 233 ENTWURF DES 16-BIT-STEUERWERKES ---- 237 10 10.1 10.1.1 10.1.2 10.1.3 10.1.4 10.1.5 10.2 10.3 10.4 MODELLIERUNG DES 16-BIT-MIKROPROZESSOR-SYSTEMS(5) - 243 MODELLIERUNG DES 16-BIT-MIKROPROZESSORS ---- 243 DIE KOMPONENTEN DES OPERATIONSWERKES - 243 MODELL FUER DIE 16-BIT-ALU-EINHEIT ---- 247 MODELL FUER DAS 16-BIT-SCHIEBEREGISTER ---- 251 MODELLIERUNG VON DEMULTIPLEXERN ---- 254 MODELL FUER DIE 16-BIT-REGISTER-EINHEIT ---- 264 MODELL FUER DIE 16-BIT-AKKU-EINHEIT ---- 269 MODELL FUER DAS 16-BIT-OPERATIONSWERK ---- 271 MODELL DES STEUERWERKES ---- 276 X INHALT 10.5 MODELL FUER DEN 16-BIT-MIKROPROZESSOR MPUL6_L ---- 283 10.5.1 DER SPEICHER FUER BEFEHLE UND DATEN ---- 287 10.6 MODELL FUER DAS 16-BIT-MIKROPROZESSOR-SYSTEM(5) ---- 288 10.6.1 TESTBENCH FUER DAS MIKROPROZESSOR-SYSTEM(5) ---- 295 A ANHANG ---- 299 A.L VERWENDETE ENTWICKLUNGSSOFTWARE ---- 299 A.1.1 DER PROJECT NAVIGATOR ----- 299 A.L. 2 DER ISIM SIMULATOR ----- 299 A.1.3 GTKWAVE-DARSTELLUNG----- 303 A.1.4 DER IP-CORE-GENERATOR ----- 304 A.2 BEISPIEL FUER DAS 12-BIT-MIKROPROZESSOR-SYSTEM(L) ----- 306 A.2.1 TESTBENCH FUER DAS 12-BIT-MIKROPROZESSOR-SYSTEM(L) ---- 309 A.3 BEISPIEL FUER DAS 16-BIT-MIKROPROZESSOR-SYSTEM(4) ----- 310 A.3.1 16-BIT-SPEICHER FUER DIE BEFEHLE ---- 311 A.3.2 16-BIT-SPEICHER FUER DIE DATEN ----- 313 A.3.3 TESTBENCH FUER DAS MIKROPROZESSOR-SYSTEM(4) ---- 314 A.4 BEISPIEL FUER DAS 16-BIT-MIKROPROZESSOR-SYSTEM(5) ---- 315 A.4.1 DER BEFEHLSCODE DES 16-BIT-MIKROPROZESSORS ---- 316 A.4.2 16-BIT-SPEICHER FUER BEFEHLE UND DATEN ---- 318 A.4.3 TESTBENCH FUER DAS MIKROPROZESSOR-SYSTEM(5) ---- 321 LITERATUR - 323 STICHWORTVERZEICHNIS - 325
adam_txt	INHALT VORWORT ---- V 1 1.1 1.2 1.3 1.4 1.5 1.6 GRUNDLAGEN - 1 EINLEITUNG ---- 1 ENTWURFSMETHODEN FUER DIGITALE SYSTEME ---- 3 GRUNDLAGEN VON VERFLOG ---- 6 SCHALTUNGSVALIDIERUNG DURCH SIMULATION ---- 12 SYNTHESEFAEHIGER VERILOG-CODE ---- 14 VERGLEICH VON VERILOG UND VHDL---- 15 2 2.1 2.1.1 2.1.2 2.2 2.2.1 2.3 2.3.1 2.3.2 2.4 DAS 12-BIT-MIKROPROZESSOR-SYSTEM(L) ---- 17 DER 12-BIT-MIKROPROZESSOR ---- 17 DIE BEFEHLSPHASEN DES MIKROPROZESSOR-SYSTEMS ---- 20 DIE EIN UND AUSGABE-EINHEITEN ---- 23 ENTWURF DES 12-BIT-MIKROPROZESSORS ---- 24 BESCHREIBUNG DER KOMPONENTEN DES OPERATIONSWERKES ---- 27 ENTWURF DES 12-BIT-OPERATIONSWERKES ---- 30 ENTWURF DER 12-BIT-AKKU-EINHEIT ---- 33 ENTWURF VON REGISTER-STACK-EINHEITEN ---- 36 ENTWURF DES 12-BIT-STEUERWERKES -----38 3 3.1 3.1.1 3.1.2 3.1.3 3.1.4 3.1.5 3.1.6 3.1.7 3.2 3.3 3.3.1 3.4 3.4.1 3.4.2 MODELLIERUNG DES 12-BIT-MIKROPROZESSOR-SYSTEMS(L) - 43 MODELLIERUNG DES 12-BIT-MIKROPROZESSORS ---- 43 MODELLIERUNG VON REGISTERSCHALTUNGEN ---- 43 MODELLIERUNG VON 12-BIT-MULTIPLEXERN ---- 49 MODELLIERUNG VON 12-BIT-UNIVERSAL-REGISTERN ---- 51 MODELLIERUNG VON 12-BIT-ALU-EINHEITEN ---- 55 MODELL FUER DIE 12-BIT-AKKU-EINHEIT ---- 62 MODELL FUER DEN 12-BIT-PROGRAM-COUNTER ---- 64 MODELLIERUNG VON 12-BIT-REGISTER-STACKS ---- 65 MODELL DES 12-BIT-OPERATIONSWERKES ---- 72 MODELLIERUNG VON ZUSTANDSAUTOMATEN MIT VERILOG ---- 76 MODELLIERUNG DES 12-BIT-STEUERWERKES ---- 79 MODELL DES 12-BIT-MIKROPROZESSORS MPU12_1 ---- 88 MODELL FUER EINEN FREQUENZTEILER MIT DELAY ---- 91 SPEICHER FUER DATEN UND BEFEHLE ---- 94 VIII - INHALT 3.5 MODELL DES 12-BIT-MIKROPROZESSOR-SYSTEMS(L) ----- 97 3.5.1 SIMULATION MIT HILFE EINER TESTBENCH -----99 3.5.2 SIMULATION DES MIKROPROZESSOR-SYSTEMS(L) ---- 102 3.5.3 DER IP-CORE-SPEICHER ---- 105 3.5.4 MIKROPROZESSOR-SYSTEM(L) MIT IP-CORE-SPEICHER ---- 107 3.5.5 TESTBENCH: MIKROPROZESSOR-SYSTEM(L) MIT IP-CORE-SPEICHER---- 109 4 DAS 12-BIT-MIKROPROZESSOR-SYSTEM(2) ---- 113 4.1 DERL2-BIT-SINGLE-CYCLE-PROZESSOR ---- 114 4.2 ENTWURF DES 12-BIT-SINGLE-CYCLE-PROZESSORS ----- 116 4.3 ENTWURF DES 12-BIT-OPERATIONSWERKES ---- 120 4.3.1 BESCHREIBUNG DER KOMPONENTEN DES OPERATIONSWERKES ----- 121 5 MODELLIERUNG DES MIKROPROZESSOR-SYSTEMS(2) - 123 5.1 MODELLIERUNG DES SINGLE-CYCLE-PROZESSORS ----- 123 5.1.1 MODELL FUER DAS 12-BIT-UNIVERSAL-REGISTER ---- 123 5.1.2 MODELL FUER DIE 12-BIT-ALU-EINHEIT ---- 124 5.1.3 MODELL FUER DIE 12-BIT-AKKU-EINHEIT ---- 126 5.2 MODELL DES 12-BIT-OPERATIONSWERKES ---- 130 5.3 MODELL FUER DIE 12-BIT-CONTROL-UNIT ---- 132 5.4 MODELL DES 12-BIT-SINGLE-CYCLE-PROZESSORS CPUL2_L ---- 137 5.4.1 DER 12-BIT-SPEICHER FUER BEFEHLE ---- 139 5.4.2 DER 12-BIT-SPEICHER FUER DATEN ---- 140 5.4.3 TESTFILES FUER DATEN-UND BEFEHLSSPEICHER ---- 141 5.5 MODELL DES MIKROPROZESSOR-SYSTEMS ---- 143 5.5.1 TESTBENCH FUER DAS MIKROPROZESSOR-SYSTEM ----- 145 6 DAS 12-BIT-MIKROPROZESSOR-SYSTEM(3) ---- 147 6.1 ENTWURF DES SINGLE-CYCLE-PROZESSORS CPUL2_2 ---- 147 6.2 MODELLIERUNG DES MIKROPROZESSOR-SYSTEMS - 149 6.2.1 MODELLIERUNG VON 12-BIT-UNIVERSAL-REGISTERN ---- 149 6.2.2 MODELL FUER DIE 12-BIT-ALU-EINHEIT ---- 153 6.2.3 MODELL FUER DIE 12-BIT-AKKU-EINHEIT ---- 154 6.3 MODELL DES 12-BIT-OPERATIONSWERKES ---- 156 6.4 MODELL DES 12-BIT-STEUERWERKES ---- 157 6.5 MODELL DES 12-BIT-SINGLE-CYCLE-PROZESSORS CPU!2_2 ----- 161 6.5.1 DER 12-BIT-SPEICHER FUER BEFEHLE ---- 163 6.5.2 DER 12-BIT-SPEICHER FUER DATEN ---- 165 6.6 MODELL DES 12-BIT-MIKROPROZESSOR-SYSTEMS(3.1) ----- 167 6.7 MODELL DES 12-BIT-MIKROPROZESSOR-SYSTEMS(3.2) ----- 170 6.8 TESTBENCH FUER DAS MIKROPROZESSOR-SYSTEM!) ----- 173 INHALT - IX 7 7.1 7.2 7.3 7.3.1 7.3.2 7.4 DAS 16-BIT-MIKROPROZESSOR-SYSTEM(4) ---- 177 DER 16-BIT-SINGLE-CYCLE-PROZESSOR ---- 177 ENTWURF DES 16-BIT-SINGLE-CYCLE-PROZESSORS ---- 181 ENTWURF DES 16-BIT-OPERATIONSWERKES ---- 182 ENTWURF DER 16 BIT-AKKU-EINHEIT ---- 184 DIE 16-B IT REGISTER EI N H E IT ---- 185 DASL6-BIT-STEUERWERK ---- 187 8 8.1 8.1.1 8.1.2 8.1.3 8.1.4 8.1.5 8.2 8.2.1 8.2.2 8.3 8.3.1 8.4 8.4.1 MODELLIERUNG DES MIKROPROZESSOR-SYSTEMS - 189 MODELLIERUNG DES 16-BIT-SINGLE-CYCLE-PROZESSORS ---- 189 MODELL FUER DIE 16-BIT-ALU-EINHEIT ---- 189 MODELL FUER DIE 16-BIT-REGISTER-EINHEIT ---- 191 MODELL FUER DIE 16-BIT-AKKU-EINHEIT ---- 194 MODELL FUER DAS 16-BIT-OPERATIONSWERK ---- 196 MODELL FUER DAS 16-BIT-STEUERWERK - 199 MODELL DES 16-BIT-SINGLE-CYCLE-PROZESSORS CPUL6_4 ---- 202 DER 16-BIT-SPEICHER FUER DIE BEFEHLE ---- 205 DER 16-BIT-SPEICHER FUER DIE DATEN ---- 207 DAS 16-BIT-MIKROPROZESSOR-SYSTEM(4.1) ---- 208 TESTBENCH FUER DAS MIKROPROZESSOR-SYSTEM(4.1) ---- 211 DAS 16-BIT-MIKROPROZESSOR-SYSTEM(4.2) ---- 212 TESTBENCH FUER DAS MIKROPROZESSOR-SYSTEM^. 2) ---- 215 9 9.1 9.2 9.3 9.3.1 9.3.2 9.4 DAS 16-BIT MIKROPROZESSOR-SYSTEM - 219 DER 16-BIT-MIKROPROZESSOR ---- 219 ENTWURF DES 16-BIT-MIKROPROZESSORS ---- 224 ENTWURF DES 16-BIT-OPERATIONSWERKES ---- 227 DIE KOMPONENTEN DES 16-BIT-OPERATIONSWERKES ---- 228 ENTWURF DER 16-BIT-AKKU-EINHEIT ---- 233 ENTWURF DES 16-BIT-STEUERWERKES ---- 237 10 10.1 10.1.1 10.1.2 10.1.3 10.1.4 10.1.5 10.2 10.3 10.4 MODELLIERUNG DES 16-BIT-MIKROPROZESSOR-SYSTEMS(5) - 243 MODELLIERUNG DES 16-BIT-MIKROPROZESSORS ---- 243 DIE KOMPONENTEN DES OPERATIONSWERKES - 243 MODELL FUER DIE 16-BIT-ALU-EINHEIT ---- 247 MODELL FUER DAS 16-BIT-SCHIEBEREGISTER ---- 251 MODELLIERUNG VON DEMULTIPLEXERN ---- 254 MODELL FUER DIE 16-BIT-REGISTER-EINHEIT ---- 264 MODELL FUER DIE 16-BIT-AKKU-EINHEIT ---- 269 MODELL FUER DAS 16-BIT-OPERATIONSWERK ---- 271 MODELL DES STEUERWERKES ---- 276 X INHALT 10.5 MODELL FUER DEN 16-BIT-MIKROPROZESSOR MPUL6_L ---- 283 10.5.1 DER SPEICHER FUER BEFEHLE UND DATEN ---- 287 10.6 MODELL FUER DAS 16-BIT-MIKROPROZESSOR-SYSTEM(5) ---- 288 10.6.1 TESTBENCH FUER DAS MIKROPROZESSOR-SYSTEM(5) ---- 295 A ANHANG ---- 299 A.L VERWENDETE ENTWICKLUNGSSOFTWARE ---- 299 A.1.1 DER PROJECT NAVIGATOR ----- 299 A.L. 2 DER ISIM SIMULATOR ----- 299 A.1.3 GTKWAVE-DARSTELLUNG----- 303 A.1.4 DER IP-CORE-GENERATOR ----- 304 A.2 BEISPIEL FUER DAS 12-BIT-MIKROPROZESSOR-SYSTEM(L) ----- 306 A.2.1 TESTBENCH FUER DAS 12-BIT-MIKROPROZESSOR-SYSTEM(L) ---- 309 A.3 BEISPIEL FUER DAS 16-BIT-MIKROPROZESSOR-SYSTEM(4) ----- 310 A.3.1 16-BIT-SPEICHER FUER DIE BEFEHLE ---- 311 A.3.2 16-BIT-SPEICHER FUER DIE DATEN ----- 313 A.3.3 TESTBENCH FUER DAS MIKROPROZESSOR-SYSTEM(4) ---- 314 A.4 BEISPIEL FUER DAS 16-BIT-MIKROPROZESSOR-SYSTEM(5) ---- 315 A.4.1 DER BEFEHLSCODE DES 16-BIT-MIKROPROZESSORS ---- 316 A.4.2 16-BIT-SPEICHER FUER BEFEHLE UND DATEN ---- 318 A.4.3 TESTBENCH FUER DAS MIKROPROZESSOR-SYSTEM(5) ---- 321 LITERATUR - 323 STICHWORTVERZEICHNIS - 325
any_adam_object	1
any_adam_object_boolean	1
author	Wecker, Dieter 1940-
author_GND	(DE-588)1070231088
author_facet	Wecker, Dieter 1940-
author_role	aut
author_sort	Wecker, Dieter 1940-
author_variant	d w dw
building	Verbundindex
bvnumber	BV047327475
classification_rvk	ST 170 ZN 4904
ctrlnum	(OCoLC)1261750198 (DE-599)DNB1224697219
discipline	Informatik Elektrotechnik / Elektronik / Nachrichtentechnik
discipline_str_mv	Informatik Elektrotechnik / Elektronik / Nachrichtentechnik
format	Book
fullrecord	<?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>03328nam a22007938c 4500</leader><controlfield tag="001">BV047327475</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20211012 </controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">210615s2021 gw \|\|\|\| \|\|\|\| 00\|\|\| ger d</controlfield><datafield tag="015" ind1=" " ind2=" "><subfield code="a">21,N02</subfield><subfield code="2">dnb</subfield></datafield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">1224697219</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">9783110717822</subfield><subfield code="c">pbk: EUR 44.95 (DE), EUR 44.95 (AT)</subfield><subfield code="9">978-3-11-071782-2</subfield></datafield><datafield tag="024" ind1="3" ind2=" "><subfield code="a">9783110717822</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)1261750198</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)DNB1224697219</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rda</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">XA-DE-BE</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-29T</subfield><subfield code="a">DE-Aug4</subfield><subfield code="a">DE-1050</subfield><subfield code="a">DE-83</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 170</subfield><subfield code="0">(DE-625)143602:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 4904</subfield><subfield code="0">(DE-625)157419:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="8">1\p</subfield><subfield code="a">004</subfield><subfield code="2">23sdnb</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Wecker, Dieter</subfield><subfield code="d">1940-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)1070231088</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Prozessorentwurf mit Verilog HDL</subfield><subfield code="b">Modellierung und Synthese von Prozessormodellen</subfield><subfield code="c">Dieter Wecker</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Berlin ; Boston</subfield><subfield code="b">De Gruyter Oldenbourg</subfield><subfield code="c">[2021]</subfield></datafield><datafield tag="264" ind1=" " ind2="4"><subfield code="c">© 2021</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">X, 326 Seiten</subfield><subfield code="b">llustrationen</subfield><subfield code="c">24 cm x 17 cm</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="0" ind2=" "><subfield code="a">De Gruyter Studium</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Systementwurf</subfield><subfield code="0">(DE-588)4261480-6</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Sechzehn-Bit-Mikroprozessor</subfield><subfield code="0">(DE-588)4139360-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">VERILOG</subfield><subfield code="0">(DE-588)4268385-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Zwölf-Bit-Mikroprozessor</subfield><subfield code="0">(DE-588)106688384X</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Mikroelektronik</subfield><subfield code="0">(DE-588)4039207-7</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Entwurf</subfield><subfield code="0">(DE-588)4121208-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Prozessor</subfield><subfield code="0">(DE-588)4176076-1</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">CAD</subfield><subfield code="0">(DE-588)4069794-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Field programmable gate array</subfield><subfield code="0">(DE-588)4347749-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Prozessoren</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">TB: Textbook</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Technische Informatik</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">VHDL</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Verilog</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4123623-3</subfield><subfield code="a">Lehrbuch</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Zwölf-Bit-Mikroprozessor</subfield><subfield code="0">(DE-588)106688384X</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Sechzehn-Bit-Mikroprozessor</subfield><subfield code="0">(DE-588)4139360-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="2"><subfield code="a">VERILOG</subfield><subfield code="0">(DE-588)4268385-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="3"><subfield code="a">Mikroelektronik</subfield><subfield code="0">(DE-588)4039207-7</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">Zwölf-Bit-Mikroprozessor</subfield><subfield code="0">(DE-588)106688384X</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="1"><subfield code="a">Sechzehn-Bit-Mikroprozessor</subfield><subfield code="0">(DE-588)4139360-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="2"><subfield code="a">VERILOG</subfield><subfield code="0">(DE-588)4268385-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="3"><subfield code="a">Field programmable gate array</subfield><subfield code="0">(DE-588)4347749-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="4"><subfield code="a">CAD</subfield><subfield code="0">(DE-588)4069794-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="5"><subfield code="a">Systementwurf</subfield><subfield code="0">(DE-588)4261480-6</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="2" ind2="0"><subfield code="a">Prozessor</subfield><subfield code="0">(DE-588)4176076-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="2" ind2="1"><subfield code="a">Entwurf</subfield><subfield code="0">(DE-588)4121208-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="2" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="710" ind1="2" ind2=" "><subfield code="a">Walter de Gruyter GmbH & Co. KG</subfield><subfield code="0">(DE-588)10095502-2</subfield><subfield code="4">pbl</subfield></datafield><datafield tag="776" ind1="0" ind2="8"><subfield code="i">Erscheint auch als</subfield><subfield code="n">Online-Ausgabe, PDF</subfield><subfield code="z">978-3-11-071784-6</subfield></datafield><datafield tag="776" ind1="0" ind2="8"><subfield code="i">Erscheint auch als</subfield><subfield code="n">Online-Ausgabe, EPUB</subfield><subfield code="z">978-3-11-071789-1</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">X:MVB</subfield><subfield code="u">https://www.degruyter.com/books/9783110717822</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">DNB Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=032730075&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-032730075</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="a">vlb</subfield><subfield code="d">20210108</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#vlb</subfield></datafield></record></collection>
genre	(DE-588)4123623-3 Lehrbuch gnd-content
genre_facet	Lehrbuch
id	DE-604.BV047327475
illustrated	Not Illustrated
index_date	2024-07-03T17:31:32Z
indexdate	2024-07-10T09:09:00Z
institution	BVB
institution_GND	(DE-588)10095502-2
isbn	9783110717822
language	German
oai_aleph_id	oai:aleph.bib-bvb.de:BVB01-032730075
oclc_num	1261750198
open_access_boolean
owner	DE-29T DE-Aug4 DE-1050 DE-83
owner_facet	DE-29T DE-Aug4 DE-1050 DE-83
physical	X, 326 Seiten llustrationen 24 cm x 17 cm
publishDate	2021
publishDateSearch	2021
publishDateSort	2021
publisher	De Gruyter Oldenbourg
record_format	marc
series2	De Gruyter Studium
spelling	Wecker, Dieter 1940- Verfasser (DE-588)1070231088 aut Prozessorentwurf mit Verilog HDL Modellierung und Synthese von Prozessormodellen Dieter Wecker Berlin ; Boston De Gruyter Oldenbourg [2021] © 2021 X, 326 Seiten llustrationen 24 cm x 17 cm txt rdacontent n rdamedia nc rdacarrier De Gruyter Studium Systementwurf (DE-588)4261480-6 gnd rswk-swf Sechzehn-Bit-Mikroprozessor (DE-588)4139360-0 gnd rswk-swf VERILOG (DE-588)4268385-3 gnd rswk-swf Zwölf-Bit-Mikroprozessor (DE-588)106688384X gnd rswk-swf Mikroelektronik (DE-588)4039207-7 gnd rswk-swf Entwurf (DE-588)4121208-3 gnd rswk-swf Prozessor (DE-588)4176076-1 gnd rswk-swf CAD (DE-588)4069794-0 gnd rswk-swf Field programmable gate array (DE-588)4347749-5 gnd rswk-swf Prozessoren TB: Textbook Technische Informatik VHDL Verilog (DE-588)4123623-3 Lehrbuch gnd-content Zwölf-Bit-Mikroprozessor (DE-588)106688384X s Sechzehn-Bit-Mikroprozessor (DE-588)4139360-0 s VERILOG (DE-588)4268385-3 s Mikroelektronik (DE-588)4039207-7 s DE-604 Field programmable gate array (DE-588)4347749-5 s CAD (DE-588)4069794-0 s Systementwurf (DE-588)4261480-6 s Prozessor (DE-588)4176076-1 s Entwurf (DE-588)4121208-3 s Walter de Gruyter GmbH & Co. KG (DE-588)10095502-2 pbl Erscheint auch als Online-Ausgabe, PDF 978-3-11-071784-6 Erscheint auch als Online-Ausgabe, EPUB 978-3-11-071789-1 X:MVB https://www.degruyter.com/books/9783110717822 DNB Datenaustausch application/pdf http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=032730075&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA Inhaltsverzeichnis 1\p vlb 20210108 DE-101 https://d-nb.info/provenance/plan#vlb
spellingShingle	Wecker, Dieter 1940- Prozessorentwurf mit Verilog HDL Modellierung und Synthese von Prozessormodellen Systementwurf (DE-588)4261480-6 gnd Sechzehn-Bit-Mikroprozessor (DE-588)4139360-0 gnd VERILOG (DE-588)4268385-3 gnd Zwölf-Bit-Mikroprozessor (DE-588)106688384X gnd Mikroelektronik (DE-588)4039207-7 gnd Entwurf (DE-588)4121208-3 gnd Prozessor (DE-588)4176076-1 gnd CAD (DE-588)4069794-0 gnd Field programmable gate array (DE-588)4347749-5 gnd
subject_GND	(DE-588)4261480-6 (DE-588)4139360-0 (DE-588)4268385-3 (DE-588)106688384X (DE-588)4039207-7 (DE-588)4121208-3 (DE-588)4176076-1 (DE-588)4069794-0 (DE-588)4347749-5 (DE-588)4123623-3
title	Prozessorentwurf mit Verilog HDL Modellierung und Synthese von Prozessormodellen
title_auth	Prozessorentwurf mit Verilog HDL Modellierung und Synthese von Prozessormodellen
title_exact_search	Prozessorentwurf mit Verilog HDL Modellierung und Synthese von Prozessormodellen
title_exact_search_txtP	Prozessorentwurf mit Verilog HDL Modellierung und Synthese von Prozessormodellen
title_full	Prozessorentwurf mit Verilog HDL Modellierung und Synthese von Prozessormodellen Dieter Wecker
title_fullStr	Prozessorentwurf mit Verilog HDL Modellierung und Synthese von Prozessormodellen Dieter Wecker
title_full_unstemmed	Prozessorentwurf mit Verilog HDL Modellierung und Synthese von Prozessormodellen Dieter Wecker
title_short	Prozessorentwurf mit Verilog HDL
title_sort	prozessorentwurf mit verilog hdl modellierung und synthese von prozessormodellen
title_sub	Modellierung und Synthese von Prozessormodellen
topic	Systementwurf (DE-588)4261480-6 gnd Sechzehn-Bit-Mikroprozessor (DE-588)4139360-0 gnd VERILOG (DE-588)4268385-3 gnd Zwölf-Bit-Mikroprozessor (DE-588)106688384X gnd Mikroelektronik (DE-588)4039207-7 gnd Entwurf (DE-588)4121208-3 gnd Prozessor (DE-588)4176076-1 gnd CAD (DE-588)4069794-0 gnd Field programmable gate array (DE-588)4347749-5 gnd
topic_facet	Systementwurf Sechzehn-Bit-Mikroprozessor VERILOG Zwölf-Bit-Mikroprozessor Mikroelektronik Entwurf Prozessor CAD Field programmable gate array Lehrbuch
url	https://www.degruyter.com/books/9783110717822 http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=032730075&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA
work_keys_str_mv	AT weckerdieter prozessorentwurfmitveriloghdlmodellierungundsynthesevonprozessormodellen AT walterdegruytergmbhcokg prozessorentwurfmitveriloghdlmodellierungundsynthesevonprozessormodellen

Verfügbarkeit

Es ist kein Print-Exemplar vorhanden.

Fernleihe Bestellen Achtung: Nicht im THWS-Bestand! Inhaltsverzeichnis

MARC

Datensatz im Suchindex

Es ist kein Print-Exemplar vorhanden.

Ähnliche Einträge