SystemVerilog for Hardware Description: RTL Design and Verification
Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: Taraate, Vaibbhav (VerfasserIn)
Format: Elektronisch E-Book
Sprache:English
Veröffentlicht: Singapore Springer Singapore 2020
Singapore Springer
Ausgabe:1st ed. 2020
Schlagworte:
Online-Zugang:BTU01
FAB01
FAW01
FHA01
FHD01
FHI01
FHM01
FHN01
FHR01
FKE01
FLA01
FRO01
FWS01
FWS02
HTW01
TUM01
UBY01
Volltext
Beschreibung:1 Online-Ressource (XXI, 252 p. 104 illus., 95 illus. in color)
ISBN:9789811544057
DOI:10.1007/978-981-15-4405-7