Seligman, E. (2015). Formal verification: An essential toolkit for modern VLSI design. Elsevier Science.
Chicago-Zitierstil (17. Ausg.)Seligman, Erik. Formal Verification: An Essential Toolkit for Modern VLSI Design. Amsterdam: Elsevier Science, 2015.
MLA-Zitierstil (9. Ausg.)Seligman, Erik. Formal Verification: An Essential Toolkit for Modern VLSI Design. Elsevier Science, 2015.
Achtung: Diese Zitate sind unter Umständen nicht zu 100% korrekt.