FPGA Hardware-Entwurf: Schaltungs- und System-Design mit VHDL und C/C++
Für einen erfolgreichen Hardware Entwurf sind nicht nur VHDL-Kenntnisse wichtig, sondern auch Kenntnisse der FPGA-Schaltungstechnik und der Design Tools. Das vorliegende Buch stellt die Zusammenhänge zwischen diesen wichtigen Themen dar und bietet eine zielgerichtete Einführung in den Entwurf von di...
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Elektronisch E-Book |
| Sprache: | German |
| Veröffentlicht: |
München ; Wien
De Gruyter Oldenbourg
[2018]
|
| Ausgabe: | 4. aktualisierte und überarbeitete Auflage |
| Schriftenreihe: | De Gruyter Studium
|
| Schlagworte: | |
| Online-Zugang: | FAB01 FAW01 FCO01 FHA01 FHI01 FHM01 FHN01 FHR01 FKE01 FLA01 UBY01 UPA01 Volltext |
| Zusammenfassung: | Für einen erfolgreichen Hardware Entwurf sind nicht nur VHDL-Kenntnisse wichtig, sondern auch Kenntnisse der FPGA-Schaltungstechnik und der Design Tools. Das vorliegende Buch stellt die Zusammenhänge zwischen diesen wichtigen Themen dar und bietet eine zielgerichtete Einführung in den Entwurf von digitalen Schaltungen und Systemen mit FPGAs. Beginnend mit den Grundlagen von VHDL sowie der CMOS- und FPGA-Technologie, werden anschließend der synthesegerechte Entwurf mit VHDL und die synchrone Schaltungstechnik auf dem FPGA behandelt. Darüber hinaus werden auch die wesentlichen Entwurfswerkzeuge, wie Logiksynthese oder die statische Timing-Analyse, erläutert. Abgerundet wird das Buch mit einem Kapitel über High-Level Synthese, welche eine Umsetzung von C/C++-Code in eine VHDL-Implementierung ermöglicht. Der Leser erhält anhand vieler Code-Beispiele einen praxisorientierten Zugang zum Hardware-Entwurf mit FPGAs. Zielgerichtete Einführung in den digitalen Schaltungsentwurf Alle notwendigen Kenntnisse für den rechnergestützten Hardwareentwurf Frank Kesel studierte Elektrotechnik an der Universität Karlsruhe und promovierte an der Universität Hannover. Er war zehn Jahre in der Industrie im digitalen ASIC-Design tätig. Er ist seit 1999 Professor an der Hochschule Pforzheim mit dem Spezialgebiet FPGA-Design |
| Beschreibung: | Description based on online resource; title from PDF title page (publisher's Web site, viewed 22. Jun 2018) |
| Beschreibung: | 1 Online-Ressource (XII, 568 Seiten) |
| ISBN: | 9783110531459 |
| DOI: | 10.1515/9783110531459 |
Internformat
MARC
| LEADER | 00000nmm a2200000zc 4500 | ||
|---|---|---|---|
| 001 | BV045121704 | ||
| 003 | DE-604 | ||
| 005 | 20220316 | ||
| 007 | cr|uuu---uuuuu | ||
| 008 | 180808s2018 |||| o||u| ||||||ger d | ||
| 020 | |a 9783110531459 |9 978-3-11-053145-9 | ||
| 024 | 7 | |a 10.1515/9783110531459 |2 doi | |
| 035 | |a (ZDB-23-DGG)9783110531459 | ||
| 035 | |a (OCoLC)1048452183 | ||
| 035 | |a (DE-599)BVBBV045121704 | ||
| 040 | |a DE-604 |b ger |e rda | ||
| 041 | 0 | |a ger | |
| 049 | |a DE-Aug4 |a DE-859 |a DE-860 |a DE-739 |a DE-573 |a DE-898 |a DE-1043 |a DE-706 |a DE-92 |a DE-M347 |a DE-1046 |a DE-858 | ||
| 084 | |a ZN 4940 |0 (DE-625)157423: |2 rvk | ||
| 100 | 1 | |a Kesel, Frank |d 1960- |e Verfasser |0 (DE-588)131547437 |4 aut | |
| 245 | 1 | 0 | |a FPGA Hardware-Entwurf |b Schaltungs- und System-Design mit VHDL und C/C++ |c Frank Kesel |
| 250 | |a 4. aktualisierte und überarbeitete Auflage | ||
| 264 | 1 | |a München ; Wien |b De Gruyter Oldenbourg |c [2018] | |
| 264 | 4 | |c © 2018 | |
| 300 | |a 1 Online-Ressource (XII, 568 Seiten) | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b c |2 rdamedia | ||
| 338 | |b cr |2 rdacarrier | ||
| 490 | 0 | |a De Gruyter Studium | |
| 500 | |a Description based on online resource; title from PDF title page (publisher's Web site, viewed 22. Jun 2018) | ||
| 520 | |a Für einen erfolgreichen Hardware Entwurf sind nicht nur VHDL-Kenntnisse wichtig, sondern auch Kenntnisse der FPGA-Schaltungstechnik und der Design Tools. Das vorliegende Buch stellt die Zusammenhänge zwischen diesen wichtigen Themen dar und bietet eine zielgerichtete Einführung in den Entwurf von digitalen Schaltungen und Systemen mit FPGAs. Beginnend mit den Grundlagen von VHDL sowie der CMOS- und FPGA-Technologie, werden anschließend der synthesegerechte Entwurf mit VHDL und die synchrone Schaltungstechnik auf dem FPGA behandelt. Darüber hinaus werden auch die wesentlichen Entwurfswerkzeuge, wie Logiksynthese oder die statische Timing-Analyse, erläutert. Abgerundet wird das Buch mit einem Kapitel über High-Level Synthese, welche eine Umsetzung von C/C++-Code in eine VHDL-Implementierung ermöglicht. Der Leser erhält anhand vieler Code-Beispiele einen praxisorientierten Zugang zum Hardware-Entwurf mit FPGAs. Zielgerichtete Einführung in den digitalen Schaltungsentwurf Alle notwendigen Kenntnisse für den rechnergestützten Hardwareentwurf Frank Kesel studierte Elektrotechnik an der Universität Karlsruhe und promovierte an der Universität Hannover. Er war zehn Jahre in der Industrie im digitalen ASIC-Design tätig. Er ist seit 1999 Professor an der Hochschule Pforzheim mit dem Spezialgebiet FPGA-Design | ||
| 546 | |a In German | ||
| 650 | 4 | |a circuit design | |
| 650 | 4 | |a Hardware description | |
| 650 | 4 | |a Hardwarebeschreibung | |
| 650 | 4 | |a Schaltungsentwurf | |
| 650 | 4 | |a VHDL. | |
| 650 | 0 | 7 | |a SystemC |0 (DE-588)4737678-8 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Field programmable gate array |0 (DE-588)4347749-5 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a VHDL |0 (DE-588)4254792-1 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Logiksynthese |0 (DE-588)4348178-4 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Hardwareentwurf |0 (DE-588)4159103-3 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Entwurfsautomation |0 (DE-588)4312536-0 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Digitalschaltung |0 (DE-588)4012295-5 |2 gnd |9 rswk-swf |
| 655 | 7 | |8 1\p |0 (DE-588)4123623-3 |a Lehrbuch |2 gnd-content | |
| 689 | 0 | 0 | |a Entwurfsautomation |0 (DE-588)4312536-0 |D s |
| 689 | 0 | 1 | |a Digitalschaltung |0 (DE-588)4012295-5 |D s |
| 689 | 0 | 2 | |a Field programmable gate array |0 (DE-588)4347749-5 |D s |
| 689 | 0 | 3 | |a VHDL |0 (DE-588)4254792-1 |D s |
| 689 | 0 | 4 | |a Logiksynthese |0 (DE-588)4348178-4 |D s |
| 689 | 0 | 5 | |a Hardwareentwurf |0 (DE-588)4159103-3 |D s |
| 689 | 0 | |8 2\p |5 DE-604 | |
| 689 | 1 | 0 | |a Entwurfsautomation |0 (DE-588)4312536-0 |D s |
| 689 | 1 | 1 | |a Digitalschaltung |0 (DE-588)4012295-5 |D s |
| 689 | 1 | 2 | |a Field programmable gate array |0 (DE-588)4347749-5 |D s |
| 689 | 1 | 3 | |a VHDL |0 (DE-588)4254792-1 |D s |
| 689 | 1 | 4 | |a SystemC |0 (DE-588)4737678-8 |D s |
| 689 | 1 | |8 3\p |5 DE-604 | |
| 689 | 2 | 0 | |a Hardwareentwurf |0 (DE-588)4159103-3 |D s |
| 689 | 2 | |5 DE-604 | |
| 689 | 3 | 0 | |a Logiksynthese |0 (DE-588)4348178-4 |D s |
| 689 | 3 | |5 DE-604 | |
| 776 | 0 | 8 | |i Erscheint auch als |n Druck-Ausgabe |z 978-3-11-053142-8 |
| 856 | 4 | 0 | |u https://doi.org/10.1515/9783110531459 |x Verlag |z URL des Erstveröffentlichers |3 Volltext |
| 912 | |a ZDB-23-DGG |a ZDB-23-DEI | ||
| 940 | 1 | |q ZDB-23-DEI18 | |
| 999 | |a oai:aleph.bib-bvb.de:BVB01-030511836 | ||
| 883 | 1 | |8 1\p |a cgwrk |d 20201028 |q DE-101 |u https://d-nb.info/provenance/plan#cgwrk | |
| 883 | 1 | |8 2\p |a cgwrk |d 20201028 |q DE-101 |u https://d-nb.info/provenance/plan#cgwrk | |
| 883 | 1 | |8 3\p |a cgwrk |d 20201028 |q DE-101 |u https://d-nb.info/provenance/plan#cgwrk | |
| 966 | e | |u https://doi.org/10.1515/9783110531459 |l FAB01 |p ZDB-23-DGG |x Verlag |3 Volltext | |
| 966 | e | |u https://doi.org/10.1515/9783110531459 |l FAW01 |p ZDB-23-DGG |q FAW_PDA_DGG |x Verlag |3 Volltext | |
| 966 | e | |u https://doi.org/10.1515/9783110531459 |l FCO01 |p ZDB-23-DGG |q FCO_PDA_DGG |x Verlag |3 Volltext | |
| 966 | e | |u https://doi.org/10.1515/9783110531459 |l FHA01 |p ZDB-23-DGG |q FHA_PDA_DGG_Kauf |x Verlag |3 Volltext | |
| 966 | e | |u https://doi.org/10.1515/9783110531459 |l FHI01 |p ZDB-23-DGG |x Verlag |3 Volltext | |
| 966 | e | |u https://doi.org/10.1515/9783110531459 |l FHM01 |p ZDB-23-DEI |q ZDB-23-DEI18 |x Verlag |3 Volltext | |
| 966 | e | |u https://doi.org/10.1515/9783110531459 |l FHN01 |p ZDB-23-DEI |x Verlag |3 Volltext | |
| 966 | e | |u https://doi.org/10.1515/9783110531459 |l FHR01 |p ZDB-23-DEI |q ZDB-23-DEI18 |x Verlag |3 Volltext | |
| 966 | e | |u https://doi.org/10.1515/9783110531459 |l FKE01 |p ZDB-23-DGG |q FKE_PDA_DGG_Kauf |x Verlag |3 Volltext | |
| 966 | e | |u https://doi.org/10.1515/9783110531459 |l FLA01 |p ZDB-23-DGG |q FLA_PDA_DGG |x Verlag |3 Volltext | |
| 966 | e | |u https://doi.org/10.1515/9783110531459 |l UBY01 |p ZDB-23-DEI |q UBY_Paketkauf18 |x Verlag |3 Volltext | |
| 966 | e | |u https://doi.org/10.1515/9783110531459 |l UPA01 |p ZDB-23-DGG |q UPA_PDA_DGG |x Verlag |3 Volltext | |
Datensatz im Suchindex
| _version_ | 1804178772877901824 |
|---|---|
| any_adam_object | |
| author | Kesel, Frank 1960- |
| author_GND | (DE-588)131547437 |
| author_facet | Kesel, Frank 1960- |
| author_role | aut |
| author_sort | Kesel, Frank 1960- |
| author_variant | f k fk |
| building | Verbundindex |
| bvnumber | BV045121704 |
| classification_rvk | ZN 4940 |
| collection | ZDB-23-DGG ZDB-23-DEI |
| ctrlnum | (ZDB-23-DGG)9783110531459 (OCoLC)1048452183 (DE-599)BVBBV045121704 |
| discipline | Elektrotechnik / Elektronik / Nachrichtentechnik |
| doi_str_mv | 10.1515/9783110531459 |
| edition | 4. aktualisierte und überarbeitete Auflage |
| format | Electronic eBook |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>05861nmm a2200949zc 4500</leader><controlfield tag="001">BV045121704</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20220316 </controlfield><controlfield tag="007">cr|uuu---uuuuu</controlfield><controlfield tag="008">180808s2018 |||| o||u| ||||||ger d</controlfield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">9783110531459</subfield><subfield code="9">978-3-11-053145-9</subfield></datafield><datafield tag="024" ind1="7" ind2=" "><subfield code="a">10.1515/9783110531459</subfield><subfield code="2">doi</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(ZDB-23-DGG)9783110531459</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)1048452183</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV045121704</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rda</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-Aug4</subfield><subfield code="a">DE-859</subfield><subfield code="a">DE-860</subfield><subfield code="a">DE-739</subfield><subfield code="a">DE-573</subfield><subfield code="a">DE-898</subfield><subfield code="a">DE-1043</subfield><subfield code="a">DE-706</subfield><subfield code="a">DE-92</subfield><subfield code="a">DE-M347</subfield><subfield code="a">DE-1046</subfield><subfield code="a">DE-858</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 4940</subfield><subfield code="0">(DE-625)157423:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Kesel, Frank</subfield><subfield code="d">1960-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)131547437</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">FPGA Hardware-Entwurf</subfield><subfield code="b">Schaltungs- und System-Design mit VHDL und C/C++</subfield><subfield code="c">Frank Kesel</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">4. aktualisierte und überarbeitete Auflage</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">München ; Wien</subfield><subfield code="b">De Gruyter Oldenbourg</subfield><subfield code="c">[2018]</subfield></datafield><datafield tag="264" ind1=" " ind2="4"><subfield code="c">© 2018</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">1 Online-Ressource (XII, 568 Seiten)</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">c</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">cr</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="0" ind2=" "><subfield code="a">De Gruyter Studium</subfield></datafield><datafield tag="500" ind1=" " ind2=" "><subfield code="a">Description based on online resource; title from PDF title page (publisher's Web site, viewed 22. Jun 2018)</subfield></datafield><datafield tag="520" ind1=" " ind2=" "><subfield code="a">Für einen erfolgreichen Hardware Entwurf sind nicht nur VHDL-Kenntnisse wichtig, sondern auch Kenntnisse der FPGA-Schaltungstechnik und der Design Tools. Das vorliegende Buch stellt die Zusammenhänge zwischen diesen wichtigen Themen dar und bietet eine zielgerichtete Einführung in den Entwurf von digitalen Schaltungen und Systemen mit FPGAs. Beginnend mit den Grundlagen von VHDL sowie der CMOS- und FPGA-Technologie, werden anschließend der synthesegerechte Entwurf mit VHDL und die synchrone Schaltungstechnik auf dem FPGA behandelt. Darüber hinaus werden auch die wesentlichen Entwurfswerkzeuge, wie Logiksynthese oder die statische Timing-Analyse, erläutert. Abgerundet wird das Buch mit einem Kapitel über High-Level Synthese, welche eine Umsetzung von C/C++-Code in eine VHDL-Implementierung ermöglicht. Der Leser erhält anhand vieler Code-Beispiele einen praxisorientierten Zugang zum Hardware-Entwurf mit FPGAs. Zielgerichtete Einführung in den digitalen Schaltungsentwurf Alle notwendigen Kenntnisse für den rechnergestützten Hardwareentwurf Frank Kesel studierte Elektrotechnik an der Universität Karlsruhe und promovierte an der Universität Hannover. Er war zehn Jahre in der Industrie im digitalen ASIC-Design tätig. Er ist seit 1999 Professor an der Hochschule Pforzheim mit dem Spezialgebiet FPGA-Design</subfield></datafield><datafield tag="546" ind1=" " ind2=" "><subfield code="a">In German</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">circuit design</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">Hardware description</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">Hardwarebeschreibung</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">Schaltungsentwurf</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">VHDL.</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">SystemC</subfield><subfield code="0">(DE-588)4737678-8</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Field programmable gate array</subfield><subfield code="0">(DE-588)4347749-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Logiksynthese</subfield><subfield code="0">(DE-588)4348178-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Hardwareentwurf</subfield><subfield code="0">(DE-588)4159103-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Entwurfsautomation</subfield><subfield code="0">(DE-588)4312536-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Digitalschaltung</subfield><subfield code="0">(DE-588)4012295-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="8">1\p</subfield><subfield code="0">(DE-588)4123623-3</subfield><subfield code="a">Lehrbuch</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Entwurfsautomation</subfield><subfield code="0">(DE-588)4312536-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Digitalschaltung</subfield><subfield code="0">(DE-588)4012295-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="2"><subfield code="a">Field programmable gate array</subfield><subfield code="0">(DE-588)4347749-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="3"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="4"><subfield code="a">Logiksynthese</subfield><subfield code="0">(DE-588)4348178-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="5"><subfield code="a">Hardwareentwurf</subfield><subfield code="0">(DE-588)4159103-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="8">2\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">Entwurfsautomation</subfield><subfield code="0">(DE-588)4312536-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="1"><subfield code="a">Digitalschaltung</subfield><subfield code="0">(DE-588)4012295-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="2"><subfield code="a">Field programmable gate array</subfield><subfield code="0">(DE-588)4347749-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="3"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="4"><subfield code="a">SystemC</subfield><subfield code="0">(DE-588)4737678-8</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="8">3\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="2" ind2="0"><subfield code="a">Hardwareentwurf</subfield><subfield code="0">(DE-588)4159103-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="2" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="3" ind2="0"><subfield code="a">Logiksynthese</subfield><subfield code="0">(DE-588)4348178-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="3" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="776" ind1="0" ind2="8"><subfield code="i">Erscheint auch als</subfield><subfield code="n">Druck-Ausgabe</subfield><subfield code="z">978-3-11-053142-8</subfield></datafield><datafield tag="856" ind1="4" ind2="0"><subfield code="u">https://doi.org/10.1515/9783110531459</subfield><subfield code="x">Verlag</subfield><subfield code="z">URL des Erstveröffentlichers</subfield><subfield code="3">Volltext</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">ZDB-23-DGG</subfield><subfield code="a">ZDB-23-DEI</subfield></datafield><datafield tag="940" ind1="1" ind2=" "><subfield code="q">ZDB-23-DEI18</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-030511836</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">2\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">3\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="966" ind1="e" ind2=" "><subfield code="u">https://doi.org/10.1515/9783110531459</subfield><subfield code="l">FAB01</subfield><subfield code="p">ZDB-23-DGG</subfield><subfield code="x">Verlag</subfield><subfield code="3">Volltext</subfield></datafield><datafield tag="966" ind1="e" ind2=" "><subfield code="u">https://doi.org/10.1515/9783110531459</subfield><subfield code="l">FAW01</subfield><subfield code="p">ZDB-23-DGG</subfield><subfield code="q">FAW_PDA_DGG</subfield><subfield code="x">Verlag</subfield><subfield code="3">Volltext</subfield></datafield><datafield tag="966" ind1="e" ind2=" "><subfield code="u">https://doi.org/10.1515/9783110531459</subfield><subfield code="l">FCO01</subfield><subfield code="p">ZDB-23-DGG</subfield><subfield code="q">FCO_PDA_DGG</subfield><subfield code="x">Verlag</subfield><subfield code="3">Volltext</subfield></datafield><datafield tag="966" ind1="e" ind2=" "><subfield code="u">https://doi.org/10.1515/9783110531459</subfield><subfield code="l">FHA01</subfield><subfield code="p">ZDB-23-DGG</subfield><subfield code="q">FHA_PDA_DGG_Kauf</subfield><subfield code="x">Verlag</subfield><subfield code="3">Volltext</subfield></datafield><datafield tag="966" ind1="e" ind2=" "><subfield code="u">https://doi.org/10.1515/9783110531459</subfield><subfield code="l">FHI01</subfield><subfield code="p">ZDB-23-DGG</subfield><subfield code="x">Verlag</subfield><subfield code="3">Volltext</subfield></datafield><datafield tag="966" ind1="e" ind2=" "><subfield code="u">https://doi.org/10.1515/9783110531459</subfield><subfield code="l">FHM01</subfield><subfield code="p">ZDB-23-DEI</subfield><subfield code="q">ZDB-23-DEI18</subfield><subfield code="x">Verlag</subfield><subfield code="3">Volltext</subfield></datafield><datafield tag="966" ind1="e" ind2=" "><subfield code="u">https://doi.org/10.1515/9783110531459</subfield><subfield code="l">FHN01</subfield><subfield code="p">ZDB-23-DEI</subfield><subfield code="x">Verlag</subfield><subfield code="3">Volltext</subfield></datafield><datafield tag="966" ind1="e" ind2=" "><subfield code="u">https://doi.org/10.1515/9783110531459</subfield><subfield code="l">FHR01</subfield><subfield code="p">ZDB-23-DEI</subfield><subfield code="q">ZDB-23-DEI18</subfield><subfield code="x">Verlag</subfield><subfield code="3">Volltext</subfield></datafield><datafield tag="966" ind1="e" ind2=" "><subfield code="u">https://doi.org/10.1515/9783110531459</subfield><subfield code="l">FKE01</subfield><subfield code="p">ZDB-23-DGG</subfield><subfield code="q">FKE_PDA_DGG_Kauf</subfield><subfield code="x">Verlag</subfield><subfield code="3">Volltext</subfield></datafield><datafield tag="966" ind1="e" ind2=" "><subfield code="u">https://doi.org/10.1515/9783110531459</subfield><subfield code="l">FLA01</subfield><subfield code="p">ZDB-23-DGG</subfield><subfield code="q">FLA_PDA_DGG</subfield><subfield code="x">Verlag</subfield><subfield code="3">Volltext</subfield></datafield><datafield tag="966" ind1="e" ind2=" "><subfield code="u">https://doi.org/10.1515/9783110531459</subfield><subfield code="l">UBY01</subfield><subfield code="p">ZDB-23-DEI</subfield><subfield code="q">UBY_Paketkauf18</subfield><subfield code="x">Verlag</subfield><subfield code="3">Volltext</subfield></datafield><datafield tag="966" ind1="e" ind2=" "><subfield code="u">https://doi.org/10.1515/9783110531459</subfield><subfield code="l">UPA01</subfield><subfield code="p">ZDB-23-DGG</subfield><subfield code="q">UPA_PDA_DGG</subfield><subfield code="x">Verlag</subfield><subfield code="3">Volltext</subfield></datafield></record></collection> |
| genre | 1\p (DE-588)4123623-3 Lehrbuch gnd-content |
| genre_facet | Lehrbuch |
| id | DE-604.BV045121704 |
| illustrated | Not Illustrated |
| indexdate | 2024-07-10T08:09:17Z |
| institution | BVB |
| isbn | 9783110531459 |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-030511836 |
| oclc_num | 1048452183 |
| open_access_boolean | |
| owner | DE-Aug4 DE-859 DE-860 DE-739 DE-573 DE-898 DE-BY-UBR DE-1043 DE-706 DE-92 DE-M347 DE-1046 DE-858 |
| owner_facet | DE-Aug4 DE-859 DE-860 DE-739 DE-573 DE-898 DE-BY-UBR DE-1043 DE-706 DE-92 DE-M347 DE-1046 DE-858 |
| physical | 1 Online-Ressource (XII, 568 Seiten) |
| psigel | ZDB-23-DGG ZDB-23-DEI ZDB-23-DEI18 ZDB-23-DGG FAW_PDA_DGG ZDB-23-DGG FCO_PDA_DGG ZDB-23-DGG FHA_PDA_DGG_Kauf ZDB-23-DEI ZDB-23-DEI18 ZDB-23-DGG FKE_PDA_DGG_Kauf ZDB-23-DGG FLA_PDA_DGG ZDB-23-DEI UBY_Paketkauf18 ZDB-23-DGG UPA_PDA_DGG |
| publishDate | 2018 |
| publishDateSearch | 2018 |
| publishDateSort | 2018 |
| publisher | De Gruyter Oldenbourg |
| record_format | marc |
| series2 | De Gruyter Studium |
| spelling | Kesel, Frank 1960- Verfasser (DE-588)131547437 aut FPGA Hardware-Entwurf Schaltungs- und System-Design mit VHDL und C/C++ Frank Kesel 4. aktualisierte und überarbeitete Auflage München ; Wien De Gruyter Oldenbourg [2018] © 2018 1 Online-Ressource (XII, 568 Seiten) txt rdacontent c rdamedia cr rdacarrier De Gruyter Studium Description based on online resource; title from PDF title page (publisher's Web site, viewed 22. Jun 2018) Für einen erfolgreichen Hardware Entwurf sind nicht nur VHDL-Kenntnisse wichtig, sondern auch Kenntnisse der FPGA-Schaltungstechnik und der Design Tools. Das vorliegende Buch stellt die Zusammenhänge zwischen diesen wichtigen Themen dar und bietet eine zielgerichtete Einführung in den Entwurf von digitalen Schaltungen und Systemen mit FPGAs. Beginnend mit den Grundlagen von VHDL sowie der CMOS- und FPGA-Technologie, werden anschließend der synthesegerechte Entwurf mit VHDL und die synchrone Schaltungstechnik auf dem FPGA behandelt. Darüber hinaus werden auch die wesentlichen Entwurfswerkzeuge, wie Logiksynthese oder die statische Timing-Analyse, erläutert. Abgerundet wird das Buch mit einem Kapitel über High-Level Synthese, welche eine Umsetzung von C/C++-Code in eine VHDL-Implementierung ermöglicht. Der Leser erhält anhand vieler Code-Beispiele einen praxisorientierten Zugang zum Hardware-Entwurf mit FPGAs. Zielgerichtete Einführung in den digitalen Schaltungsentwurf Alle notwendigen Kenntnisse für den rechnergestützten Hardwareentwurf Frank Kesel studierte Elektrotechnik an der Universität Karlsruhe und promovierte an der Universität Hannover. Er war zehn Jahre in der Industrie im digitalen ASIC-Design tätig. Er ist seit 1999 Professor an der Hochschule Pforzheim mit dem Spezialgebiet FPGA-Design In German circuit design Hardware description Hardwarebeschreibung Schaltungsentwurf VHDL. SystemC (DE-588)4737678-8 gnd rswk-swf Field programmable gate array (DE-588)4347749-5 gnd rswk-swf VHDL (DE-588)4254792-1 gnd rswk-swf Logiksynthese (DE-588)4348178-4 gnd rswk-swf Hardwareentwurf (DE-588)4159103-3 gnd rswk-swf Entwurfsautomation (DE-588)4312536-0 gnd rswk-swf Digitalschaltung (DE-588)4012295-5 gnd rswk-swf 1\p (DE-588)4123623-3 Lehrbuch gnd-content Entwurfsautomation (DE-588)4312536-0 s Digitalschaltung (DE-588)4012295-5 s Field programmable gate array (DE-588)4347749-5 s VHDL (DE-588)4254792-1 s Logiksynthese (DE-588)4348178-4 s Hardwareentwurf (DE-588)4159103-3 s 2\p DE-604 SystemC (DE-588)4737678-8 s 3\p DE-604 DE-604 Erscheint auch als Druck-Ausgabe 978-3-11-053142-8 https://doi.org/10.1515/9783110531459 Verlag URL des Erstveröffentlichers Volltext 1\p cgwrk 20201028 DE-101 https://d-nb.info/provenance/plan#cgwrk 2\p cgwrk 20201028 DE-101 https://d-nb.info/provenance/plan#cgwrk 3\p cgwrk 20201028 DE-101 https://d-nb.info/provenance/plan#cgwrk |
| spellingShingle | Kesel, Frank 1960- FPGA Hardware-Entwurf Schaltungs- und System-Design mit VHDL und C/C++ circuit design Hardware description Hardwarebeschreibung Schaltungsentwurf VHDL. SystemC (DE-588)4737678-8 gnd Field programmable gate array (DE-588)4347749-5 gnd VHDL (DE-588)4254792-1 gnd Logiksynthese (DE-588)4348178-4 gnd Hardwareentwurf (DE-588)4159103-3 gnd Entwurfsautomation (DE-588)4312536-0 gnd Digitalschaltung (DE-588)4012295-5 gnd |
| subject_GND | (DE-588)4737678-8 (DE-588)4347749-5 (DE-588)4254792-1 (DE-588)4348178-4 (DE-588)4159103-3 (DE-588)4312536-0 (DE-588)4012295-5 (DE-588)4123623-3 |
| title | FPGA Hardware-Entwurf Schaltungs- und System-Design mit VHDL und C/C++ |
| title_auth | FPGA Hardware-Entwurf Schaltungs- und System-Design mit VHDL und C/C++ |
| title_exact_search | FPGA Hardware-Entwurf Schaltungs- und System-Design mit VHDL und C/C++ |
| title_full | FPGA Hardware-Entwurf Schaltungs- und System-Design mit VHDL und C/C++ Frank Kesel |
| title_fullStr | FPGA Hardware-Entwurf Schaltungs- und System-Design mit VHDL und C/C++ Frank Kesel |
| title_full_unstemmed | FPGA Hardware-Entwurf Schaltungs- und System-Design mit VHDL und C/C++ Frank Kesel |
| title_short | FPGA Hardware-Entwurf |
| title_sort | fpga hardware entwurf schaltungs und system design mit vhdl und c c |
| title_sub | Schaltungs- und System-Design mit VHDL und C/C++ |
| topic | circuit design Hardware description Hardwarebeschreibung Schaltungsentwurf VHDL. SystemC (DE-588)4737678-8 gnd Field programmable gate array (DE-588)4347749-5 gnd VHDL (DE-588)4254792-1 gnd Logiksynthese (DE-588)4348178-4 gnd Hardwareentwurf (DE-588)4159103-3 gnd Entwurfsautomation (DE-588)4312536-0 gnd Digitalschaltung (DE-588)4012295-5 gnd |
| topic_facet | circuit design Hardware description Hardwarebeschreibung Schaltungsentwurf VHDL. SystemC Field programmable gate array VHDL Logiksynthese Hardwareentwurf Entwurfsautomation Digitalschaltung Lehrbuch |
| url | https://doi.org/10.1515/9783110531459 |
| work_keys_str_mv | AT keselfrank fpgahardwareentwurfschaltungsundsystemdesignmitvhdlundcc |