VLSI-Entwurf eines RISC-Prozessors: eine Einführung in das Design großer Chips und die Hardware-Beschreibungssprache VERILOG HDL
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Buch |
| Sprache: | German |
| Veröffentlicht: |
Wiesbaden
Vieweg & Teubner
[2014?]
|
| Ausgabe: | Softcover reprint of the original 1st edition 1995 |
| Schriftenreihe: | Lehrbuch Informatik
|
| Schlagworte: | |
| Online-Zugang: | Inhaltstext |
| Beschreibung: | xxii, 435 Seiten Diagramme 210 mm x 148 mm, 594 g |
| ISBN: | 9783322890108 3322890104 |
Internformat
MARC
| LEADER | 00000nam a22000008c 4500 | ||
|---|---|---|---|
| 001 | BV045085621 | ||
| 003 | DE-604 | ||
| 005 | 20180827 | ||
| 007 | t | ||
| 008 | 180712s2014 gw |||| |||| 00||| ger d | ||
| 015 | |a 14,N18 |2 dnb | ||
| 016 | 7 | |a 1050179277 |2 DE-101 | |
| 020 | |a 9783322890108 |c Pb. : EUR 49.95 (DE), EUR 51.35 (AT), sfr 62.50 (freier Pr.) |9 978-3-322-89010-8 | ||
| 020 | |a 3322890104 |9 3-322-89010-4 | ||
| 024 | 3 | |a 9783322890108 | |
| 028 | 5 | 2 | |a Best.-Nr.: 86078762 |
| 035 | |a (OCoLC)878979294 | ||
| 035 | |a (DE-599)DNB1050179277 | ||
| 040 | |a DE-604 |b ger |e rda | ||
| 041 | 0 | |a ger | |
| 044 | |a gw |c XA-DE-HE | ||
| 049 | |a DE-523 | ||
| 084 | |a ST 170 |0 (DE-625)143602: |2 rvk | ||
| 084 | |a 620 |2 sdnb | ||
| 100 | 1 | |a Golze, Ulrich |e Verfasser |4 aut | |
| 245 | 1 | 0 | |a VLSI-Entwurf eines RISC-Prozessors |b eine Einführung in das Design großer Chips und die Hardware-Beschreibungssprache VERILOG HDL |c Ulrich Golze unter Mitarbeit von Peter Blinzer, Elmar Cochlovius, Michael Schäfers und Klaus-Peter Wachsmann |
| 250 | |a Softcover reprint of the original 1st edition 1995 | ||
| 264 | 1 | |a Wiesbaden |b Vieweg & Teubner |c [2014?] | |
| 300 | |a xxii, 435 Seiten |b Diagramme |c 210 mm x 148 mm, 594 g | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 490 | 0 | |a Lehrbuch Informatik | |
| 650 | 0 | 7 | |a Schaltungsentwurf |0 (DE-588)4179389-4 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a VERILOG |0 (DE-588)4268385-3 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Entwurf |0 (DE-588)4121208-3 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Prozessor |0 (DE-588)4176076-1 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a VLSI |0 (DE-588)4117388-0 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a RISC |0 (DE-588)4191875-7 |2 gnd |9 rswk-swf |
| 689 | 0 | 0 | |a RISC |0 (DE-588)4191875-7 |D s |
| 689 | 0 | 1 | |a Prozessor |0 (DE-588)4176076-1 |D s |
| 689 | 0 | 2 | |a VLSI |0 (DE-588)4117388-0 |D s |
| 689 | 0 | 3 | |a Entwurf |0 (DE-588)4121208-3 |D s |
| 689 | 0 | |8 1\p |5 DE-604 | |
| 689 | 1 | 0 | |a RISC |0 (DE-588)4191875-7 |D s |
| 689 | 1 | 1 | |a VLSI |0 (DE-588)4117388-0 |D s |
| 689 | 1 | 2 | |a Schaltungsentwurf |0 (DE-588)4179389-4 |D s |
| 689 | 1 | |8 2\p |5 DE-604 | |
| 689 | 2 | 0 | |a VERILOG |0 (DE-588)4268385-3 |D s |
| 689 | 2 | |8 3\p |5 DE-604 | |
| 700 | 1 | |a Blinzer, Peter |d 1969- |e Sonstige |0 (DE-588)122239776 |4 oth | |
| 700 | 1 | |a Cochlorius, Cochlorius |e Sonstige |4 oth | |
| 700 | 1 | |a Schäfers, Michael |e Sonstige |4 oth | |
| 700 | 1 | |a Wachsmann, Klaus-Peter |e Sonstige |4 oth | |
| 776 | 0 | 8 | |i Erscheint auch als |n Online-Ausgabe |z 978-3-322-89009-2 |
| 856 | 4 | 2 | |m X:MVB |q text/html |u http://deposit.dnb.de/cgi-bin/dokserv?id=4641946&prov=M&dok_var=1&dok_ext=htm |3 Inhaltstext |
| 883 | 1 | |8 1\p |a cgwrk |d 20201028 |q DE-101 |u https://d-nb.info/provenance/plan#cgwrk | |
| 883 | 1 | |8 2\p |a cgwrk |d 20201028 |q DE-101 |u https://d-nb.info/provenance/plan#cgwrk | |
| 883 | 1 | |8 3\p |a cgwrk |d 20201028 |q DE-101 |u https://d-nb.info/provenance/plan#cgwrk | |
| 943 | 1 | |a oai:aleph.bib-bvb.de:BVB01-030476519 | |
Datensatz im Suchindex
| _version_ | 1806414543188918272 |
|---|---|
| adam_text | |
| any_adam_object | |
| author | Golze, Ulrich |
| author_GND | (DE-588)122239776 |
| author_facet | Golze, Ulrich |
| author_role | aut |
| author_sort | Golze, Ulrich |
| author_variant | u g ug |
| building | Verbundindex |
| bvnumber | BV045085621 |
| classification_rvk | ST 170 |
| ctrlnum | (OCoLC)878979294 (DE-599)DNB1050179277 |
| discipline | Maschinenbau / Maschinenwesen Informatik |
| edition | Softcover reprint of the original 1st edition 1995 |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>00000nam a22000008c 4500</leader><controlfield tag="001">BV045085621</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20180827</controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">180712s2014 gw |||| |||| 00||| ger d</controlfield><datafield tag="015" ind1=" " ind2=" "><subfield code="a">14,N18</subfield><subfield code="2">dnb</subfield></datafield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">1050179277</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">9783322890108</subfield><subfield code="c">Pb. : EUR 49.95 (DE), EUR 51.35 (AT), sfr 62.50 (freier Pr.)</subfield><subfield code="9">978-3-322-89010-8</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3322890104</subfield><subfield code="9">3-322-89010-4</subfield></datafield><datafield tag="024" ind1="3" ind2=" "><subfield code="a">9783322890108</subfield></datafield><datafield tag="028" ind1="5" ind2="2"><subfield code="a">Best.-Nr.: 86078762</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)878979294</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)DNB1050179277</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rda</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">XA-DE-HE</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-523</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 170</subfield><subfield code="0">(DE-625)143602:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">620</subfield><subfield code="2">sdnb</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Golze, Ulrich</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">VLSI-Entwurf eines RISC-Prozessors</subfield><subfield code="b">eine Einführung in das Design großer Chips und die Hardware-Beschreibungssprache VERILOG HDL</subfield><subfield code="c">Ulrich Golze unter Mitarbeit von Peter Blinzer, Elmar Cochlovius, Michael Schäfers und Klaus-Peter Wachsmann</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">Softcover reprint of the original 1st edition 1995</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Wiesbaden</subfield><subfield code="b">Vieweg & Teubner</subfield><subfield code="c">[2014?]</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">xxii, 435 Seiten</subfield><subfield code="b">Diagramme</subfield><subfield code="c">210 mm x 148 mm, 594 g</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="0" ind2=" "><subfield code="a">Lehrbuch Informatik</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Schaltungsentwurf</subfield><subfield code="0">(DE-588)4179389-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">VERILOG</subfield><subfield code="0">(DE-588)4268385-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Entwurf</subfield><subfield code="0">(DE-588)4121208-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Prozessor</subfield><subfield code="0">(DE-588)4176076-1</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">VLSI</subfield><subfield code="0">(DE-588)4117388-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">RISC</subfield><subfield code="0">(DE-588)4191875-7</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">RISC</subfield><subfield code="0">(DE-588)4191875-7</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Prozessor</subfield><subfield code="0">(DE-588)4176076-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="2"><subfield code="a">VLSI</subfield><subfield code="0">(DE-588)4117388-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="3"><subfield code="a">Entwurf</subfield><subfield code="0">(DE-588)4121208-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="8">1\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">RISC</subfield><subfield code="0">(DE-588)4191875-7</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="1"><subfield code="a">VLSI</subfield><subfield code="0">(DE-588)4117388-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="2"><subfield code="a">Schaltungsentwurf</subfield><subfield code="0">(DE-588)4179389-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="8">2\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="2" ind2="0"><subfield code="a">VERILOG</subfield><subfield code="0">(DE-588)4268385-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="2" ind2=" "><subfield code="8">3\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="700" ind1="1" ind2=" "><subfield code="a">Blinzer, Peter</subfield><subfield code="d">1969-</subfield><subfield code="e">Sonstige</subfield><subfield code="0">(DE-588)122239776</subfield><subfield code="4">oth</subfield></datafield><datafield tag="700" ind1="1" ind2=" "><subfield code="a">Cochlorius, Cochlorius</subfield><subfield code="e">Sonstige</subfield><subfield code="4">oth</subfield></datafield><datafield tag="700" ind1="1" ind2=" "><subfield code="a">Schäfers, Michael</subfield><subfield code="e">Sonstige</subfield><subfield code="4">oth</subfield></datafield><datafield tag="700" ind1="1" ind2=" "><subfield code="a">Wachsmann, Klaus-Peter</subfield><subfield code="e">Sonstige</subfield><subfield code="4">oth</subfield></datafield><datafield tag="776" ind1="0" ind2="8"><subfield code="i">Erscheint auch als</subfield><subfield code="n">Online-Ausgabe</subfield><subfield code="z">978-3-322-89009-2</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">X:MVB</subfield><subfield code="q">text/html</subfield><subfield code="u">http://deposit.dnb.de/cgi-bin/dokserv?id=4641946&prov=M&dok_var=1&dok_ext=htm</subfield><subfield code="3">Inhaltstext</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">2\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">3\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="943" ind1="1" ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-030476519</subfield></datafield></record></collection> |
| id | DE-604.BV045085621 |
| illustrated | Not Illustrated |
| indexdate | 2024-08-04T00:25:54Z |
| institution | BVB |
| isbn | 9783322890108 3322890104 |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-030476519 |
| oclc_num | 878979294 |
| open_access_boolean | |
| owner | DE-523 |
| owner_facet | DE-523 |
| physical | xxii, 435 Seiten Diagramme 210 mm x 148 mm, 594 g |
| publishDate | 2014 |
| publishDateSearch | 2014 |
| publishDateSort | 2014 |
| publisher | Vieweg & Teubner |
| record_format | marc |
| series2 | Lehrbuch Informatik |
| spelling | Golze, Ulrich Verfasser aut VLSI-Entwurf eines RISC-Prozessors eine Einführung in das Design großer Chips und die Hardware-Beschreibungssprache VERILOG HDL Ulrich Golze unter Mitarbeit von Peter Blinzer, Elmar Cochlovius, Michael Schäfers und Klaus-Peter Wachsmann Softcover reprint of the original 1st edition 1995 Wiesbaden Vieweg & Teubner [2014?] xxii, 435 Seiten Diagramme 210 mm x 148 mm, 594 g txt rdacontent n rdamedia nc rdacarrier Lehrbuch Informatik Schaltungsentwurf (DE-588)4179389-4 gnd rswk-swf VERILOG (DE-588)4268385-3 gnd rswk-swf Entwurf (DE-588)4121208-3 gnd rswk-swf Prozessor (DE-588)4176076-1 gnd rswk-swf VLSI (DE-588)4117388-0 gnd rswk-swf RISC (DE-588)4191875-7 gnd rswk-swf RISC (DE-588)4191875-7 s Prozessor (DE-588)4176076-1 s VLSI (DE-588)4117388-0 s Entwurf (DE-588)4121208-3 s 1\p DE-604 Schaltungsentwurf (DE-588)4179389-4 s 2\p DE-604 VERILOG (DE-588)4268385-3 s 3\p DE-604 Blinzer, Peter 1969- Sonstige (DE-588)122239776 oth Cochlorius, Cochlorius Sonstige oth Schäfers, Michael Sonstige oth Wachsmann, Klaus-Peter Sonstige oth Erscheint auch als Online-Ausgabe 978-3-322-89009-2 X:MVB text/html http://deposit.dnb.de/cgi-bin/dokserv?id=4641946&prov=M&dok_var=1&dok_ext=htm Inhaltstext 1\p cgwrk 20201028 DE-101 https://d-nb.info/provenance/plan#cgwrk 2\p cgwrk 20201028 DE-101 https://d-nb.info/provenance/plan#cgwrk 3\p cgwrk 20201028 DE-101 https://d-nb.info/provenance/plan#cgwrk |
| spellingShingle | Golze, Ulrich VLSI-Entwurf eines RISC-Prozessors eine Einführung in das Design großer Chips und die Hardware-Beschreibungssprache VERILOG HDL Schaltungsentwurf (DE-588)4179389-4 gnd VERILOG (DE-588)4268385-3 gnd Entwurf (DE-588)4121208-3 gnd Prozessor (DE-588)4176076-1 gnd VLSI (DE-588)4117388-0 gnd RISC (DE-588)4191875-7 gnd |
| subject_GND | (DE-588)4179389-4 (DE-588)4268385-3 (DE-588)4121208-3 (DE-588)4176076-1 (DE-588)4117388-0 (DE-588)4191875-7 |
| title | VLSI-Entwurf eines RISC-Prozessors eine Einführung in das Design großer Chips und die Hardware-Beschreibungssprache VERILOG HDL |
| title_auth | VLSI-Entwurf eines RISC-Prozessors eine Einführung in das Design großer Chips und die Hardware-Beschreibungssprache VERILOG HDL |
| title_exact_search | VLSI-Entwurf eines RISC-Prozessors eine Einführung in das Design großer Chips und die Hardware-Beschreibungssprache VERILOG HDL |
| title_full | VLSI-Entwurf eines RISC-Prozessors eine Einführung in das Design großer Chips und die Hardware-Beschreibungssprache VERILOG HDL Ulrich Golze unter Mitarbeit von Peter Blinzer, Elmar Cochlovius, Michael Schäfers und Klaus-Peter Wachsmann |
| title_fullStr | VLSI-Entwurf eines RISC-Prozessors eine Einführung in das Design großer Chips und die Hardware-Beschreibungssprache VERILOG HDL Ulrich Golze unter Mitarbeit von Peter Blinzer, Elmar Cochlovius, Michael Schäfers und Klaus-Peter Wachsmann |
| title_full_unstemmed | VLSI-Entwurf eines RISC-Prozessors eine Einführung in das Design großer Chips und die Hardware-Beschreibungssprache VERILOG HDL Ulrich Golze unter Mitarbeit von Peter Blinzer, Elmar Cochlovius, Michael Schäfers und Klaus-Peter Wachsmann |
| title_short | VLSI-Entwurf eines RISC-Prozessors |
| title_sort | vlsi entwurf eines risc prozessors eine einfuhrung in das design großer chips und die hardware beschreibungssprache verilog hdl |
| title_sub | eine Einführung in das Design großer Chips und die Hardware-Beschreibungssprache VERILOG HDL |
| topic | Schaltungsentwurf (DE-588)4179389-4 gnd VERILOG (DE-588)4268385-3 gnd Entwurf (DE-588)4121208-3 gnd Prozessor (DE-588)4176076-1 gnd VLSI (DE-588)4117388-0 gnd RISC (DE-588)4191875-7 gnd |
| topic_facet | Schaltungsentwurf VERILOG Entwurf Prozessor VLSI RISC |
| url | http://deposit.dnb.de/cgi-bin/dokserv?id=4641946&prov=M&dok_var=1&dok_ext=htm |
| work_keys_str_mv | AT golzeulrich vlsientwurfeinesriscprozessorseineeinfuhrungindasdesigngroßerchipsunddiehardwarebeschreibungsspracheveriloghdl AT blinzerpeter vlsientwurfeinesriscprozessorseineeinfuhrungindasdesigngroßerchipsunddiehardwarebeschreibungsspracheveriloghdl AT cochloriuscochlorius vlsientwurfeinesriscprozessorseineeinfuhrungindasdesigngroßerchipsunddiehardwarebeschreibungsspracheveriloghdl AT schafersmichael vlsientwurfeinesriscprozessorseineeinfuhrungindasdesigngroßerchipsunddiehardwarebeschreibungsspracheveriloghdl AT wachsmannklauspeter vlsientwurfeinesriscprozessorseineeinfuhrungindasdesigngroßerchipsunddiehardwarebeschreibungsspracheveriloghdl |