Verfügbarkeit: Prozessorentwurf mit VHDL

Prozessorentwurf mit VHDL: Modellierung und Synthese eines 12-Bit-Mikroprozessors

Gespeichert in:

Bibliographische Detailangaben
1. Verfasser:	Wecker, Dieter 1940- (VerfasserIn)
Format:	Elektronisch E-Book
Sprache:	German
Veröffentlicht:	Berlin De Gruyter Oldenbourg [2018]
Schriftenreihe:	De Gruyter Studium
Schlagworte:	Zwölf-Bit-Mikroprozessor Field programmable gate array Computerarchitektur Logischer Entwurf VHDL CAD Systementwurf Fachhochschul-/Hochschulausbildung Microelectronics processors Mikroelektronik Prozessor Beispielsammlung
Online-Zugang:	DE-573 DE-M347 DE-92 DE-898 DE-859 DE-860 DE-706 DE-739 DE-1046 DE-1043 DE-858 URL des Erstveröffentlichers
Beschreibung:	1 Online-Ressource (VIII, 210 Seiten) Illustrationen
ISBN:	9783110583069
DOI:	10.1515/9783110583069

Internformat

MARC


LEADER	00000nam a22000008c 4500
001	BV045077354
003	DE-604
005	20190325
007	cr\|uuu---uuuuu
008	180706s2018 gw a\|\|\| o\|\|\|\| 00\|\|\| ger d
015			\|a 18,N08 \|2 dnb
020			\|a 9783110583069 \|9 978-3-11-058306-9
024	7		\|a 10.1515/9783110583069 \|2 doi
024	3		\|a 9783110582567
035			\|a (OCoLC)1043688994
035			\|a (DE-599)BVBBV045077354
040			\|a DE-604 \|b ger \|e rda
041	0		\|a ger
044			\|a gw \|c XA-DE-BE
049			\|a DE-573 \|a DE-739 \|a DE-859 \|a DE-860 \|a DE-898 \|a DE-706 \|a DE-M347 \|a DE-92 \|a DE-1046 \|a DE-1043 \|a DE-858
084			\|a ZN 5600 \|0 (DE-625)157468: \|2 rvk
084			\|a ST 170 \|0 (DE-625)143602: \|2 rvk
084			\|a ST 250 \|0 (DE-625)143626: \|2 rvk
084			\|a ZN 4940 \|0 (DE-625)157423: \|2 rvk
084			\|a 004 \|2 sdnb
100	1		\|a Wecker, Dieter \|d 1940- \|e Verfasser \|0 (DE-588)1070231088 \|4 aut
245	1	0	\|a Prozessorentwurf mit VHDL \|b Modellierung und Synthese eines 12-Bit-Mikroprozessors \|c Dieter Wecker
263			\|a 201805
264		1	\|a Berlin \|b De Gruyter Oldenbourg \|c [2018]
300			\|a 1 Online-Ressource (VIII, 210 Seiten) \|b Illustrationen
336			\|b txt \|2 rdacontent
337			\|b c \|2 rdamedia
338			\|b cr \|2 rdacarrier
490	0		\|a De Gruyter Studium
650	0	7	\|a Zwölf-Bit-Mikroprozessor \|0 (DE-588)106688384X \|2 gnd \|9 rswk-swf
650	0	7	\|a Field programmable gate array \|0 (DE-588)4347749-5 \|2 gnd \|9 rswk-swf
650	0	7	\|a Computerarchitektur \|0 (DE-588)4048717-9 \|2 gnd \|9 rswk-swf
650	0	7	\|a Logischer Entwurf \|0 (DE-588)4168051-0 \|2 gnd \|9 rswk-swf
650	0	7	\|a VHDL \|0 (DE-588)4254792-1 \|2 gnd \|9 rswk-swf
650	0	7	\|a CAD \|0 (DE-588)4069794-0 \|2 gnd \|9 rswk-swf
650	0	7	\|a Systementwurf \|0 (DE-588)4261480-6 \|2 gnd \|9 rswk-swf
653			\|a Fachhochschul-/Hochschulausbildung
653			\|a Fachhochschul-/Hochschulausbildung
653			\|a Microelectronics
653			\|a processors
653			\|a Mikroelektronik
653			\|a Prozessor
655		7	\|8 1\p \|0 (DE-588)4144384-6 \|a Beispielsammlung \|2 gnd-content
689	0	0	\|a Systementwurf \|0 (DE-588)4261480-6 \|D s
689	0	1	\|a Zwölf-Bit-Mikroprozessor \|0 (DE-588)106688384X \|D s
689	0	2	\|a VHDL \|0 (DE-588)4254792-1 \|D s
689	0	3	\|a Logischer Entwurf \|0 (DE-588)4168051-0 \|D s
689	0	4	\|a CAD \|0 (DE-588)4069794-0 \|D s
689	0	5	\|a Computerarchitektur \|0 (DE-588)4048717-9 \|D s
689	0	6	\|a Field programmable gate array \|0 (DE-588)4347749-5 \|D s
689	0		\|8 2\p \|5 DE-604
710	2		\|a De Gruyter Oldenbourg \|0 (DE-588)1065492103 \|4 pbl
776	0	8	\|i Erscheint auch als \|n Druck-Ausgabe \|z 978-3-11-058256-7
776	0	8	\|i Erscheint auch als \|n Druck-Ausgabe \|z 3-11-058256-2
856	4	0	\|u https://doi.org/10.1515/9783110583069 \|x Verlag \|z URL des Erstveröffentlichers \|3 Volltext
883	1		\|8 1\p \|a cgwrk \|d 20201028 \|q DE-101 \|u https://d-nb.info/provenance/plan#cgwrk
883	1		\|8 2\p \|a cgwrk \|d 20201028 \|q DE-101 \|u https://d-nb.info/provenance/plan#cgwrk
912			\|a ZDB-23-DEI
912			\|a ZDB-23-DGG
940	1		\|q ZDB-23-DEI18
943	1		\|a oai:aleph.bib-bvb.de:BVB01-030468400
966	e		\|u https://doi.org/10.1515/9783110583069 \|l DE-573 \|p ZDB-23-DEI \|x Verlag \|3 Volltext
966	e		\|u https://doi.org/10.1515/9783110583069 \|l DE-M347 \|p ZDB-23-DEI \|q ZDB-23-DEI18 \|x Verlag \|3 Volltext
966	e		\|u https://doi.org/10.1515/9783110583069 \|l DE-92 \|p ZDB-23-DEI \|x Verlag \|3 Volltext
966	e		\|u https://doi.org/10.1515/9783110583069 \|l DE-898 \|p ZDB-23-DEI \|q ZDB-23-DEI18 \|x Verlag \|3 Volltext
966	e		\|u https://doi.org/10.1515/9783110583069 \|l DE-859 \|p ZDB-23-DGG \|q FKE_PDA_DGG \|x Verlag \|3 Volltext
966	e		\|u https://doi.org/10.1515/9783110583069 \|l DE-860 \|p ZDB-23-DGG \|q FLA_PDA_DGG \|x Verlag \|3 Volltext
966	e		\|u https://doi.org/10.1515/9783110583069 \|l DE-706 \|p ZDB-23-DEI \|q UBY_Paketkauf18 \|x Verlag \|3 Volltext
966	e		\|u https://doi.org/10.1515/9783110583069 \|l DE-739 \|p ZDB-23-DGG \|q UPA_PDA_DGG \|x Verlag \|3 Volltext
966	e		\|u https://doi.org/10.1515/9783110583069 \|l DE-1046 \|p ZDB-23-DGG \|q FAW_PDA_DGG \|x Verlag \|3 Volltext
966	e		\|u https://doi.org/10.1515/9783110583069 \|l DE-1043 \|p ZDB-23-DGG \|q FAB_PDA_DGG \|x Verlag \|3 Volltext
966	e		\|u https://doi.org/10.1515/9783110583069 \|l DE-858 \|p ZDB-23-DGG \|q FCO_PDA_DGG \|x Verlag \|3 Volltext

Datensatz im Suchindex

_version_	1824408379684028416
adam_text
any_adam_object
author	Wecker, Dieter 1940-
author_GND	(DE-588)1070231088
author_facet	Wecker, Dieter 1940-
author_role	aut
author_sort	Wecker, Dieter 1940-
author_variant	d w dw
building	Verbundindex
bvnumber	BV045077354
classification_rvk	ZN 5600 ST 170 ST 250 ZN 4940
collection	ZDB-23-DEI ZDB-23-DGG
ctrlnum	(OCoLC)1043688994 (DE-599)BVBBV045077354
discipline	Informatik Elektrotechnik / Elektronik / Nachrichtentechnik
doi_str_mv	10.1515/9783110583069
format	Electronic eBook
fullrecord	<?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>00000nam a22000008c 4500</leader><controlfield tag="001">BV045077354</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20190325</controlfield><controlfield tag="007">cr\|uuu---uuuuu</controlfield><controlfield tag="008">180706s2018 gw a\|\|\| o\|\|\|\| 00\|\|\| ger d</controlfield><datafield tag="015" ind1=" " ind2=" "><subfield code="a">18,N08</subfield><subfield code="2">dnb</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">9783110583069</subfield><subfield code="9">978-3-11-058306-9</subfield></datafield><datafield tag="024" ind1="7" ind2=" "><subfield code="a">10.1515/9783110583069</subfield><subfield code="2">doi</subfield></datafield><datafield tag="024" ind1="3" ind2=" "><subfield code="a">9783110582567</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)1043688994</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV045077354</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rda</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">XA-DE-BE</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-573</subfield><subfield code="a">DE-739</subfield><subfield code="a">DE-859</subfield><subfield code="a">DE-860</subfield><subfield code="a">DE-898</subfield><subfield code="a">DE-706</subfield><subfield code="a">DE-M347</subfield><subfield code="a">DE-92</subfield><subfield code="a">DE-1046</subfield><subfield code="a">DE-1043</subfield><subfield code="a">DE-858</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 5600</subfield><subfield code="0">(DE-625)157468:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 170</subfield><subfield code="0">(DE-625)143602:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 250</subfield><subfield code="0">(DE-625)143626:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 4940</subfield><subfield code="0">(DE-625)157423:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">004</subfield><subfield code="2">sdnb</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Wecker, Dieter</subfield><subfield code="d">1940-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)1070231088</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Prozessorentwurf mit VHDL</subfield><subfield code="b">Modellierung und Synthese eines 12-Bit-Mikroprozessors</subfield><subfield code="c">Dieter Wecker</subfield></datafield><datafield tag="263" ind1=" " ind2=" "><subfield code="a">201805</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Berlin</subfield><subfield code="b">De Gruyter Oldenbourg</subfield><subfield code="c">[2018]</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">1 Online-Ressource (VIII, 210 Seiten)</subfield><subfield code="b">Illustrationen</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">c</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">cr</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="0" ind2=" "><subfield code="a">De Gruyter Studium</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Zwölf-Bit-Mikroprozessor</subfield><subfield code="0">(DE-588)106688384X</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Field programmable gate array</subfield><subfield code="0">(DE-588)4347749-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Computerarchitektur</subfield><subfield code="0">(DE-588)4048717-9</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Logischer Entwurf</subfield><subfield code="0">(DE-588)4168051-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">CAD</subfield><subfield code="0">(DE-588)4069794-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Systementwurf</subfield><subfield code="0">(DE-588)4261480-6</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Fachhochschul-/Hochschulausbildung</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Fachhochschul-/Hochschulausbildung</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Microelectronics</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">processors</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Mikroelektronik</subfield></datafield><datafield tag="653" ind1=" " ind2=" "><subfield code="a">Prozessor</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="8">1\p</subfield><subfield code="0">(DE-588)4144384-6</subfield><subfield code="a">Beispielsammlung</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Systementwurf</subfield><subfield code="0">(DE-588)4261480-6</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Zwölf-Bit-Mikroprozessor</subfield><subfield code="0">(DE-588)106688384X</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="2"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="3"><subfield code="a">Logischer Entwurf</subfield><subfield code="0">(DE-588)4168051-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="4"><subfield code="a">CAD</subfield><subfield code="0">(DE-588)4069794-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="5"><subfield code="a">Computerarchitektur</subfield><subfield code="0">(DE-588)4048717-9</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="6"><subfield code="a">Field programmable gate array</subfield><subfield code="0">(DE-588)4347749-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="8">2\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="710" ind1="2" ind2=" "><subfield code="a">De Gruyter Oldenbourg</subfield><subfield code="0">(DE-588)1065492103</subfield><subfield code="4">pbl</subfield></datafield><datafield tag="776" ind1="0" ind2="8"><subfield code="i">Erscheint auch als</subfield><subfield code="n">Druck-Ausgabe</subfield><subfield code="z">978-3-11-058256-7</subfield></datafield><datafield tag="776" ind1="0" ind2="8"><subfield code="i">Erscheint auch als</subfield><subfield code="n">Druck-Ausgabe</subfield><subfield code="z">3-11-058256-2</subfield></datafield><datafield tag="856" ind1="4" ind2="0"><subfield code="u">https://doi.org/10.1515/9783110583069</subfield><subfield code="x">Verlag</subfield><subfield code="z">URL des Erstveröffentlichers</subfield><subfield code="3">Volltext</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">2\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">ZDB-23-DEI</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">ZDB-23-DGG</subfield></datafield><datafield tag="940" ind1="1" ind2=" "><subfield code="q">ZDB-23-DEI18</subfield></datafield><datafield tag="943" ind1="1" ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-030468400</subfield></datafield><datafield tag="966" ind1="e" ind2=" "><subfield code="u">https://doi.org/10.1515/9783110583069</subfield><subfield code="l">DE-573</subfield><subfield code="p">ZDB-23-DEI</subfield><subfield code="x">Verlag</subfield><subfield code="3">Volltext</subfield></datafield><datafield tag="966" ind1="e" ind2=" "><subfield code="u">https://doi.org/10.1515/9783110583069</subfield><subfield code="l">DE-M347</subfield><subfield code="p">ZDB-23-DEI</subfield><subfield code="q">ZDB-23-DEI18</subfield><subfield code="x">Verlag</subfield><subfield code="3">Volltext</subfield></datafield><datafield tag="966" ind1="e" ind2=" "><subfield code="u">https://doi.org/10.1515/9783110583069</subfield><subfield code="l">DE-92</subfield><subfield code="p">ZDB-23-DEI</subfield><subfield code="x">Verlag</subfield><subfield code="3">Volltext</subfield></datafield><datafield tag="966" ind1="e" ind2=" "><subfield code="u">https://doi.org/10.1515/9783110583069</subfield><subfield code="l">DE-898</subfield><subfield code="p">ZDB-23-DEI</subfield><subfield code="q">ZDB-23-DEI18</subfield><subfield code="x">Verlag</subfield><subfield code="3">Volltext</subfield></datafield><datafield tag="966" ind1="e" ind2=" "><subfield code="u">https://doi.org/10.1515/9783110583069</subfield><subfield code="l">DE-859</subfield><subfield code="p">ZDB-23-DGG</subfield><subfield code="q">FKE_PDA_DGG</subfield><subfield code="x">Verlag</subfield><subfield code="3">Volltext</subfield></datafield><datafield tag="966" ind1="e" ind2=" "><subfield code="u">https://doi.org/10.1515/9783110583069</subfield><subfield code="l">DE-860</subfield><subfield code="p">ZDB-23-DGG</subfield><subfield code="q">FLA_PDA_DGG</subfield><subfield code="x">Verlag</subfield><subfield code="3">Volltext</subfield></datafield><datafield tag="966" ind1="e" ind2=" "><subfield code="u">https://doi.org/10.1515/9783110583069</subfield><subfield code="l">DE-706</subfield><subfield code="p">ZDB-23-DEI</subfield><subfield code="q">UBY_Paketkauf18</subfield><subfield code="x">Verlag</subfield><subfield code="3">Volltext</subfield></datafield><datafield tag="966" ind1="e" ind2=" "><subfield code="u">https://doi.org/10.1515/9783110583069</subfield><subfield code="l">DE-739</subfield><subfield code="p">ZDB-23-DGG</subfield><subfield code="q">UPA_PDA_DGG</subfield><subfield code="x">Verlag</subfield><subfield code="3">Volltext</subfield></datafield><datafield tag="966" ind1="e" ind2=" "><subfield code="u">https://doi.org/10.1515/9783110583069</subfield><subfield code="l">DE-1046</subfield><subfield code="p">ZDB-23-DGG</subfield><subfield code="q">FAW_PDA_DGG</subfield><subfield code="x">Verlag</subfield><subfield code="3">Volltext</subfield></datafield><datafield tag="966" ind1="e" ind2=" "><subfield code="u">https://doi.org/10.1515/9783110583069</subfield><subfield code="l">DE-1043</subfield><subfield code="p">ZDB-23-DGG</subfield><subfield code="q">FAB_PDA_DGG</subfield><subfield code="x">Verlag</subfield><subfield code="3">Volltext</subfield></datafield><datafield tag="966" ind1="e" ind2=" "><subfield code="u">https://doi.org/10.1515/9783110583069</subfield><subfield code="l">DE-858</subfield><subfield code="p">ZDB-23-DGG</subfield><subfield code="q">FCO_PDA_DGG</subfield><subfield code="x">Verlag</subfield><subfield code="3">Volltext</subfield></datafield></record></collection>
genre	1\p (DE-588)4144384-6 Beispielsammlung gnd-content
genre_facet	Beispielsammlung
id	DE-604.BV045077354
illustrated	Illustrated
indexdate	2025-02-18T15:10:14Z
institution	BVB
institution_GND	(DE-588)1065492103
isbn	9783110583069
language	German
oai_aleph_id	oai:aleph.bib-bvb.de:BVB01-030468400
oclc_num	1043688994
open_access_boolean
owner	DE-573 DE-739 DE-859 DE-860 DE-898 DE-BY-UBR DE-706 DE-M347 DE-92 DE-1046 DE-1043 DE-858
owner_facet	DE-573 DE-739 DE-859 DE-860 DE-898 DE-BY-UBR DE-706 DE-M347 DE-92 DE-1046 DE-1043 DE-858
physical	1 Online-Ressource (VIII, 210 Seiten) Illustrationen
psigel	ZDB-23-DEI ZDB-23-DGG ZDB-23-DEI18 ZDB-23-DEI ZDB-23-DEI18 ZDB-23-DGG FKE_PDA_DGG ZDB-23-DGG FLA_PDA_DGG ZDB-23-DEI UBY_Paketkauf18 ZDB-23-DGG UPA_PDA_DGG ZDB-23-DGG FAW_PDA_DGG ZDB-23-DGG FAB_PDA_DGG ZDB-23-DGG FCO_PDA_DGG
publishDate	2018
publishDateSearch	2018
publishDateSort	2018
publisher	De Gruyter Oldenbourg
record_format	marc
series2	De Gruyter Studium
spelling	Wecker, Dieter 1940- Verfasser (DE-588)1070231088 aut Prozessorentwurf mit VHDL Modellierung und Synthese eines 12-Bit-Mikroprozessors Dieter Wecker 201805 Berlin De Gruyter Oldenbourg [2018] 1 Online-Ressource (VIII, 210 Seiten) Illustrationen txt rdacontent c rdamedia cr rdacarrier De Gruyter Studium Zwölf-Bit-Mikroprozessor (DE-588)106688384X gnd rswk-swf Field programmable gate array (DE-588)4347749-5 gnd rswk-swf Computerarchitektur (DE-588)4048717-9 gnd rswk-swf Logischer Entwurf (DE-588)4168051-0 gnd rswk-swf VHDL (DE-588)4254792-1 gnd rswk-swf CAD (DE-588)4069794-0 gnd rswk-swf Systementwurf (DE-588)4261480-6 gnd rswk-swf Fachhochschul-/Hochschulausbildung Microelectronics processors Mikroelektronik Prozessor 1\p (DE-588)4144384-6 Beispielsammlung gnd-content Systementwurf (DE-588)4261480-6 s Zwölf-Bit-Mikroprozessor (DE-588)106688384X s VHDL (DE-588)4254792-1 s Logischer Entwurf (DE-588)4168051-0 s CAD (DE-588)4069794-0 s Computerarchitektur (DE-588)4048717-9 s Field programmable gate array (DE-588)4347749-5 s 2\p DE-604 De Gruyter Oldenbourg (DE-588)1065492103 pbl Erscheint auch als Druck-Ausgabe 978-3-11-058256-7 Erscheint auch als Druck-Ausgabe 3-11-058256-2 https://doi.org/10.1515/9783110583069 Verlag URL des Erstveröffentlichers Volltext 1\p cgwrk 20201028 DE-101 https://d-nb.info/provenance/plan#cgwrk 2\p cgwrk 20201028 DE-101 https://d-nb.info/provenance/plan#cgwrk
spellingShingle	Wecker, Dieter 1940- Prozessorentwurf mit VHDL Modellierung und Synthese eines 12-Bit-Mikroprozessors Zwölf-Bit-Mikroprozessor (DE-588)106688384X gnd Field programmable gate array (DE-588)4347749-5 gnd Computerarchitektur (DE-588)4048717-9 gnd Logischer Entwurf (DE-588)4168051-0 gnd VHDL (DE-588)4254792-1 gnd CAD (DE-588)4069794-0 gnd Systementwurf (DE-588)4261480-6 gnd
subject_GND	(DE-588)106688384X (DE-588)4347749-5 (DE-588)4048717-9 (DE-588)4168051-0 (DE-588)4254792-1 (DE-588)4069794-0 (DE-588)4261480-6 (DE-588)4144384-6
title	Prozessorentwurf mit VHDL Modellierung und Synthese eines 12-Bit-Mikroprozessors
title_auth	Prozessorentwurf mit VHDL Modellierung und Synthese eines 12-Bit-Mikroprozessors
title_exact_search	Prozessorentwurf mit VHDL Modellierung und Synthese eines 12-Bit-Mikroprozessors
title_full	Prozessorentwurf mit VHDL Modellierung und Synthese eines 12-Bit-Mikroprozessors Dieter Wecker
title_fullStr	Prozessorentwurf mit VHDL Modellierung und Synthese eines 12-Bit-Mikroprozessors Dieter Wecker
title_full_unstemmed	Prozessorentwurf mit VHDL Modellierung und Synthese eines 12-Bit-Mikroprozessors Dieter Wecker
title_short	Prozessorentwurf mit VHDL
title_sort	prozessorentwurf mit vhdl modellierung und synthese eines 12 bit mikroprozessors
title_sub	Modellierung und Synthese eines 12-Bit-Mikroprozessors
topic	Zwölf-Bit-Mikroprozessor (DE-588)106688384X gnd Field programmable gate array (DE-588)4347749-5 gnd Computerarchitektur (DE-588)4048717-9 gnd Logischer Entwurf (DE-588)4168051-0 gnd VHDL (DE-588)4254792-1 gnd CAD (DE-588)4069794-0 gnd Systementwurf (DE-588)4261480-6 gnd
topic_facet	Zwölf-Bit-Mikroprozessor Field programmable gate array Computerarchitektur Logischer Entwurf VHDL CAD Systementwurf Beispielsammlung
url	https://doi.org/10.1515/9783110583069
work_keys_str_mv	AT weckerdieter prozessorentwurfmitvhdlmodellierungundsyntheseeines12bitmikroprozessors AT degruyteroldenbourg prozessorentwurfmitvhdlmodellierungundsyntheseeines12bitmikroprozessors

Verfügbarkeit

Es ist kein Print-Exemplar vorhanden.

Fernleihe Bestellen Achtung: Nicht im THWS-Bestand! Volltext öffnen

MARC

Datensatz im Suchindex

Es ist kein Print-Exemplar vorhanden.

Ähnliche Einträge