Prozessorentwurf mit VHDL: Modellierung und Synthese eines 12-Bit-Mikroprozessors
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Buch |
| Sprache: | German |
| Veröffentlicht: |
Berlin
De Gruyter Oldenbourg
[2018]
|
| Schriftenreihe: | De Gruyter Studium
|
| Schlagworte: | |
| Online-Zugang: | Inhaltsverzeichnis |
| Beschreibung: | VIII, 210 Seiten Illustrationen 24 cm x 17 cm |
| ISBN: | 9783110582567 3110582562 |
Internformat
MARC
| LEADER | 00000nam a2200000 c 4500 | ||
|---|---|---|---|
| 001 | BV045053922 | ||
| 003 | DE-604 | ||
| 005 | 20190321 | ||
| 007 | t | ||
| 008 | 180622s2018 gw a||| |||| 00||| ger d | ||
| 015 | |a 18,N08 |2 dnb | ||
| 016 | 7 | |a 1152831569 |2 DE-101 | |
| 020 | |a 9783110582567 |c : EUR 34.95 (DE), EUR 34.95 (DE), EUR 34.95 (AT), EUR 34.95 (AT) |9 978-3-11-058256-7 | ||
| 020 | |a 3110582562 |9 3-11-058256-2 | ||
| 035 | |a (OCoLC)1031890402 | ||
| 035 | |a (DE-599)DNB1152831569 | ||
| 040 | |a DE-604 |b ger |e rda | ||
| 041 | 0 | |a ger | |
| 044 | |a gw |c XA-DE-BE | ||
| 049 | |a DE-1050 |a DE-92 |a DE-1043 |a DE-522 |a DE-706 |a DE-862 |a DE-898 |a DE-11 |a DE-858 |a DE-210 |a DE-B768 |a DE-M347 |a DE-91 |a DE-1102 |a DE-83 |a DE-634 |a DE-20 | ||
| 084 | |a ST 170 |0 (DE-625)143602: |2 rvk | ||
| 084 | |a ST 250 |0 (DE-625)143626: |2 rvk | ||
| 084 | |a ZN 4940 |0 (DE-625)157423: |2 rvk | ||
| 084 | |a ZN 5600 |0 (DE-625)157468: |2 rvk | ||
| 084 | |a ELT 352f |2 stub | ||
| 084 | |a DAT 130f |2 stub | ||
| 084 | |a 004 |2 sdnb | ||
| 100 | 1 | |a Wecker, Dieter |d 1940- |e Verfasser |0 (DE-588)1070231088 |4 aut | |
| 245 | 1 | 0 | |a Prozessorentwurf mit VHDL |b Modellierung und Synthese eines 12-Bit-Mikroprozessors |c Dieter Wecker |
| 264 | 1 | |a Berlin |b De Gruyter Oldenbourg |c [2018] | |
| 264 | 4 | |c © 2018 | |
| 300 | |a VIII, 210 Seiten |b Illustrationen |c 24 cm x 17 cm | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 490 | 0 | |a De Gruyter Studium | |
| 650 | 0 | 7 | |a Field programmable gate array |0 (DE-588)4347749-5 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Zwölf-Bit-Mikroprozessor |0 (DE-588)106688384X |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Logischer Entwurf |0 (DE-588)4168051-0 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Computerarchitektur |0 (DE-588)4048717-9 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a VHDL |0 (DE-588)4254792-1 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Systementwurf |0 (DE-588)4261480-6 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a CAD |0 (DE-588)4069794-0 |2 gnd |9 rswk-swf |
| 655 | 7 | |0 (DE-588)4144384-6 |a Beispielsammlung |2 gnd-content | |
| 689 | 0 | 0 | |a Systementwurf |0 (DE-588)4261480-6 |D s |
| 689 | 0 | 1 | |a Zwölf-Bit-Mikroprozessor |0 (DE-588)106688384X |D s |
| 689 | 0 | 2 | |a VHDL |0 (DE-588)4254792-1 |D s |
| 689 | 0 | 3 | |a Logischer Entwurf |0 (DE-588)4168051-0 |D s |
| 689 | 0 | 4 | |a CAD |0 (DE-588)4069794-0 |D s |
| 689 | 0 | 5 | |a Computerarchitektur |0 (DE-588)4048717-9 |D s |
| 689 | 0 | 6 | |a Field programmable gate array |0 (DE-588)4347749-5 |D s |
| 689 | 0 | |5 DE-604 | |
| 710 | 2 | |a De Gruyter Oldenbourg |0 (DE-588)1065492103 |4 pbl | |
| 776 | 0 | 8 | |i Erscheint auch als |n Online-Ausgabe, EPUB |z 978-3-11-058283-3 |
| 776 | 0 | 8 | |i Erscheint auch als |n Online-Ausgabe, PDF |z 978-3-11-058306-9 |
| 856 | 4 | 2 | |m DNB Datenaustausch |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=030445604&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
| 999 | |a oai:aleph.bib-bvb.de:BVB01-030445604 | ||
Datensatz im Suchindex
| DE-BY-862_location | 2000 |
|---|---|
| DE-BY-FWS_call_number | 2000/ST 170 W387 |
| DE-BY-FWS_katkey | 696417 |
| DE-BY-FWS_media_number | 083000521139 |
| _version_ | 1824553508463968256 |
| adam_text | INHALT
VORWORT * V
1 GRUNDLAGEN * 1
1.1 EINLEITUNG * 1
1.2 ENTWURFSMETHODEN FUER DIGITALE SYSTEME * 2
1.3 DEFINITION DER SCHNITTSTELLEN FUER DIE SUBSYSTEME * 5
1.4 SIMULATION UND SYNTHESE MIT VHDL * 6
2
DAS 12-BIT-MI KROPROZESSOR-SYSTEM (M PU12_S) * 11
2.1 ENTWURF EINES 12-BIT-MIKROPROZESSORS * 12
2.1.1 BESTIMMUNG DER BEFEHLSPHASEN * 16
2.1.2 PROTOKOLLE FUER DIE EIN- UND AUSGABE-EINHEITEN * 17
2.2 REALISIERUNG DES 12-BIT-MIKROPROZESSORS MPU12 * 21
2.2.1 ENTWURF DES 12-BIT-OPERATIONSWERKES * 22
2.2.2 ENTWURF DES STEUERWERKES FUER DIE MPU12 * 40
2.3 MODELLIERUNG DER 12-BIT-MIKROPROZESSOR-SYSTEME * 45
3 MODELLIERUNG DES 12-BIT-MIKROPROZESSOR-SYSTEMS(L) * 49
3.1 VHDL-CODE FUER DAS SYSTEM MPU12_S1 * 50
3.2 VHDL-CODE FUER DEN MIKROPROZESSOR MPU12_1 * 52
3.3 VHDL-MODELL FUER DEN RAM-SPEICHER* 55
3.4 VHDL-CODE FUER DEN FREQUENZTEILER(L) * 58
3.5 VHDL-MODELL FUER DAS 12-BIT-STEUERWERK(L) * 61
3.6 VHDL-MODELL FUER DAS 12-BIT-OPERATIONSWERK(L) * 69
3.6.1 VHDL-MODELLE FUER GETAKTETE D-FLIP-FLOPS * 75
3.6.2 VHDL-MODELLE FUER N-BIT-REGISTER * 77
3.6.3 VHDL-CODE FUER DAS 12-BIT-MASTER-SLAVE-REGISTER(L) * 80
3.6.4 VHDL-CODE FUER DAS 12-BIT-REGISTER-STACK(L) * 82
3.6.5 VHDL-CODE FUER DEN 12-BIT-PROGRAMMZAEHLER(L) * 85
3.6.6 VHDL-MODELLE FUER MULTIPLEXER* 87
3.6.7 VHDL-CODE FUER DEN 12-BIT-TRI-STATE-TREIBER(L) * 93
3.6.8 VHDL-CODE FUER ODER-, UND-, INV-GLIEDER
-----
95
3.7 VHDL-MODELL FUER DIE 12-BIT-AKKUMULATOR-EINHEIT(L) * 96
3.7.1 VHDL-CODE FUER DIE N-BIT-ALU-EINHEIT* 101
3.7.2 VHDL-CODE FUER DAS N-BIT-UNIVERSAL-REGISTER* 108
3.7.3 VHDL-CODE FUER DEN 12-BIT-KOMPARATOR * 116
4 MODELLIERUNG DES 12-BIT-MIKROPROZESSOR-SYSTEMS(2) * 119
4.1 VHDL-CODE FUER DAS MIKROPROZESSOR-SYSTEM MPU12_S2* 120
4.2 VHDL-CODE FUER DEN MIKROPROZESSOR MPU12_2 * 122
4.3 VHDL-CODE FUER DEN FREQUENZTEILER(2) * 124
4.4 RAM-SPEICHER MIT IP-CORE-GENERATOR
-----
127
4.5 VHDL-MODELL FUER DAS 12-BIT-STEUERWERK(2)
-----
131
4.6 VHDL-MODELL FUER DAS 12-BIT-OPERATIONSWERK(2)
-----
131
4.6.1 VHDL-CODE FUER DAS 12-BIT-MASTER-SLAVE-REGISTER(2) * 137
4.6.2 VHDL-CODE FUER DEN 12-BIT-PROGRAMMZAEHLER(2)
-----
139
4.6.3 VHDL-CODE FUER DEN 12-BIT-REGISTER-STACK(2) * 140
4.6.4 VHDL-CODE FUER DEN 12-BIT-TRI-STATE-TREIBER(2)
-----
142
4.7 VHDL-MODELL FUER DIE 12-BIT-AKKUMULATOR-EINHEIT(2)
-----
143
4.7.1 VHDL-CODE FUER DIE 13-BIT-ALU-EINHEIT(2)
-----
146
4.7.2 VHDL-CODE FUER DAS 12-BIT-UNIVERSAL-REGISTER(2) * 149
5 MODELLIERUNG DES MIKROPROZESSOR-SYSTEMS(3) * 153
5.1 VHDL-MODELL FUER DAS 12-BIT-OPERATIONSWERK(3) * 153
5.2 VHDL-MODELL FUER DIE 12-BIT-AKKUMULATOR-EINHEIT(3) * 158
6 VERGLEICH DER MIKROPROZESSOR-SYSTEME * 163
7 TESTEN DER 12-BIT-MIKROPROZESSOR-SYSTEME * 165
7.1 SIMULATION M IT HILFE EINER TESTBENCH * 165
7.2 TESTEN DES MIKROPROZESSOR-SYSTEMSFL) * 167
7.2.1 VHDL-CODE FUER DAS 12-BIT-RAM MIT INITIALISIERUNG* 169
7.2.2 TESTBENCH: FUNKTIONALE SIMULATION DES SYSTEMS MPU12_S1 * 171
7.2.3 TESTBENCH: TIMING SIMULATION DES SYSTEMS MPU12_S1 * 174
7.3 TESTEN DES 12-BIT-MIKROPROZESSOR-SYSTEMS(2) * 178
7.3.1 TESTBENCH: FUNKTIONALE SIMULATION DES SYSTEMS MPU12_S2 * 178
7.3.2 TESTBENCH: TIMING SIMULATION DES SYSTEMS MPU12_S2 * 181
8 DURCHFUEHRUNG DER TESTS M IT DEM DEMO-BOARD * 185
A ANHANG* 189
A .L VERWENDETE ENTWICKLUNGSSOFTWARE (CAD/CAE-TOOLS) * 189
A.2 MEMORY-EDITORUND IP-CORE-GENERATOR * 189
A.3 BEISPIELE FUER TESTPROGRAMME * 192
A.3.1 SYSTEM MPU12_S1: TESTPROGRAMM ER60 * 192
A.3.2 SYSTEM MPU12_S2: TESTPROGRAMM UP100 * 197
A.4 TESTEN MIT DEM DEMO-BOARD * 201
LITERATUR * 207
STICHWORTVERZEICHNIS * 209
|
| any_adam_object | 1 |
| author | Wecker, Dieter 1940- |
| author_GND | (DE-588)1070231088 |
| author_facet | Wecker, Dieter 1940- |
| author_role | aut |
| author_sort | Wecker, Dieter 1940- |
| author_variant | d w dw |
| building | Verbundindex |
| bvnumber | BV045053922 |
| classification_rvk | ST 170 ST 250 ZN 4940 ZN 5600 |
| classification_tum | ELT 352f DAT 130f |
| ctrlnum | (OCoLC)1031890402 (DE-599)DNB1152831569 |
| discipline | Informatik Elektrotechnik Elektrotechnik / Elektronik / Nachrichtentechnik |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>02868nam a2200649 c 4500</leader><controlfield tag="001">BV045053922</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20190321 </controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">180622s2018 gw a||| |||| 00||| ger d</controlfield><datafield tag="015" ind1=" " ind2=" "><subfield code="a">18,N08</subfield><subfield code="2">dnb</subfield></datafield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">1152831569</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">9783110582567</subfield><subfield code="c">: EUR 34.95 (DE), EUR 34.95 (DE), EUR 34.95 (AT), EUR 34.95 (AT)</subfield><subfield code="9">978-3-11-058256-7</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3110582562</subfield><subfield code="9">3-11-058256-2</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)1031890402</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)DNB1152831569</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rda</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">XA-DE-BE</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-1050</subfield><subfield code="a">DE-92</subfield><subfield code="a">DE-1043</subfield><subfield code="a">DE-522</subfield><subfield code="a">DE-706</subfield><subfield code="a">DE-862</subfield><subfield code="a">DE-898</subfield><subfield code="a">DE-11</subfield><subfield code="a">DE-858</subfield><subfield code="a">DE-210</subfield><subfield code="a">DE-B768</subfield><subfield code="a">DE-M347</subfield><subfield code="a">DE-91</subfield><subfield code="a">DE-1102</subfield><subfield code="a">DE-83</subfield><subfield code="a">DE-634</subfield><subfield code="a">DE-20</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 170</subfield><subfield code="0">(DE-625)143602:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 250</subfield><subfield code="0">(DE-625)143626:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 4940</subfield><subfield code="0">(DE-625)157423:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 5600</subfield><subfield code="0">(DE-625)157468:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ELT 352f</subfield><subfield code="2">stub</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">DAT 130f</subfield><subfield code="2">stub</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">004</subfield><subfield code="2">sdnb</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Wecker, Dieter</subfield><subfield code="d">1940-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)1070231088</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Prozessorentwurf mit VHDL</subfield><subfield code="b">Modellierung und Synthese eines 12-Bit-Mikroprozessors</subfield><subfield code="c">Dieter Wecker</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Berlin</subfield><subfield code="b">De Gruyter Oldenbourg</subfield><subfield code="c">[2018]</subfield></datafield><datafield tag="264" ind1=" " ind2="4"><subfield code="c">© 2018</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">VIII, 210 Seiten</subfield><subfield code="b">Illustrationen</subfield><subfield code="c">24 cm x 17 cm</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="0" ind2=" "><subfield code="a">De Gruyter Studium</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Field programmable gate array</subfield><subfield code="0">(DE-588)4347749-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Zwölf-Bit-Mikroprozessor</subfield><subfield code="0">(DE-588)106688384X</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Logischer Entwurf</subfield><subfield code="0">(DE-588)4168051-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Computerarchitektur</subfield><subfield code="0">(DE-588)4048717-9</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Systementwurf</subfield><subfield code="0">(DE-588)4261480-6</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">CAD</subfield><subfield code="0">(DE-588)4069794-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4144384-6</subfield><subfield code="a">Beispielsammlung</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Systementwurf</subfield><subfield code="0">(DE-588)4261480-6</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Zwölf-Bit-Mikroprozessor</subfield><subfield code="0">(DE-588)106688384X</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="2"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="3"><subfield code="a">Logischer Entwurf</subfield><subfield code="0">(DE-588)4168051-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="4"><subfield code="a">CAD</subfield><subfield code="0">(DE-588)4069794-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="5"><subfield code="a">Computerarchitektur</subfield><subfield code="0">(DE-588)4048717-9</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="6"><subfield code="a">Field programmable gate array</subfield><subfield code="0">(DE-588)4347749-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="710" ind1="2" ind2=" "><subfield code="a">De Gruyter Oldenbourg</subfield><subfield code="0">(DE-588)1065492103</subfield><subfield code="4">pbl</subfield></datafield><datafield tag="776" ind1="0" ind2="8"><subfield code="i">Erscheint auch als</subfield><subfield code="n">Online-Ausgabe, EPUB</subfield><subfield code="z">978-3-11-058283-3</subfield></datafield><datafield tag="776" ind1="0" ind2="8"><subfield code="i">Erscheint auch als</subfield><subfield code="n">Online-Ausgabe, PDF</subfield><subfield code="z">978-3-11-058306-9</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">DNB Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=030445604&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-030445604</subfield></datafield></record></collection> |
| genre | (DE-588)4144384-6 Beispielsammlung gnd-content |
| genre_facet | Beispielsammlung |
| id | DE-604.BV045053922 |
| illustrated | Illustrated |
| indexdate | 2025-02-20T06:36:59Z |
| institution | BVB |
| institution_GND | (DE-588)1065492103 |
| isbn | 9783110582567 3110582562 |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-030445604 |
| oclc_num | 1031890402 |
| open_access_boolean | |
| owner | DE-1050 DE-92 DE-1043 DE-522 DE-706 DE-862 DE-BY-FWS DE-898 DE-BY-UBR DE-11 DE-858 DE-210 DE-B768 DE-M347 DE-91 DE-BY-TUM DE-1102 DE-83 DE-634 DE-20 |
| owner_facet | DE-1050 DE-92 DE-1043 DE-522 DE-706 DE-862 DE-BY-FWS DE-898 DE-BY-UBR DE-11 DE-858 DE-210 DE-B768 DE-M347 DE-91 DE-BY-TUM DE-1102 DE-83 DE-634 DE-20 |
| physical | VIII, 210 Seiten Illustrationen 24 cm x 17 cm |
| publishDate | 2018 |
| publishDateSearch | 2018 |
| publishDateSort | 2018 |
| publisher | De Gruyter Oldenbourg |
| record_format | marc |
| series2 | De Gruyter Studium |
| spellingShingle | Wecker, Dieter 1940- Prozessorentwurf mit VHDL Modellierung und Synthese eines 12-Bit-Mikroprozessors Field programmable gate array (DE-588)4347749-5 gnd Zwölf-Bit-Mikroprozessor (DE-588)106688384X gnd Logischer Entwurf (DE-588)4168051-0 gnd Computerarchitektur (DE-588)4048717-9 gnd VHDL (DE-588)4254792-1 gnd Systementwurf (DE-588)4261480-6 gnd CAD (DE-588)4069794-0 gnd |
| subject_GND | (DE-588)4347749-5 (DE-588)106688384X (DE-588)4168051-0 (DE-588)4048717-9 (DE-588)4254792-1 (DE-588)4261480-6 (DE-588)4069794-0 (DE-588)4144384-6 |
| title | Prozessorentwurf mit VHDL Modellierung und Synthese eines 12-Bit-Mikroprozessors |
| title_auth | Prozessorentwurf mit VHDL Modellierung und Synthese eines 12-Bit-Mikroprozessors |
| title_exact_search | Prozessorentwurf mit VHDL Modellierung und Synthese eines 12-Bit-Mikroprozessors |
| title_full | Prozessorentwurf mit VHDL Modellierung und Synthese eines 12-Bit-Mikroprozessors Dieter Wecker |
| title_fullStr | Prozessorentwurf mit VHDL Modellierung und Synthese eines 12-Bit-Mikroprozessors Dieter Wecker |
| title_full_unstemmed | Prozessorentwurf mit VHDL Modellierung und Synthese eines 12-Bit-Mikroprozessors Dieter Wecker |
| title_short | Prozessorentwurf mit VHDL |
| title_sort | prozessorentwurf mit vhdl modellierung und synthese eines 12 bit mikroprozessors |
| title_sub | Modellierung und Synthese eines 12-Bit-Mikroprozessors |
| topic | Field programmable gate array (DE-588)4347749-5 gnd Zwölf-Bit-Mikroprozessor (DE-588)106688384X gnd Logischer Entwurf (DE-588)4168051-0 gnd Computerarchitektur (DE-588)4048717-9 gnd VHDL (DE-588)4254792-1 gnd Systementwurf (DE-588)4261480-6 gnd CAD (DE-588)4069794-0 gnd |
| topic_facet | Field programmable gate array Zwölf-Bit-Mikroprozessor Logischer Entwurf Computerarchitektur VHDL Systementwurf CAD Beispielsammlung |
| url | http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=030445604&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| work_keys_str_mv | AT weckerdieter prozessorentwurfmitvhdlmodellierungundsyntheseeines12bitmikroprozessors AT degruyteroldenbourg prozessorentwurfmitvhdlmodellierungundsyntheseeines12bitmikroprozessors |
Inhaltsverzeichnis
THWS Schweinfurt Zentralbibliothek Lesesaal
| Signatur: |
2000 ST 170 W387 |
|---|---|
| Exemplar 1 | ausleihbar Verfügbar Bestellen |