3D-wafer level packaging approaches for MEMS by using cu-based high aspect ratio through silicon vias:
m Bereich mobiler Elektronik, wie z.B. bei Smartphones, Smartcards oder in Kleidung integrierten Geräten ist ein Trend zu erkennen hinsichtlich steigender Funktionalität und Miniaturisierung. Bei dieser Entwicklung spielen Mikroelektromechanische Systeme (MEMS) eine entscheidende Rolle zur Realisier...
Gespeichert in:
1. Verfasser: | |
---|---|
Format: | Abschlussarbeit Buch |
Sprache: | English |
Veröffentlicht: |
Chemnitz
2017
|
Schlagworte: | |
Online-Zugang: | Volltext |
Zusammenfassung: | m Bereich mobiler Elektronik, wie z.B. bei Smartphones, Smartcards oder in Kleidung integrierten Geräten ist ein Trend zu erkennen hinsichtlich steigender Funktionalität und Miniaturisierung. Bei dieser Entwicklung spielen Mikroelektromechanische Systeme (MEMS) eine entscheidende Rolle zur Realisierung neuer Funktionen, wie z.B. der Bewegungsdetektion. Die Anforderungen derartiger Bauteile zusammen mit dem begrenzten zur Verfügung stehenden Platz erfordern neuartige Technologien für die Aufbau- und Verbindungstechnick (engl. Packaging) der Bauteile. Das 3D-Wafer Level Packaging (3D-WLP) ermöglicht eine Lösung für eine miniaturisierte MEMS-Bauform unter Nutzung von Techniken wie dem Waferlevelbonden (WLB) und den Siliziumdurchkontaktierungen (TSV von engl. Through Silicon Via). Diese Technologie erhöht die effektive aktive Fläche des MEMS Bauteils durch die Reduzierung von Toträumen, welche für andere Ansätze wie der Drahtbond-Montage üblich sind. In der vorliegenden Arbeit wurden verschiedene Technologiekonzepte für den Aufbau von 3D-WLP für MEMS erarbeitet. Dabei lag der Fokus auf einer Kupfer-basierten Technologie sowie auf zwei prinzipiellen Varianten für die TSV-Implementierung. Dies umfasst den Via Middle Ansatz, welcher auf der TSV Herstellung auf einem separaten Kappenwafer beruht, sowie den Via Last Ansatz mit einer TSV Herstellung entweder im MEMS-Wafer oder im Kappenwafer. Für beide Varianten mit individuellen Herausforderungen wurden entsprechende Prozessmodule entwickelt. Beim Via Middle Ansatz ist die Wafer-bezogene Ätzratenhomogenität des Siliziumtiefenätzen entscheidend für das spätere Freilegen der TSVs von der Rückseite. Hier hat sich eine Reduzierung der TSV-Tiefe auf bis zu 80 μm vorteilhaft erwiesen insofern, das Kupfer-Thermokompressionsbonden (Cu-TKB) vor dem Abdünnen erfolgt. Zur Metallisierung der TSVs wurde ein Cu Galvanikprozess erarbeitet, welcher es ermöglicht gleichzeitig eine Umverdrahtungsebene sowie die Bondstrukturen für das Cu-TKB zu erzeugen. Beim Via Last Ansatz ist die TSV Isolation eine Herausforderung. Es wurden CVD (Chemische Dampfphasenabscheidung) Prozesse untersucht, wobei eine Kombination aus PE-TEOS und SA-TEOS sowie eine Parylene Beschichtung erfolgversprechende Ergebnisse liefern. Des Weiteren wurde eine Methode zur Erzeugung bondfähiger Oberflächen für das Siliziumdirektbonden erarbeitet, welche eine Nass-Vorbehandlung des MEMS umgeht. Ein realer MEMS-Beschleunigungssensor sowie Testaufbauten dienen zur Demonstration der Gesamtintegrationstechnologie sowie zur Charakterisierung elektrischer Parameter. |
Beschreibung: | 209 Seiten Illustrationen, Diagramme |
Internformat
MARC
LEADER | 00000nam a2200000 c 4500 | ||
---|---|---|---|
001 | BV044828864 | ||
003 | DE-604 | ||
005 | 20181009 | ||
007 | t | ||
008 | 180305s2017 a||| m||| 00||| eng d | ||
035 | |a (DE-599)BSZ500166897 | ||
040 | |a DE-604 |b ger |e rda | ||
041 | 0 | |a eng | |
049 | |a DE-83 |a DE-384 |a DE-473 |a DE-703 |a DE-1051 |a DE-824 |a DE-29 |a DE-12 |a DE-91 |a DE-19 |a DE-1049 |a DE-92 |a DE-739 |a DE-898 |a DE-355 |a DE-706 |a DE-20 |a DE-1102 |a DE-860 |a DE-2174 | ||
082 | 0 | |a 620 | |
100 | 1 | |a Hofmann, Lutz |d 1980- |e Verfasser |0 (DE-588)1153351129 |4 aut | |
245 | 1 | 0 | |a 3D-wafer level packaging approaches for MEMS by using cu-based high aspect ratio through silicon vias |c vorgelegt von Dipl.-Ing.Lutz Hofmann |
246 | 1 | 3 | |a Ansätze zum 3D-Wafer Level Packaging für MEMS unter Nutzung von Cu-basierten Si-Durchkontaktierungen mit hohem Aspektverhältnis |
264 | 1 | |a Chemnitz |c 2017 | |
300 | |a 209 Seiten |b Illustrationen, Diagramme | ||
336 | |b txt |2 rdacontent | ||
337 | |b n |2 rdamedia | ||
338 | |b nc |2 rdacarrier | ||
502 | |b Dissertation |c Technische Universität Chemnitz |d 2017 | ||
520 | |a m Bereich mobiler Elektronik, wie z.B. bei Smartphones, Smartcards oder in Kleidung integrierten Geräten ist ein Trend zu erkennen hinsichtlich steigender Funktionalität und Miniaturisierung. Bei dieser Entwicklung spielen Mikroelektromechanische Systeme (MEMS) eine entscheidende Rolle zur Realisierung neuer Funktionen, wie z.B. der Bewegungsdetektion. Die Anforderungen derartiger Bauteile zusammen mit dem begrenzten zur Verfügung stehenden Platz erfordern neuartige Technologien für die Aufbau- und Verbindungstechnick (engl. Packaging) der Bauteile. Das 3D-Wafer Level Packaging (3D-WLP) ermöglicht eine Lösung für eine miniaturisierte MEMS-Bauform unter Nutzung von Techniken wie dem Waferlevelbonden (WLB) und den Siliziumdurchkontaktierungen (TSV von engl. Through Silicon Via). Diese Technologie erhöht die effektive aktive Fläche des MEMS Bauteils durch die Reduzierung von Toträumen, welche für andere Ansätze wie der Drahtbond-Montage üblich sind. In der vorliegenden Arbeit wurden verschiedene Technologiekonzepte für den Aufbau von 3D-WLP für MEMS erarbeitet. Dabei lag der Fokus auf einer Kupfer-basierten Technologie sowie auf zwei prinzipiellen Varianten für die TSV-Implementierung. Dies umfasst den Via Middle Ansatz, welcher auf der TSV Herstellung auf einem separaten Kappenwafer beruht, sowie den Via Last Ansatz mit einer TSV Herstellung entweder im MEMS-Wafer oder im Kappenwafer. Für beide Varianten mit individuellen Herausforderungen wurden entsprechende Prozessmodule entwickelt. Beim Via Middle Ansatz ist die Wafer-bezogene Ätzratenhomogenität des Siliziumtiefenätzen entscheidend für das spätere Freilegen der TSVs von der Rückseite. Hier hat sich eine Reduzierung der TSV-Tiefe auf bis zu 80 μm vorteilhaft erwiesen insofern, das Kupfer-Thermokompressionsbonden (Cu-TKB) vor dem Abdünnen erfolgt. | ||
520 | |a Zur Metallisierung der TSVs wurde ein Cu Galvanikprozess erarbeitet, welcher es ermöglicht gleichzeitig eine Umverdrahtungsebene sowie die Bondstrukturen für das Cu-TKB zu erzeugen. Beim Via Last Ansatz ist die TSV Isolation eine Herausforderung. Es wurden CVD (Chemische Dampfphasenabscheidung) Prozesse untersucht, wobei eine Kombination aus PE-TEOS und SA-TEOS sowie eine Parylene Beschichtung erfolgversprechende Ergebnisse liefern. Des Weiteren wurde eine Methode zur Erzeugung bondfähiger Oberflächen für das Siliziumdirektbonden erarbeitet, welche eine Nass-Vorbehandlung des MEMS umgeht. Ein realer MEMS-Beschleunigungssensor sowie Testaufbauten dienen zur Demonstration der Gesamtintegrationstechnologie sowie zur Charakterisierung elektrischer Parameter. | ||
650 | 0 | 7 | |a Galvanische Abscheidung |0 (DE-588)4316091-8 |2 gnd |9 rswk-swf |
650 | 0 | 7 | |a Kupfer |0 (DE-588)4033734-0 |2 gnd |9 rswk-swf |
650 | 0 | 7 | |a Gehäuse |0 (DE-588)4156307-4 |2 gnd |9 rswk-swf |
650 | 0 | 7 | |a MEMS |0 (DE-588)4824724-8 |2 gnd |9 rswk-swf |
655 | 7 | |0 (DE-588)4113937-9 |a Hochschulschrift |2 gnd-content | |
689 | 0 | 0 | |a MEMS |0 (DE-588)4824724-8 |D s |
689 | 0 | 1 | |a Gehäuse |0 (DE-588)4156307-4 |D s |
689 | 0 | 2 | |a Galvanische Abscheidung |0 (DE-588)4316091-8 |D s |
689 | 0 | 3 | |a Kupfer |0 (DE-588)4033734-0 |D s |
689 | 0 | |5 DE-604 | |
751 | |a Chemnitz |0 (DE-588)4029702-0 |2 gnd |4 uvp | ||
776 | 0 | 8 | |i Erscheint auch als |n Online-Ausgabe |t Hofmann, Lutz, 1980 - |d Chemnitz, 2017 |h 1 Online-Ressource |o urn:nbn:de:bsz:ch1-qucosa-231412 |
856 | 4 | 0 | |q application/pdf |u https://nbn-resolving.org/urn:nbn:de:bsz:ch1-qucosa-231412 |x Resolving-System |z Kostenfrei |3 Volltext |
912 | |a ebook | ||
999 | |a oai:aleph.bib-bvb.de:BVB01-030223733 |
Datensatz im Suchindex
_version_ | 1804178328553259008 |
---|---|
any_adam_object | |
author | Hofmann, Lutz 1980- |
author_GND | (DE-588)1153351129 |
author_facet | Hofmann, Lutz 1980- |
author_role | aut |
author_sort | Hofmann, Lutz 1980- |
author_variant | l h lh |
building | Verbundindex |
bvnumber | BV044828864 |
collection | ebook |
ctrlnum | (DE-599)BSZ500166897 |
dewey-full | 620 |
dewey-hundreds | 600 - Technology (Applied sciences) |
dewey-ones | 620 - Engineering and allied operations |
dewey-raw | 620 |
dewey-search | 620 |
dewey-sort | 3620 |
dewey-tens | 620 - Engineering and allied operations |
format | Thesis Book |
fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>04660nam a2200457 c 4500</leader><controlfield tag="001">BV044828864</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20181009 </controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">180305s2017 a||| m||| 00||| eng d</controlfield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BSZ500166897</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rda</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">eng</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-83</subfield><subfield code="a">DE-384</subfield><subfield code="a">DE-473</subfield><subfield code="a">DE-703</subfield><subfield code="a">DE-1051</subfield><subfield code="a">DE-824</subfield><subfield code="a">DE-29</subfield><subfield code="a">DE-12</subfield><subfield code="a">DE-91</subfield><subfield code="a">DE-19</subfield><subfield code="a">DE-1049</subfield><subfield code="a">DE-92</subfield><subfield code="a">DE-739</subfield><subfield code="a">DE-898</subfield><subfield code="a">DE-355</subfield><subfield code="a">DE-706</subfield><subfield code="a">DE-20</subfield><subfield code="a">DE-1102</subfield><subfield code="a">DE-860</subfield><subfield code="a">DE-2174</subfield></datafield><datafield tag="082" ind1="0" ind2=" "><subfield code="a">620</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Hofmann, Lutz</subfield><subfield code="d">1980-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)1153351129</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">3D-wafer level packaging approaches for MEMS by using cu-based high aspect ratio through silicon vias</subfield><subfield code="c">vorgelegt von Dipl.-Ing.Lutz Hofmann</subfield></datafield><datafield tag="246" ind1="1" ind2="3"><subfield code="a">Ansätze zum 3D-Wafer Level Packaging für MEMS unter Nutzung von Cu-basierten Si-Durchkontaktierungen mit hohem Aspektverhältnis</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Chemnitz</subfield><subfield code="c">2017</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">209 Seiten</subfield><subfield code="b">Illustrationen, Diagramme</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="502" ind1=" " ind2=" "><subfield code="b">Dissertation</subfield><subfield code="c">Technische Universität Chemnitz</subfield><subfield code="d">2017</subfield></datafield><datafield tag="520" ind1=" " ind2=" "><subfield code="a">m Bereich mobiler Elektronik, wie z.B. bei Smartphones, Smartcards oder in Kleidung integrierten Geräten ist ein Trend zu erkennen hinsichtlich steigender Funktionalität und Miniaturisierung. Bei dieser Entwicklung spielen Mikroelektromechanische Systeme (MEMS) eine entscheidende Rolle zur Realisierung neuer Funktionen, wie z.B. der Bewegungsdetektion. Die Anforderungen derartiger Bauteile zusammen mit dem begrenzten zur Verfügung stehenden Platz erfordern neuartige Technologien für die Aufbau- und Verbindungstechnick (engl. Packaging) der Bauteile. Das 3D-Wafer Level Packaging (3D-WLP) ermöglicht eine Lösung für eine miniaturisierte MEMS-Bauform unter Nutzung von Techniken wie dem Waferlevelbonden (WLB) und den Siliziumdurchkontaktierungen (TSV von engl. Through Silicon Via). Diese Technologie erhöht die effektive aktive Fläche des MEMS Bauteils durch die Reduzierung von Toträumen, welche für andere Ansätze wie der Drahtbond-Montage üblich sind. In der vorliegenden Arbeit wurden verschiedene Technologiekonzepte für den Aufbau von 3D-WLP für MEMS erarbeitet. Dabei lag der Fokus auf einer Kupfer-basierten Technologie sowie auf zwei prinzipiellen Varianten für die TSV-Implementierung. Dies umfasst den Via Middle Ansatz, welcher auf der TSV Herstellung auf einem separaten Kappenwafer beruht, sowie den Via Last Ansatz mit einer TSV Herstellung entweder im MEMS-Wafer oder im Kappenwafer. Für beide Varianten mit individuellen Herausforderungen wurden entsprechende Prozessmodule entwickelt. Beim Via Middle Ansatz ist die Wafer-bezogene Ätzratenhomogenität des Siliziumtiefenätzen entscheidend für das spätere Freilegen der TSVs von der Rückseite. Hier hat sich eine Reduzierung der TSV-Tiefe auf bis zu 80 μm vorteilhaft erwiesen insofern, das Kupfer-Thermokompressionsbonden (Cu-TKB) vor dem Abdünnen erfolgt.</subfield></datafield><datafield tag="520" ind1=" " ind2=" "><subfield code="a">Zur Metallisierung der TSVs wurde ein Cu Galvanikprozess erarbeitet, welcher es ermöglicht gleichzeitig eine Umverdrahtungsebene sowie die Bondstrukturen für das Cu-TKB zu erzeugen. Beim Via Last Ansatz ist die TSV Isolation eine Herausforderung. Es wurden CVD (Chemische Dampfphasenabscheidung) Prozesse untersucht, wobei eine Kombination aus PE-TEOS und SA-TEOS sowie eine Parylene Beschichtung erfolgversprechende Ergebnisse liefern. Des Weiteren wurde eine Methode zur Erzeugung bondfähiger Oberflächen für das Siliziumdirektbonden erarbeitet, welche eine Nass-Vorbehandlung des MEMS umgeht. Ein realer MEMS-Beschleunigungssensor sowie Testaufbauten dienen zur Demonstration der Gesamtintegrationstechnologie sowie zur Charakterisierung elektrischer Parameter.</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Galvanische Abscheidung</subfield><subfield code="0">(DE-588)4316091-8</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Kupfer</subfield><subfield code="0">(DE-588)4033734-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Gehäuse</subfield><subfield code="0">(DE-588)4156307-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">MEMS</subfield><subfield code="0">(DE-588)4824724-8</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4113937-9</subfield><subfield code="a">Hochschulschrift</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">MEMS</subfield><subfield code="0">(DE-588)4824724-8</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Gehäuse</subfield><subfield code="0">(DE-588)4156307-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="2"><subfield code="a">Galvanische Abscheidung</subfield><subfield code="0">(DE-588)4316091-8</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="3"><subfield code="a">Kupfer</subfield><subfield code="0">(DE-588)4033734-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="751" ind1=" " ind2=" "><subfield code="a">Chemnitz</subfield><subfield code="0">(DE-588)4029702-0</subfield><subfield code="2">gnd</subfield><subfield code="4">uvp</subfield></datafield><datafield tag="776" ind1="0" ind2="8"><subfield code="i">Erscheint auch als</subfield><subfield code="n">Online-Ausgabe</subfield><subfield code="t">Hofmann, Lutz, 1980 -</subfield><subfield code="d">Chemnitz, 2017</subfield><subfield code="h">1 Online-Ressource</subfield><subfield code="o">urn:nbn:de:bsz:ch1-qucosa-231412</subfield></datafield><datafield tag="856" ind1="4" ind2="0"><subfield code="q">application/pdf</subfield><subfield code="u">https://nbn-resolving.org/urn:nbn:de:bsz:ch1-qucosa-231412</subfield><subfield code="x">Resolving-System</subfield><subfield code="z">Kostenfrei</subfield><subfield code="3">Volltext</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">ebook</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-030223733</subfield></datafield></record></collection> |
genre | (DE-588)4113937-9 Hochschulschrift gnd-content |
genre_facet | Hochschulschrift |
id | DE-604.BV044828864 |
illustrated | Illustrated |
indexdate | 2024-07-10T08:02:14Z |
institution | BVB |
language | English |
oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-030223733 |
open_access_boolean | 1 |
owner | DE-83 DE-384 DE-473 DE-BY-UBG DE-703 DE-1051 DE-824 DE-29 DE-12 DE-91 DE-BY-TUM DE-19 DE-BY-UBM DE-1049 DE-92 DE-739 DE-898 DE-BY-UBR DE-355 DE-BY-UBR DE-706 DE-20 DE-1102 DE-860 DE-2174 |
owner_facet | DE-83 DE-384 DE-473 DE-BY-UBG DE-703 DE-1051 DE-824 DE-29 DE-12 DE-91 DE-BY-TUM DE-19 DE-BY-UBM DE-1049 DE-92 DE-739 DE-898 DE-BY-UBR DE-355 DE-BY-UBR DE-706 DE-20 DE-1102 DE-860 DE-2174 |
physical | 209 Seiten Illustrationen, Diagramme |
psigel | ebook |
publishDate | 2017 |
publishDateSearch | 2017 |
publishDateSort | 2017 |
record_format | marc |
spelling | Hofmann, Lutz 1980- Verfasser (DE-588)1153351129 aut 3D-wafer level packaging approaches for MEMS by using cu-based high aspect ratio through silicon vias vorgelegt von Dipl.-Ing.Lutz Hofmann Ansätze zum 3D-Wafer Level Packaging für MEMS unter Nutzung von Cu-basierten Si-Durchkontaktierungen mit hohem Aspektverhältnis Chemnitz 2017 209 Seiten Illustrationen, Diagramme txt rdacontent n rdamedia nc rdacarrier Dissertation Technische Universität Chemnitz 2017 m Bereich mobiler Elektronik, wie z.B. bei Smartphones, Smartcards oder in Kleidung integrierten Geräten ist ein Trend zu erkennen hinsichtlich steigender Funktionalität und Miniaturisierung. Bei dieser Entwicklung spielen Mikroelektromechanische Systeme (MEMS) eine entscheidende Rolle zur Realisierung neuer Funktionen, wie z.B. der Bewegungsdetektion. Die Anforderungen derartiger Bauteile zusammen mit dem begrenzten zur Verfügung stehenden Platz erfordern neuartige Technologien für die Aufbau- und Verbindungstechnick (engl. Packaging) der Bauteile. Das 3D-Wafer Level Packaging (3D-WLP) ermöglicht eine Lösung für eine miniaturisierte MEMS-Bauform unter Nutzung von Techniken wie dem Waferlevelbonden (WLB) und den Siliziumdurchkontaktierungen (TSV von engl. Through Silicon Via). Diese Technologie erhöht die effektive aktive Fläche des MEMS Bauteils durch die Reduzierung von Toträumen, welche für andere Ansätze wie der Drahtbond-Montage üblich sind. In der vorliegenden Arbeit wurden verschiedene Technologiekonzepte für den Aufbau von 3D-WLP für MEMS erarbeitet. Dabei lag der Fokus auf einer Kupfer-basierten Technologie sowie auf zwei prinzipiellen Varianten für die TSV-Implementierung. Dies umfasst den Via Middle Ansatz, welcher auf der TSV Herstellung auf einem separaten Kappenwafer beruht, sowie den Via Last Ansatz mit einer TSV Herstellung entweder im MEMS-Wafer oder im Kappenwafer. Für beide Varianten mit individuellen Herausforderungen wurden entsprechende Prozessmodule entwickelt. Beim Via Middle Ansatz ist die Wafer-bezogene Ätzratenhomogenität des Siliziumtiefenätzen entscheidend für das spätere Freilegen der TSVs von der Rückseite. Hier hat sich eine Reduzierung der TSV-Tiefe auf bis zu 80 μm vorteilhaft erwiesen insofern, das Kupfer-Thermokompressionsbonden (Cu-TKB) vor dem Abdünnen erfolgt. Zur Metallisierung der TSVs wurde ein Cu Galvanikprozess erarbeitet, welcher es ermöglicht gleichzeitig eine Umverdrahtungsebene sowie die Bondstrukturen für das Cu-TKB zu erzeugen. Beim Via Last Ansatz ist die TSV Isolation eine Herausforderung. Es wurden CVD (Chemische Dampfphasenabscheidung) Prozesse untersucht, wobei eine Kombination aus PE-TEOS und SA-TEOS sowie eine Parylene Beschichtung erfolgversprechende Ergebnisse liefern. Des Weiteren wurde eine Methode zur Erzeugung bondfähiger Oberflächen für das Siliziumdirektbonden erarbeitet, welche eine Nass-Vorbehandlung des MEMS umgeht. Ein realer MEMS-Beschleunigungssensor sowie Testaufbauten dienen zur Demonstration der Gesamtintegrationstechnologie sowie zur Charakterisierung elektrischer Parameter. Galvanische Abscheidung (DE-588)4316091-8 gnd rswk-swf Kupfer (DE-588)4033734-0 gnd rswk-swf Gehäuse (DE-588)4156307-4 gnd rswk-swf MEMS (DE-588)4824724-8 gnd rswk-swf (DE-588)4113937-9 Hochschulschrift gnd-content MEMS (DE-588)4824724-8 s Gehäuse (DE-588)4156307-4 s Galvanische Abscheidung (DE-588)4316091-8 s Kupfer (DE-588)4033734-0 s DE-604 Chemnitz (DE-588)4029702-0 gnd uvp Erscheint auch als Online-Ausgabe Hofmann, Lutz, 1980 - Chemnitz, 2017 1 Online-Ressource urn:nbn:de:bsz:ch1-qucosa-231412 application/pdf https://nbn-resolving.org/urn:nbn:de:bsz:ch1-qucosa-231412 Resolving-System Kostenfrei Volltext |
spellingShingle | Hofmann, Lutz 1980- 3D-wafer level packaging approaches for MEMS by using cu-based high aspect ratio through silicon vias Galvanische Abscheidung (DE-588)4316091-8 gnd Kupfer (DE-588)4033734-0 gnd Gehäuse (DE-588)4156307-4 gnd MEMS (DE-588)4824724-8 gnd |
subject_GND | (DE-588)4316091-8 (DE-588)4033734-0 (DE-588)4156307-4 (DE-588)4824724-8 (DE-588)4113937-9 |
title | 3D-wafer level packaging approaches for MEMS by using cu-based high aspect ratio through silicon vias |
title_alt | Ansätze zum 3D-Wafer Level Packaging für MEMS unter Nutzung von Cu-basierten Si-Durchkontaktierungen mit hohem Aspektverhältnis |
title_auth | 3D-wafer level packaging approaches for MEMS by using cu-based high aspect ratio through silicon vias |
title_exact_search | 3D-wafer level packaging approaches for MEMS by using cu-based high aspect ratio through silicon vias |
title_full | 3D-wafer level packaging approaches for MEMS by using cu-based high aspect ratio through silicon vias vorgelegt von Dipl.-Ing.Lutz Hofmann |
title_fullStr | 3D-wafer level packaging approaches for MEMS by using cu-based high aspect ratio through silicon vias vorgelegt von Dipl.-Ing.Lutz Hofmann |
title_full_unstemmed | 3D-wafer level packaging approaches for MEMS by using cu-based high aspect ratio through silicon vias vorgelegt von Dipl.-Ing.Lutz Hofmann |
title_short | 3D-wafer level packaging approaches for MEMS by using cu-based high aspect ratio through silicon vias |
title_sort | 3d wafer level packaging approaches for mems by using cu based high aspect ratio through silicon vias |
topic | Galvanische Abscheidung (DE-588)4316091-8 gnd Kupfer (DE-588)4033734-0 gnd Gehäuse (DE-588)4156307-4 gnd MEMS (DE-588)4824724-8 gnd |
topic_facet | Galvanische Abscheidung Kupfer Gehäuse MEMS Hochschulschrift |
url | https://nbn-resolving.org/urn:nbn:de:bsz:ch1-qucosa-231412 |
work_keys_str_mv | AT hofmannlutz 3dwaferlevelpackagingapproachesformemsbyusingcubasedhighaspectratiothroughsiliconvias AT hofmannlutz ansatzezum3dwaferlevelpackagingfurmemsunternutzungvoncubasiertensidurchkontaktierungenmithohemaspektverhaltnis |