Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs: Einführung mit VHDL und SystemC.
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Elektronisch E-Book |
| Sprache: | German |
| Veröffentlicht: |
München
De Gruyter
2013
|
| Ausgabe: | 3rd ed |
| Schriftenreihe: | Grundlagen der Elektro- und Informationstechnik
|
| Schlagworte: | |
| Online-Zugang: | FAW01 FAW02 Volltext |
| Beschreibung: | Print version record. - 3.9 Zusammenfassung zu Kapitel 3 |
| Beschreibung: | 1 online resource (568 pages) |
| ISBN: | 3486747150 9783486747157 |
Internformat
MARC
| LEADER | 00000nmm a2200000zc 4500 | ||
|---|---|---|---|
| 001 | BV043029957 | ||
| 003 | DE-604 | ||
| 005 | 00000000000000.0 | ||
| 007 | cr|uuu---uuuuu | ||
| 008 | 151120s2013 |||| o||u| ||||||ger d | ||
| 020 | |a 3486747150 |9 3-486-74715-0 | ||
| 020 | |a 9783486747157 |9 978-3-486-74715-7 | ||
| 035 | |a (OCoLC)880458867 | ||
| 035 | |a (DE-599)BVBBV043029957 | ||
| 040 | |a DE-604 |b ger |e rda | ||
| 041 | 0 | |a ger | |
| 049 | |a DE-1046 |a DE-1047 | ||
| 082 | 0 | |a 621.3815 | |
| 100 | 1 | |a Kesel, Frank |e Verfasser |4 aut | |
| 245 | 1 | 0 | |a Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs |b Einführung mit VHDL und SystemC. |
| 250 | |a 3rd ed | ||
| 264 | 1 | |a München |b De Gruyter |c 2013 | |
| 300 | |a 1 online resource (568 pages) | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b c |2 rdamedia | ||
| 338 | |b cr |2 rdacarrier | ||
| 490 | 0 | |a Grundlagen der Elektro- und Informationstechnik | |
| 500 | |a Print version record. - 3.9 Zusammenfassung zu Kapitel 3 | ||
| 505 | 8 | |a 1 Einleitung; 1.1 Digitaltechnik und die mikroelektronische Revolution; 1.2 Abstraktionsebenen und EDA-Werkzeuge; 1.3 Ziele und Aufbau des Buches; 2 Modellierung von digitalen Schaltungen mit VHDL; 2.1 Historische Entwicklung von VHDL; 2.2 Grundlegende Konzepte von VHDL; 2.2.1 Entity und Architecture; 2.2.2 Verhaltensbeschreibungen und Prozesse; 2.2.3 Strukturbeschreibungen; 2.2.4 Testbenches und die Verifikation von VHDL-Entwürfen; 2.2.5 Kompilation von VHDL-Modellen; 2.2.6 Simulation von VHDL-Modellen; 2.2.7 Modellierung von Verzögerungszeiten in VHDL; 2.2.8 Variable und Signal | |
| 505 | 8 | |a 2.3 Objekte, Datentypen und Operatoren2.3.1 Deklaration und Verwendung von Objekten; 2.3.2 Überladen von Operatoren und Funktionen; 2.3.3 Gültigkeitsbereich von Objekten; 2.3.4 Übersicht über die VHDL-Datentypen und Operatoren; 2.3.5 Attribute; 2.4 Sequentielle Anweisungen; 2.4.1 IF-Verzweigungen; 2.4.2 CASE-Verzweigungen; 2.4.3 Schleifen; 2.4.4 Weitere sequentielle Anweisungen; 2.5 Nebenläufige Anweisungen; 2.5.1 Unbedingte nebenläufige Anweisungen; 2.5.2 Bedingte nebenläufige Anweisungen; 2.6 Unterprogramme und Packages; 2.7 Auflösungsfunktionen, mehrwertige Logik und IEEE-Datentypen | |
| 505 | 8 | |a 2.7.1 Auflösungsfunktionen und mehrwertige Logik2.7.2 Die IEEE 1164-Datentypen; 2.8 Weitere Konstruktionen für Strukturbeschreibungen; 2.8.1 Parametrisierung von Komponenten; 2.8.2 Iterative und bedingte Instanzierung; 2.8.3 Bindung von Komponenten; 2.9 Weitere VHDL-Konstruktionen; 2.10 Zusammenfassung zu Kapitel 2; 2.11 Übungsaufgaben; 3 Digitale integrierte Schaltungen; 3.1 Auswahl von Implementierungsformen für integrierte Schaltungen; 3.2 Grundlagen der CMOS-Schaltungstechnik; 3.2.1 DerMOS-Feldeffekttransistor; 3.2.2 Der CMOS-Inverter; 3.2.3 Statisches Verhalten des CMOS-Inverters | |
| 505 | 8 | |a 3.2.4 DynamischesVerhalten des CMOS-Inverters3.2.5 Leistungs- und Energieaufnahme von CMOS-Schaltungen; 3.3 Kombinatorische CMOS-Schaltungen; 3.3.1 Komplementäre statische CMOS Logikgatter; 3.3.2 Pass-Transistor-Logik und Transmission-Gate-Logik; 3.3.3 Tri-State-Treiber; 3.4 Sequentielle CMOS-Schaltungen; 3.4.1 Das Bistabilitäts-Prinzip; 3.4.2 Taktzustandsgesteuerte Latches; 3.4.3 Taktflankengesteuerte Flipflops; 3.4.4 Metastabilität und Synchronisation; 3.5 MOS Halbleiterspeicher; 3.5.1 Übersicht und Klassifikation von Halbleiterspeichern; 3.5.2 Matrixspeicher-Architekturen | |
| 505 | 8 | |a 3.5.3 SRAMSpeicherzellen3.5.4 EPROMSpeicherzellen; 3.5.5 EEPROMSpeicherzellen; 3.5.6 Flash Speicherzellen; 3.6 Programmierungstechnologien von MOS-PLDs; 3.6.1 Programmierungmit SRAM-Zellen; 3.6.2 Programmierungmit Floating-Gate-Zellen; 3.6.3 Programmierungmit Antifuses; 3.7 SPLD/CPLD-Architekturen; 3.7.1 Implementierung von Schaltfunktionenmit PROMs; 3.7.2 SPLDs: PLA- und PAL-Strukturen; 3.7.3 CPLDs; 3.8 FPGA-Architekturen; 3.8.1 Multiplexer-Basiszellen; 3.8.2 LUT-Basiszellen; 3.8.3 Verbindungsarchitekturen; 3.8.4 I/O-Blöcke; 3.8.5 Entwicklungstrends bei FPGAs | |
| 505 | 8 | |a Der Entwurf digitaler Hardware beruht heute im Wesentlichen auf so genannten Hardwarebeschreibungssprachen. Jedoch sind für den erfolgreichen Entwurf nicht nur Kenntnisse einer Hardwarebeschreibungssprache wichtig, sondern auch Kenntnisse der digitalen Schaltungstechnik sowie der rechnergestützten Entwurfswerkzeuge | |
| 650 | 4 | |a Computer hardware description languages | |
| 650 | 4 | |a Digital electronics | |
| 650 | 4 | |a Technology | |
| 650 | 7 | |a TECHNOLOGY & ENGINEERING / Mechanical |2 bisacsh | |
| 650 | 7 | |a Computer hardware description languages |2 fast | |
| 650 | 7 | |a Digital electronics |2 fast | |
| 650 | 7 | |a Electronic circuit design |2 fast | |
| 650 | 7 | |a Field programmable gate arrays |2 fast | |
| 650 | 4 | |a Digital electronics | |
| 650 | 4 | |a Electronic circuit design | |
| 650 | 4 | |a Field programmable gate arrays | |
| 650 | 4 | |a Computer hardware description languages | |
| 650 | 0 | 7 | |a SystemC |0 (DE-588)4737678-8 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Entwurfsautomation |0 (DE-588)4312536-0 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Digitalschaltung |0 (DE-588)4012295-5 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Field programmable gate array |0 (DE-588)4347749-5 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a VHDL |0 (DE-588)4254792-1 |2 gnd |9 rswk-swf |
| 655 | 7 | |8 1\p |0 (DE-588)4123623-3 |a Lehrbuch |2 gnd-content | |
| 689 | 0 | 0 | |a Entwurfsautomation |0 (DE-588)4312536-0 |D s |
| 689 | 0 | 1 | |a Digitalschaltung |0 (DE-588)4012295-5 |D s |
| 689 | 0 | 2 | |a Field programmable gate array |0 (DE-588)4347749-5 |D s |
| 689 | 0 | 3 | |a VHDL |0 (DE-588)4254792-1 |D s |
| 689 | 0 | 4 | |a SystemC |0 (DE-588)4737678-8 |D s |
| 689 | 0 | |8 2\p |5 DE-604 | |
| 700 | 1 | |a Bartholomä, Ruben |e Sonstige |4 oth | |
| 776 | 0 | 8 | |i Erscheint auch als |n Druck-Ausgabe |a Kesel, Frank |t Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs : Einführung mit VHDL und SystemC. |
| 856 | 4 | 0 | |u http://search.ebscohost.com/login.aspx?direct=true&scope=site&db=nlebk&db=nlabk&AN=754108 |x Aggregator |3 Volltext |
| 912 | |a ZDB-4-EBA | ||
| 999 | |a oai:aleph.bib-bvb.de:BVB01-028454609 | ||
| 883 | 1 | |8 1\p |a cgwrk |d 20201028 |q DE-101 |u https://d-nb.info/provenance/plan#cgwrk | |
| 883 | 1 | |8 2\p |a cgwrk |d 20201028 |q DE-101 |u https://d-nb.info/provenance/plan#cgwrk | |
| 966 | e | |u http://search.ebscohost.com/login.aspx?direct=true&scope=site&db=nlebk&db=nlabk&AN=754108 |l FAW01 |p ZDB-4-EBA |q FAW_PDA_EBA |x Aggregator |3 Volltext | |
| 966 | e | |u http://search.ebscohost.com/login.aspx?direct=true&scope=site&db=nlebk&db=nlabk&AN=754108 |l FAW02 |p ZDB-4-EBA |q FAW_PDA_EBA |x Aggregator |3 Volltext | |
Datensatz im Suchindex
| _version_ | 1804175385587351552 |
|---|---|
| any_adam_object | |
| author | Kesel, Frank |
| author_facet | Kesel, Frank |
| author_role | aut |
| author_sort | Kesel, Frank |
| author_variant | f k fk |
| building | Verbundindex |
| bvnumber | BV043029957 |
| collection | ZDB-4-EBA |
| contents | 1 Einleitung; 1.1 Digitaltechnik und die mikroelektronische Revolution; 1.2 Abstraktionsebenen und EDA-Werkzeuge; 1.3 Ziele und Aufbau des Buches; 2 Modellierung von digitalen Schaltungen mit VHDL; 2.1 Historische Entwicklung von VHDL; 2.2 Grundlegende Konzepte von VHDL; 2.2.1 Entity und Architecture; 2.2.2 Verhaltensbeschreibungen und Prozesse; 2.2.3 Strukturbeschreibungen; 2.2.4 Testbenches und die Verifikation von VHDL-Entwürfen; 2.2.5 Kompilation von VHDL-Modellen; 2.2.6 Simulation von VHDL-Modellen; 2.2.7 Modellierung von Verzögerungszeiten in VHDL; 2.2.8 Variable und Signal 2.3 Objekte, Datentypen und Operatoren2.3.1 Deklaration und Verwendung von Objekten; 2.3.2 Überladen von Operatoren und Funktionen; 2.3.3 Gültigkeitsbereich von Objekten; 2.3.4 Übersicht über die VHDL-Datentypen und Operatoren; 2.3.5 Attribute; 2.4 Sequentielle Anweisungen; 2.4.1 IF-Verzweigungen; 2.4.2 CASE-Verzweigungen; 2.4.3 Schleifen; 2.4.4 Weitere sequentielle Anweisungen; 2.5 Nebenläufige Anweisungen; 2.5.1 Unbedingte nebenläufige Anweisungen; 2.5.2 Bedingte nebenläufige Anweisungen; 2.6 Unterprogramme und Packages; 2.7 Auflösungsfunktionen, mehrwertige Logik und IEEE-Datentypen 2.7.1 Auflösungsfunktionen und mehrwertige Logik2.7.2 Die IEEE 1164-Datentypen; 2.8 Weitere Konstruktionen für Strukturbeschreibungen; 2.8.1 Parametrisierung von Komponenten; 2.8.2 Iterative und bedingte Instanzierung; 2.8.3 Bindung von Komponenten; 2.9 Weitere VHDL-Konstruktionen; 2.10 Zusammenfassung zu Kapitel 2; 2.11 Übungsaufgaben; 3 Digitale integrierte Schaltungen; 3.1 Auswahl von Implementierungsformen für integrierte Schaltungen; 3.2 Grundlagen der CMOS-Schaltungstechnik; 3.2.1 DerMOS-Feldeffekttransistor; 3.2.2 Der CMOS-Inverter; 3.2.3 Statisches Verhalten des CMOS-Inverters 3.2.4 DynamischesVerhalten des CMOS-Inverters3.2.5 Leistungs- und Energieaufnahme von CMOS-Schaltungen; 3.3 Kombinatorische CMOS-Schaltungen; 3.3.1 Komplementäre statische CMOS Logikgatter; 3.3.2 Pass-Transistor-Logik und Transmission-Gate-Logik; 3.3.3 Tri-State-Treiber; 3.4 Sequentielle CMOS-Schaltungen; 3.4.1 Das Bistabilitäts-Prinzip; 3.4.2 Taktzustandsgesteuerte Latches; 3.4.3 Taktflankengesteuerte Flipflops; 3.4.4 Metastabilität und Synchronisation; 3.5 MOS Halbleiterspeicher; 3.5.1 Übersicht und Klassifikation von Halbleiterspeichern; 3.5.2 Matrixspeicher-Architekturen 3.5.3 SRAMSpeicherzellen3.5.4 EPROMSpeicherzellen; 3.5.5 EEPROMSpeicherzellen; 3.5.6 Flash Speicherzellen; 3.6 Programmierungstechnologien von MOS-PLDs; 3.6.1 Programmierungmit SRAM-Zellen; 3.6.2 Programmierungmit Floating-Gate-Zellen; 3.6.3 Programmierungmit Antifuses; 3.7 SPLD/CPLD-Architekturen; 3.7.1 Implementierung von Schaltfunktionenmit PROMs; 3.7.2 SPLDs: PLA- und PAL-Strukturen; 3.7.3 CPLDs; 3.8 FPGA-Architekturen; 3.8.1 Multiplexer-Basiszellen; 3.8.2 LUT-Basiszellen; 3.8.3 Verbindungsarchitekturen; 3.8.4 I/O-Blöcke; 3.8.5 Entwicklungstrends bei FPGAs Der Entwurf digitaler Hardware beruht heute im Wesentlichen auf so genannten Hardwarebeschreibungssprachen. Jedoch sind für den erfolgreichen Entwurf nicht nur Kenntnisse einer Hardwarebeschreibungssprache wichtig, sondern auch Kenntnisse der digitalen Schaltungstechnik sowie der rechnergestützten Entwurfswerkzeuge |
| ctrlnum | (OCoLC)880458867 (DE-599)BVBBV043029957 |
| dewey-full | 621.3815 |
| dewey-hundreds | 600 - Technology (Applied sciences) |
| dewey-ones | 621 - Applied physics |
| dewey-raw | 621.3815 |
| dewey-search | 621.3815 |
| dewey-sort | 3621.3815 |
| dewey-tens | 620 - Engineering and allied operations |
| discipline | Elektrotechnik / Elektronik / Nachrichtentechnik |
| edition | 3rd ed |
| format | Electronic eBook |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>06479nmm a2200769zc 4500</leader><controlfield tag="001">BV043029957</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">00000000000000.0</controlfield><controlfield tag="007">cr|uuu---uuuuu</controlfield><controlfield tag="008">151120s2013 |||| o||u| ||||||ger d</controlfield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3486747150</subfield><subfield code="9">3-486-74715-0</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">9783486747157</subfield><subfield code="9">978-3-486-74715-7</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)880458867</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV043029957</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rda</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-1046</subfield><subfield code="a">DE-1047</subfield></datafield><datafield tag="082" ind1="0" ind2=" "><subfield code="a">621.3815</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Kesel, Frank</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs</subfield><subfield code="b">Einführung mit VHDL und SystemC.</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">3rd ed</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">München</subfield><subfield code="b">De Gruyter</subfield><subfield code="c">2013</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">1 online resource (568 pages)</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">c</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">cr</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="0" ind2=" "><subfield code="a">Grundlagen der Elektro- und Informationstechnik</subfield></datafield><datafield tag="500" ind1=" " ind2=" "><subfield code="a">Print version record. - 3.9 Zusammenfassung zu Kapitel 3</subfield></datafield><datafield tag="505" ind1="8" ind2=" "><subfield code="a">1 Einleitung; 1.1 Digitaltechnik und die mikroelektronische Revolution; 1.2 Abstraktionsebenen und EDA-Werkzeuge; 1.3 Ziele und Aufbau des Buches; 2 Modellierung von digitalen Schaltungen mit VHDL; 2.1 Historische Entwicklung von VHDL; 2.2 Grundlegende Konzepte von VHDL; 2.2.1 Entity und Architecture; 2.2.2 Verhaltensbeschreibungen und Prozesse; 2.2.3 Strukturbeschreibungen; 2.2.4 Testbenches und die Verifikation von VHDL-Entwürfen; 2.2.5 Kompilation von VHDL-Modellen; 2.2.6 Simulation von VHDL-Modellen; 2.2.7 Modellierung von Verzögerungszeiten in VHDL; 2.2.8 Variable und Signal</subfield></datafield><datafield tag="505" ind1="8" ind2=" "><subfield code="a">2.3 Objekte, Datentypen und Operatoren2.3.1 Deklaration und Verwendung von Objekten; 2.3.2 Überladen von Operatoren und Funktionen; 2.3.3 Gültigkeitsbereich von Objekten; 2.3.4 Übersicht über die VHDL-Datentypen und Operatoren; 2.3.5 Attribute; 2.4 Sequentielle Anweisungen; 2.4.1 IF-Verzweigungen; 2.4.2 CASE-Verzweigungen; 2.4.3 Schleifen; 2.4.4 Weitere sequentielle Anweisungen; 2.5 Nebenläufige Anweisungen; 2.5.1 Unbedingte nebenläufige Anweisungen; 2.5.2 Bedingte nebenläufige Anweisungen; 2.6 Unterprogramme und Packages; 2.7 Auflösungsfunktionen, mehrwertige Logik und IEEE-Datentypen</subfield></datafield><datafield tag="505" ind1="8" ind2=" "><subfield code="a">2.7.1 Auflösungsfunktionen und mehrwertige Logik2.7.2 Die IEEE 1164-Datentypen; 2.8 Weitere Konstruktionen für Strukturbeschreibungen; 2.8.1 Parametrisierung von Komponenten; 2.8.2 Iterative und bedingte Instanzierung; 2.8.3 Bindung von Komponenten; 2.9 Weitere VHDL-Konstruktionen; 2.10 Zusammenfassung zu Kapitel 2; 2.11 Übungsaufgaben; 3 Digitale integrierte Schaltungen; 3.1 Auswahl von Implementierungsformen für integrierte Schaltungen; 3.2 Grundlagen der CMOS-Schaltungstechnik; 3.2.1 DerMOS-Feldeffekttransistor; 3.2.2 Der CMOS-Inverter; 3.2.3 Statisches Verhalten des CMOS-Inverters</subfield></datafield><datafield tag="505" ind1="8" ind2=" "><subfield code="a">3.2.4 DynamischesVerhalten des CMOS-Inverters3.2.5 Leistungs- und Energieaufnahme von CMOS-Schaltungen; 3.3 Kombinatorische CMOS-Schaltungen; 3.3.1 Komplementäre statische CMOS Logikgatter; 3.3.2 Pass-Transistor-Logik und Transmission-Gate-Logik; 3.3.3 Tri-State-Treiber; 3.4 Sequentielle CMOS-Schaltungen; 3.4.1 Das Bistabilitäts-Prinzip; 3.4.2 Taktzustandsgesteuerte Latches; 3.4.3 Taktflankengesteuerte Flipflops; 3.4.4 Metastabilität und Synchronisation; 3.5 MOS Halbleiterspeicher; 3.5.1 Übersicht und Klassifikation von Halbleiterspeichern; 3.5.2 Matrixspeicher-Architekturen</subfield></datafield><datafield tag="505" ind1="8" ind2=" "><subfield code="a">3.5.3 SRAMSpeicherzellen3.5.4 EPROMSpeicherzellen; 3.5.5 EEPROMSpeicherzellen; 3.5.6 Flash Speicherzellen; 3.6 Programmierungstechnologien von MOS-PLDs; 3.6.1 Programmierungmit SRAM-Zellen; 3.6.2 Programmierungmit Floating-Gate-Zellen; 3.6.3 Programmierungmit Antifuses; 3.7 SPLD/CPLD-Architekturen; 3.7.1 Implementierung von Schaltfunktionenmit PROMs; 3.7.2 SPLDs: PLA- und PAL-Strukturen; 3.7.3 CPLDs; 3.8 FPGA-Architekturen; 3.8.1 Multiplexer-Basiszellen; 3.8.2 LUT-Basiszellen; 3.8.3 Verbindungsarchitekturen; 3.8.4 I/O-Blöcke; 3.8.5 Entwicklungstrends bei FPGAs</subfield></datafield><datafield tag="505" ind1="8" ind2=" "><subfield code="a">Der Entwurf digitaler Hardware beruht heute im Wesentlichen auf so genannten Hardwarebeschreibungssprachen. Jedoch sind für den erfolgreichen Entwurf nicht nur Kenntnisse einer Hardwarebeschreibungssprache wichtig, sondern auch Kenntnisse der digitalen Schaltungstechnik sowie der rechnergestützten Entwurfswerkzeuge</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">Computer hardware description languages</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">Digital electronics</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">Technology</subfield></datafield><datafield tag="650" ind1=" " ind2="7"><subfield code="a">TECHNOLOGY & ENGINEERING / Mechanical</subfield><subfield code="2">bisacsh</subfield></datafield><datafield tag="650" ind1=" " ind2="7"><subfield code="a">Computer hardware description languages</subfield><subfield code="2">fast</subfield></datafield><datafield tag="650" ind1=" " ind2="7"><subfield code="a">Digital electronics</subfield><subfield code="2">fast</subfield></datafield><datafield tag="650" ind1=" " ind2="7"><subfield code="a">Electronic circuit design</subfield><subfield code="2">fast</subfield></datafield><datafield tag="650" ind1=" " ind2="7"><subfield code="a">Field programmable gate arrays</subfield><subfield code="2">fast</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">Digital electronics</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">Electronic circuit design</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">Field programmable gate arrays</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">Computer hardware description languages</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">SystemC</subfield><subfield code="0">(DE-588)4737678-8</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Entwurfsautomation</subfield><subfield code="0">(DE-588)4312536-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Digitalschaltung</subfield><subfield code="0">(DE-588)4012295-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Field programmable gate array</subfield><subfield code="0">(DE-588)4347749-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="8">1\p</subfield><subfield code="0">(DE-588)4123623-3</subfield><subfield code="a">Lehrbuch</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Entwurfsautomation</subfield><subfield code="0">(DE-588)4312536-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Digitalschaltung</subfield><subfield code="0">(DE-588)4012295-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="2"><subfield code="a">Field programmable gate array</subfield><subfield code="0">(DE-588)4347749-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="3"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="4"><subfield code="a">SystemC</subfield><subfield code="0">(DE-588)4737678-8</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="8">2\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="700" ind1="1" ind2=" "><subfield code="a">Bartholomä, Ruben</subfield><subfield code="e">Sonstige</subfield><subfield code="4">oth</subfield></datafield><datafield tag="776" ind1="0" ind2="8"><subfield code="i">Erscheint auch als</subfield><subfield code="n">Druck-Ausgabe</subfield><subfield code="a">Kesel, Frank</subfield><subfield code="t">Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs : Einführung mit VHDL und SystemC.</subfield></datafield><datafield tag="856" ind1="4" ind2="0"><subfield code="u">http://search.ebscohost.com/login.aspx?direct=true&scope=site&db=nlebk&db=nlabk&AN=754108</subfield><subfield code="x">Aggregator</subfield><subfield code="3">Volltext</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">ZDB-4-EBA</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-028454609</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">2\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="966" ind1="e" ind2=" "><subfield code="u">http://search.ebscohost.com/login.aspx?direct=true&scope=site&db=nlebk&db=nlabk&AN=754108</subfield><subfield code="l">FAW01</subfield><subfield code="p">ZDB-4-EBA</subfield><subfield code="q">FAW_PDA_EBA</subfield><subfield code="x">Aggregator</subfield><subfield code="3">Volltext</subfield></datafield><datafield tag="966" ind1="e" ind2=" "><subfield code="u">http://search.ebscohost.com/login.aspx?direct=true&scope=site&db=nlebk&db=nlabk&AN=754108</subfield><subfield code="l">FAW02</subfield><subfield code="p">ZDB-4-EBA</subfield><subfield code="q">FAW_PDA_EBA</subfield><subfield code="x">Aggregator</subfield><subfield code="3">Volltext</subfield></datafield></record></collection> |
| genre | 1\p (DE-588)4123623-3 Lehrbuch gnd-content |
| genre_facet | Lehrbuch |
| id | DE-604.BV043029957 |
| illustrated | Not Illustrated |
| indexdate | 2024-07-10T07:15:27Z |
| institution | BVB |
| isbn | 3486747150 9783486747157 |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-028454609 |
| oclc_num | 880458867 |
| open_access_boolean | |
| owner | DE-1046 DE-1047 |
| owner_facet | DE-1046 DE-1047 |
| physical | 1 online resource (568 pages) |
| psigel | ZDB-4-EBA ZDB-4-EBA FAW_PDA_EBA |
| publishDate | 2013 |
| publishDateSearch | 2013 |
| publishDateSort | 2013 |
| publisher | De Gruyter |
| record_format | marc |
| series2 | Grundlagen der Elektro- und Informationstechnik |
| spelling | Kesel, Frank Verfasser aut Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs Einführung mit VHDL und SystemC. 3rd ed München De Gruyter 2013 1 online resource (568 pages) txt rdacontent c rdamedia cr rdacarrier Grundlagen der Elektro- und Informationstechnik Print version record. - 3.9 Zusammenfassung zu Kapitel 3 1 Einleitung; 1.1 Digitaltechnik und die mikroelektronische Revolution; 1.2 Abstraktionsebenen und EDA-Werkzeuge; 1.3 Ziele und Aufbau des Buches; 2 Modellierung von digitalen Schaltungen mit VHDL; 2.1 Historische Entwicklung von VHDL; 2.2 Grundlegende Konzepte von VHDL; 2.2.1 Entity und Architecture; 2.2.2 Verhaltensbeschreibungen und Prozesse; 2.2.3 Strukturbeschreibungen; 2.2.4 Testbenches und die Verifikation von VHDL-Entwürfen; 2.2.5 Kompilation von VHDL-Modellen; 2.2.6 Simulation von VHDL-Modellen; 2.2.7 Modellierung von Verzögerungszeiten in VHDL; 2.2.8 Variable und Signal 2.3 Objekte, Datentypen und Operatoren2.3.1 Deklaration und Verwendung von Objekten; 2.3.2 Überladen von Operatoren und Funktionen; 2.3.3 Gültigkeitsbereich von Objekten; 2.3.4 Übersicht über die VHDL-Datentypen und Operatoren; 2.3.5 Attribute; 2.4 Sequentielle Anweisungen; 2.4.1 IF-Verzweigungen; 2.4.2 CASE-Verzweigungen; 2.4.3 Schleifen; 2.4.4 Weitere sequentielle Anweisungen; 2.5 Nebenläufige Anweisungen; 2.5.1 Unbedingte nebenläufige Anweisungen; 2.5.2 Bedingte nebenläufige Anweisungen; 2.6 Unterprogramme und Packages; 2.7 Auflösungsfunktionen, mehrwertige Logik und IEEE-Datentypen 2.7.1 Auflösungsfunktionen und mehrwertige Logik2.7.2 Die IEEE 1164-Datentypen; 2.8 Weitere Konstruktionen für Strukturbeschreibungen; 2.8.1 Parametrisierung von Komponenten; 2.8.2 Iterative und bedingte Instanzierung; 2.8.3 Bindung von Komponenten; 2.9 Weitere VHDL-Konstruktionen; 2.10 Zusammenfassung zu Kapitel 2; 2.11 Übungsaufgaben; 3 Digitale integrierte Schaltungen; 3.1 Auswahl von Implementierungsformen für integrierte Schaltungen; 3.2 Grundlagen der CMOS-Schaltungstechnik; 3.2.1 DerMOS-Feldeffekttransistor; 3.2.2 Der CMOS-Inverter; 3.2.3 Statisches Verhalten des CMOS-Inverters 3.2.4 DynamischesVerhalten des CMOS-Inverters3.2.5 Leistungs- und Energieaufnahme von CMOS-Schaltungen; 3.3 Kombinatorische CMOS-Schaltungen; 3.3.1 Komplementäre statische CMOS Logikgatter; 3.3.2 Pass-Transistor-Logik und Transmission-Gate-Logik; 3.3.3 Tri-State-Treiber; 3.4 Sequentielle CMOS-Schaltungen; 3.4.1 Das Bistabilitäts-Prinzip; 3.4.2 Taktzustandsgesteuerte Latches; 3.4.3 Taktflankengesteuerte Flipflops; 3.4.4 Metastabilität und Synchronisation; 3.5 MOS Halbleiterspeicher; 3.5.1 Übersicht und Klassifikation von Halbleiterspeichern; 3.5.2 Matrixspeicher-Architekturen 3.5.3 SRAMSpeicherzellen3.5.4 EPROMSpeicherzellen; 3.5.5 EEPROMSpeicherzellen; 3.5.6 Flash Speicherzellen; 3.6 Programmierungstechnologien von MOS-PLDs; 3.6.1 Programmierungmit SRAM-Zellen; 3.6.2 Programmierungmit Floating-Gate-Zellen; 3.6.3 Programmierungmit Antifuses; 3.7 SPLD/CPLD-Architekturen; 3.7.1 Implementierung von Schaltfunktionenmit PROMs; 3.7.2 SPLDs: PLA- und PAL-Strukturen; 3.7.3 CPLDs; 3.8 FPGA-Architekturen; 3.8.1 Multiplexer-Basiszellen; 3.8.2 LUT-Basiszellen; 3.8.3 Verbindungsarchitekturen; 3.8.4 I/O-Blöcke; 3.8.5 Entwicklungstrends bei FPGAs Der Entwurf digitaler Hardware beruht heute im Wesentlichen auf so genannten Hardwarebeschreibungssprachen. Jedoch sind für den erfolgreichen Entwurf nicht nur Kenntnisse einer Hardwarebeschreibungssprache wichtig, sondern auch Kenntnisse der digitalen Schaltungstechnik sowie der rechnergestützten Entwurfswerkzeuge Computer hardware description languages Digital electronics Technology TECHNOLOGY & ENGINEERING / Mechanical bisacsh Computer hardware description languages fast Digital electronics fast Electronic circuit design fast Field programmable gate arrays fast Electronic circuit design Field programmable gate arrays SystemC (DE-588)4737678-8 gnd rswk-swf Entwurfsautomation (DE-588)4312536-0 gnd rswk-swf Digitalschaltung (DE-588)4012295-5 gnd rswk-swf Field programmable gate array (DE-588)4347749-5 gnd rswk-swf VHDL (DE-588)4254792-1 gnd rswk-swf 1\p (DE-588)4123623-3 Lehrbuch gnd-content Entwurfsautomation (DE-588)4312536-0 s Digitalschaltung (DE-588)4012295-5 s Field programmable gate array (DE-588)4347749-5 s VHDL (DE-588)4254792-1 s SystemC (DE-588)4737678-8 s 2\p DE-604 Bartholomä, Ruben Sonstige oth Erscheint auch als Druck-Ausgabe Kesel, Frank Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs : Einführung mit VHDL und SystemC. http://search.ebscohost.com/login.aspx?direct=true&scope=site&db=nlebk&db=nlabk&AN=754108 Aggregator Volltext 1\p cgwrk 20201028 DE-101 https://d-nb.info/provenance/plan#cgwrk 2\p cgwrk 20201028 DE-101 https://d-nb.info/provenance/plan#cgwrk |
| spellingShingle | Kesel, Frank Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs Einführung mit VHDL und SystemC. 1 Einleitung; 1.1 Digitaltechnik und die mikroelektronische Revolution; 1.2 Abstraktionsebenen und EDA-Werkzeuge; 1.3 Ziele und Aufbau des Buches; 2 Modellierung von digitalen Schaltungen mit VHDL; 2.1 Historische Entwicklung von VHDL; 2.2 Grundlegende Konzepte von VHDL; 2.2.1 Entity und Architecture; 2.2.2 Verhaltensbeschreibungen und Prozesse; 2.2.3 Strukturbeschreibungen; 2.2.4 Testbenches und die Verifikation von VHDL-Entwürfen; 2.2.5 Kompilation von VHDL-Modellen; 2.2.6 Simulation von VHDL-Modellen; 2.2.7 Modellierung von Verzögerungszeiten in VHDL; 2.2.8 Variable und Signal 2.3 Objekte, Datentypen und Operatoren2.3.1 Deklaration und Verwendung von Objekten; 2.3.2 Überladen von Operatoren und Funktionen; 2.3.3 Gültigkeitsbereich von Objekten; 2.3.4 Übersicht über die VHDL-Datentypen und Operatoren; 2.3.5 Attribute; 2.4 Sequentielle Anweisungen; 2.4.1 IF-Verzweigungen; 2.4.2 CASE-Verzweigungen; 2.4.3 Schleifen; 2.4.4 Weitere sequentielle Anweisungen; 2.5 Nebenläufige Anweisungen; 2.5.1 Unbedingte nebenläufige Anweisungen; 2.5.2 Bedingte nebenläufige Anweisungen; 2.6 Unterprogramme und Packages; 2.7 Auflösungsfunktionen, mehrwertige Logik und IEEE-Datentypen 2.7.1 Auflösungsfunktionen und mehrwertige Logik2.7.2 Die IEEE 1164-Datentypen; 2.8 Weitere Konstruktionen für Strukturbeschreibungen; 2.8.1 Parametrisierung von Komponenten; 2.8.2 Iterative und bedingte Instanzierung; 2.8.3 Bindung von Komponenten; 2.9 Weitere VHDL-Konstruktionen; 2.10 Zusammenfassung zu Kapitel 2; 2.11 Übungsaufgaben; 3 Digitale integrierte Schaltungen; 3.1 Auswahl von Implementierungsformen für integrierte Schaltungen; 3.2 Grundlagen der CMOS-Schaltungstechnik; 3.2.1 DerMOS-Feldeffekttransistor; 3.2.2 Der CMOS-Inverter; 3.2.3 Statisches Verhalten des CMOS-Inverters 3.2.4 DynamischesVerhalten des CMOS-Inverters3.2.5 Leistungs- und Energieaufnahme von CMOS-Schaltungen; 3.3 Kombinatorische CMOS-Schaltungen; 3.3.1 Komplementäre statische CMOS Logikgatter; 3.3.2 Pass-Transistor-Logik und Transmission-Gate-Logik; 3.3.3 Tri-State-Treiber; 3.4 Sequentielle CMOS-Schaltungen; 3.4.1 Das Bistabilitäts-Prinzip; 3.4.2 Taktzustandsgesteuerte Latches; 3.4.3 Taktflankengesteuerte Flipflops; 3.4.4 Metastabilität und Synchronisation; 3.5 MOS Halbleiterspeicher; 3.5.1 Übersicht und Klassifikation von Halbleiterspeichern; 3.5.2 Matrixspeicher-Architekturen 3.5.3 SRAMSpeicherzellen3.5.4 EPROMSpeicherzellen; 3.5.5 EEPROMSpeicherzellen; 3.5.6 Flash Speicherzellen; 3.6 Programmierungstechnologien von MOS-PLDs; 3.6.1 Programmierungmit SRAM-Zellen; 3.6.2 Programmierungmit Floating-Gate-Zellen; 3.6.3 Programmierungmit Antifuses; 3.7 SPLD/CPLD-Architekturen; 3.7.1 Implementierung von Schaltfunktionenmit PROMs; 3.7.2 SPLDs: PLA- und PAL-Strukturen; 3.7.3 CPLDs; 3.8 FPGA-Architekturen; 3.8.1 Multiplexer-Basiszellen; 3.8.2 LUT-Basiszellen; 3.8.3 Verbindungsarchitekturen; 3.8.4 I/O-Blöcke; 3.8.5 Entwicklungstrends bei FPGAs Der Entwurf digitaler Hardware beruht heute im Wesentlichen auf so genannten Hardwarebeschreibungssprachen. Jedoch sind für den erfolgreichen Entwurf nicht nur Kenntnisse einer Hardwarebeschreibungssprache wichtig, sondern auch Kenntnisse der digitalen Schaltungstechnik sowie der rechnergestützten Entwurfswerkzeuge Computer hardware description languages Digital electronics Technology TECHNOLOGY & ENGINEERING / Mechanical bisacsh Computer hardware description languages fast Digital electronics fast Electronic circuit design fast Field programmable gate arrays fast Electronic circuit design Field programmable gate arrays SystemC (DE-588)4737678-8 gnd Entwurfsautomation (DE-588)4312536-0 gnd Digitalschaltung (DE-588)4012295-5 gnd Field programmable gate array (DE-588)4347749-5 gnd VHDL (DE-588)4254792-1 gnd |
| subject_GND | (DE-588)4737678-8 (DE-588)4312536-0 (DE-588)4012295-5 (DE-588)4347749-5 (DE-588)4254792-1 (DE-588)4123623-3 |
| title | Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs Einführung mit VHDL und SystemC. |
| title_auth | Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs Einführung mit VHDL und SystemC. |
| title_exact_search | Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs Einführung mit VHDL und SystemC. |
| title_full | Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs Einführung mit VHDL und SystemC. |
| title_fullStr | Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs Einführung mit VHDL und SystemC. |
| title_full_unstemmed | Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs Einführung mit VHDL und SystemC. |
| title_short | Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs |
| title_sort | entwurf von digitalen schaltungen und systemen mit hdls und fpgas einfuhrung mit vhdl und systemc |
| title_sub | Einführung mit VHDL und SystemC. |
| topic | Computer hardware description languages Digital electronics Technology TECHNOLOGY & ENGINEERING / Mechanical bisacsh Computer hardware description languages fast Digital electronics fast Electronic circuit design fast Field programmable gate arrays fast Electronic circuit design Field programmable gate arrays SystemC (DE-588)4737678-8 gnd Entwurfsautomation (DE-588)4312536-0 gnd Digitalschaltung (DE-588)4012295-5 gnd Field programmable gate array (DE-588)4347749-5 gnd VHDL (DE-588)4254792-1 gnd |
| topic_facet | Computer hardware description languages Digital electronics Technology TECHNOLOGY & ENGINEERING / Mechanical Electronic circuit design Field programmable gate arrays SystemC Entwurfsautomation Digitalschaltung Field programmable gate array VHDL Lehrbuch |
| url | http://search.ebscohost.com/login.aspx?direct=true&scope=site&db=nlebk&db=nlabk&AN=754108 |
| work_keys_str_mv | AT keselfrank entwurfvondigitalenschaltungenundsystemenmithdlsundfpgaseinfuhrungmitvhdlundsystemc AT bartholomaruben entwurfvondigitalenschaltungenundsystemenmithdlsundfpgaseinfuhrungmitvhdlundsystemc |