(2014). Testing for small-delay defects in nanoscale CMOS integrated circuits.
Chicago-Zitierstil (17. Ausg.)Testing for Small-delay Defects in Nanoscale CMOS Integrated Circuits. 2014.
MLA-Zitierstil (9. Ausg.)Testing for Small-delay Defects in Nanoscale CMOS Integrated Circuits. 2014.
Achtung: Diese Zitate sind unter Umständen nicht zu 100% korrekt.