Hardware Design: Formaler Entwurf digitaler Schaltungen
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Elektronisch E-Book |
| Sprache: | German |
| Veröffentlicht: |
Wiesbaden
Vieweg+Teubner Verlag
1997
|
| Ausgabe: | 2., bearbeitete Auflage |
| Schriftenreihe: | TEUBNER TEXTE zur Informatik
15 |
| Schlagworte: | |
| Online-Zugang: | Volltext |
| Beschreibung: | Das vorliegende Lehrbuch ist aus Vorlesungen des zweiten Autors entstanden. Es beschäftigt sich in mathematisch präziser Weise mit einem ganz und gar praktischen Thema, nämlich dem Entwurf digitaler Hardware. Kapitel 1 enthält eine Diskussion mathematischer Grundbegriffe. In den Kapiteln 2 bis 4 werden die notwendigen theoretischen Grundlagen über Boole'sche Ausdrücke, Schaltkreiskomplexität und Rechnerarithmetik behandelt. Der Übergang von der abstrakten Schaltkreistheorie zum Entwurf konkreter Schaltungen findet nahtlos in Kapitel 5 statt, wo aus den Verzögerungszeiten von Gattern das zeitliche Verhalten von Flipflops und anderen Speicherbausteinen abgeleitet wird. Kapitel 6 enthält dann das vollständige Design eines einfachen Rechners. Für die 2., bearbeitete Auflage wurden Fehler und Unstimmigkeiten bereinigt und ein Beweis vereinfacht |
| Beschreibung: | 1 Online-Ressource (415 S.) |
| ISBN: | 9783322953780 9783815423042 |
| ISSN: | 1615-4584 |
| DOI: | 10.1007/978-3-322-95378-0 |
Internformat
MARC
| LEADER | 00000nmm a2200000zcb4500 | ||
|---|---|---|---|
| 001 | BV042431075 | ||
| 003 | DE-604 | ||
| 005 | 20170606 | ||
| 007 | cr|uuu---uuuuu | ||
| 008 | 150320s1997 |||| o||u| ||||||ger d | ||
| 020 | |a 9783322953780 |c Online |9 978-3-322-95378-0 | ||
| 020 | |a 9783815423042 |c Print |9 978-3-8154-2304-2 | ||
| 024 | 7 | |a 10.1007/978-3-322-95378-0 |2 doi | |
| 035 | |a (OCoLC)863881495 | ||
| 035 | |a (DE-599)BVBBV042431075 | ||
| 040 | |a DE-604 |b ger |e aacr | ||
| 041 | 0 | |a ger | |
| 049 | |a DE-91 |a DE-634 |a DE-92 |a DE-573 |a DE-706 |a DE-860 |a DE-1046 |a DE-Aug4 | ||
| 082 | 0 | |a 004 |2 23 | |
| 084 | |a DAT 000 |2 stub | ||
| 084 | |a TEC 000 |2 stub | ||
| 100 | 1 | |a Keller, Jörg |e Verfasser |4 aut | |
| 245 | 1 | 0 | |a Hardware Design |b Formaler Entwurf digitaler Schaltungen |c von Jörg Keller, Wolfgang J. Paul |
| 250 | |a 2., bearbeitete Auflage | ||
| 264 | 1 | |a Wiesbaden |b Vieweg+Teubner Verlag |c 1997 | |
| 300 | |a 1 Online-Ressource (415 S.) | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b c |2 rdamedia | ||
| 338 | |b cr |2 rdacarrier | ||
| 490 | 0 | |a TEUBNER TEXTE zur Informatik |v 15 |x 1615-4584 | |
| 500 | |a Das vorliegende Lehrbuch ist aus Vorlesungen des zweiten Autors entstanden. Es beschäftigt sich in mathematisch präziser Weise mit einem ganz und gar praktischen Thema, nämlich dem Entwurf digitaler Hardware. Kapitel 1 enthält eine Diskussion mathematischer Grundbegriffe. In den Kapiteln 2 bis 4 werden die notwendigen theoretischen Grundlagen über Boole'sche Ausdrücke, Schaltkreiskomplexität und Rechnerarithmetik behandelt. Der Übergang von der abstrakten Schaltkreistheorie zum Entwurf konkreter Schaltungen findet nahtlos in Kapitel 5 statt, wo aus den Verzögerungszeiten von Gattern das zeitliche Verhalten von Flipflops und anderen Speicherbausteinen abgeleitet wird. Kapitel 6 enthält dann das vollständige Design eines einfachen Rechners. Für die 2., bearbeitete Auflage wurden Fehler und Unstimmigkeiten bereinigt und ein Beweis vereinfacht | ||
| 650 | 4 | |a Computer science | |
| 650 | 4 | |a Computer hardware | |
| 650 | 4 | |a Computer Science | |
| 650 | 4 | |a Computer Hardware | |
| 650 | 4 | |a Computer Engineering | |
| 650 | 4 | |a Informatik | |
| 650 | 0 | 7 | |a Formale Methode |0 (DE-588)4333722-3 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Hardwareentwurf |0 (DE-588)4159103-3 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Entwurf |0 (DE-588)4121208-3 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Schaltungsentwurf |0 (DE-588)4179389-4 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Logische Schaltung |0 (DE-588)4131023-8 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Digitalschaltung |0 (DE-588)4012295-5 |2 gnd |9 rswk-swf |
| 655 | 7 | |8 1\p |0 (DE-588)4123623-3 |a Lehrbuch |2 gnd-content | |
| 689 | 0 | 0 | |a Logische Schaltung |0 (DE-588)4131023-8 |D s |
| 689 | 0 | 1 | |a Entwurf |0 (DE-588)4121208-3 |D s |
| 689 | 0 | |8 2\p |5 DE-604 | |
| 689 | 1 | 0 | |a Logische Schaltung |0 (DE-588)4131023-8 |D s |
| 689 | 1 | 1 | |a Schaltungsentwurf |0 (DE-588)4179389-4 |D s |
| 689 | 1 | |8 3\p |5 DE-604 | |
| 689 | 2 | 0 | |a Digitalschaltung |0 (DE-588)4012295-5 |D s |
| 689 | 2 | 1 | |a Schaltungsentwurf |0 (DE-588)4179389-4 |D s |
| 689 | 2 | |8 4\p |5 DE-604 | |
| 689 | 3 | 0 | |a Hardwareentwurf |0 (DE-588)4159103-3 |D s |
| 689 | 3 | 1 | |a Formale Methode |0 (DE-588)4333722-3 |D s |
| 689 | 3 | |8 5\p |5 DE-604 | |
| 700 | 1 | |a Paul, Wolfgang J. |e Sonstige |4 oth | |
| 856 | 4 | 0 | |u https://doi.org/10.1007/978-3-322-95378-0 |x Verlag |3 Volltext |
| 912 | |a ZDB-2-STI |a ZDB-2-BAD | ||
| 940 | 1 | |q ZDB-2-STI_Archive | |
| 940 | 1 | |q ZDB-2-STI_1990/1999 | |
| 999 | |a oai:aleph.bib-bvb.de:BVB01-027866406 | ||
| 883 | 1 | |8 1\p |a cgwrk |d 20201028 |q DE-101 |u https://d-nb.info/provenance/plan#cgwrk | |
| 883 | 1 | |8 2\p |a cgwrk |d 20201028 |q DE-101 |u https://d-nb.info/provenance/plan#cgwrk | |
| 883 | 1 | |8 3\p |a cgwrk |d 20201028 |q DE-101 |u https://d-nb.info/provenance/plan#cgwrk | |
| 883 | 1 | |8 4\p |a cgwrk |d 20201028 |q DE-101 |u https://d-nb.info/provenance/plan#cgwrk | |
| 883 | 1 | |8 5\p |a cgwrk |d 20201028 |q DE-101 |u https://d-nb.info/provenance/plan#cgwrk | |
Datensatz im Suchindex
| _version_ | 1804153113747128320 |
|---|---|
| any_adam_object | |
| author | Keller, Jörg |
| author_facet | Keller, Jörg |
| author_role | aut |
| author_sort | Keller, Jörg |
| author_variant | j k jk |
| building | Verbundindex |
| bvnumber | BV042431075 |
| classification_tum | DAT 000 TEC 000 |
| collection | ZDB-2-STI ZDB-2-BAD |
| ctrlnum | (OCoLC)863881495 (DE-599)BVBBV042431075 |
| dewey-full | 004 |
| dewey-hundreds | 000 - Computer science, information, general works |
| dewey-ones | 004 - Computer science |
| dewey-raw | 004 |
| dewey-search | 004 |
| dewey-sort | 14 |
| dewey-tens | 000 - Computer science, information, general works |
| discipline | Technik Technik Informatik |
| doi_str_mv | 10.1007/978-3-322-95378-0 |
| edition | 2., bearbeitete Auflage |
| format | Electronic eBook |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>03867nmm a2200769zcb4500</leader><controlfield tag="001">BV042431075</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20170606 </controlfield><controlfield tag="007">cr|uuu---uuuuu</controlfield><controlfield tag="008">150320s1997 |||| o||u| ||||||ger d</controlfield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">9783322953780</subfield><subfield code="c">Online</subfield><subfield code="9">978-3-322-95378-0</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">9783815423042</subfield><subfield code="c">Print</subfield><subfield code="9">978-3-8154-2304-2</subfield></datafield><datafield tag="024" ind1="7" ind2=" "><subfield code="a">10.1007/978-3-322-95378-0</subfield><subfield code="2">doi</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)863881495</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV042431075</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">aacr</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-91</subfield><subfield code="a">DE-634</subfield><subfield code="a">DE-92</subfield><subfield code="a">DE-573</subfield><subfield code="a">DE-706</subfield><subfield code="a">DE-860</subfield><subfield code="a">DE-1046</subfield><subfield code="a">DE-Aug4</subfield></datafield><datafield tag="082" ind1="0" ind2=" "><subfield code="a">004</subfield><subfield code="2">23</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">DAT 000</subfield><subfield code="2">stub</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">TEC 000</subfield><subfield code="2">stub</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Keller, Jörg</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Hardware Design</subfield><subfield code="b">Formaler Entwurf digitaler Schaltungen</subfield><subfield code="c">von Jörg Keller, Wolfgang J. Paul</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">2., bearbeitete Auflage</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Wiesbaden</subfield><subfield code="b">Vieweg+Teubner Verlag</subfield><subfield code="c">1997</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">1 Online-Ressource (415 S.)</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">c</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">cr</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="0" ind2=" "><subfield code="a">TEUBNER TEXTE zur Informatik</subfield><subfield code="v">15</subfield><subfield code="x">1615-4584</subfield></datafield><datafield tag="500" ind1=" " ind2=" "><subfield code="a">Das vorliegende Lehrbuch ist aus Vorlesungen des zweiten Autors entstanden. Es beschäftigt sich in mathematisch präziser Weise mit einem ganz und gar praktischen Thema, nämlich dem Entwurf digitaler Hardware. Kapitel 1 enthält eine Diskussion mathematischer Grundbegriffe. In den Kapiteln 2 bis 4 werden die notwendigen theoretischen Grundlagen über Boole'sche Ausdrücke, Schaltkreiskomplexität und Rechnerarithmetik behandelt. Der Übergang von der abstrakten Schaltkreistheorie zum Entwurf konkreter Schaltungen findet nahtlos in Kapitel 5 statt, wo aus den Verzögerungszeiten von Gattern das zeitliche Verhalten von Flipflops und anderen Speicherbausteinen abgeleitet wird. Kapitel 6 enthält dann das vollständige Design eines einfachen Rechners. Für die 2., bearbeitete Auflage wurden Fehler und Unstimmigkeiten bereinigt und ein Beweis vereinfacht</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">Computer science</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">Computer hardware</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">Computer Science</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">Computer Hardware</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">Computer Engineering</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">Informatik</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Formale Methode</subfield><subfield code="0">(DE-588)4333722-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Hardwareentwurf</subfield><subfield code="0">(DE-588)4159103-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Entwurf</subfield><subfield code="0">(DE-588)4121208-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Schaltungsentwurf</subfield><subfield code="0">(DE-588)4179389-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Logische Schaltung</subfield><subfield code="0">(DE-588)4131023-8</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Digitalschaltung</subfield><subfield code="0">(DE-588)4012295-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="8">1\p</subfield><subfield code="0">(DE-588)4123623-3</subfield><subfield code="a">Lehrbuch</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Logische Schaltung</subfield><subfield code="0">(DE-588)4131023-8</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Entwurf</subfield><subfield code="0">(DE-588)4121208-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="8">2\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">Logische Schaltung</subfield><subfield code="0">(DE-588)4131023-8</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="1"><subfield code="a">Schaltungsentwurf</subfield><subfield code="0">(DE-588)4179389-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="8">3\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="2" ind2="0"><subfield code="a">Digitalschaltung</subfield><subfield code="0">(DE-588)4012295-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="2" ind2="1"><subfield code="a">Schaltungsentwurf</subfield><subfield code="0">(DE-588)4179389-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="2" ind2=" "><subfield code="8">4\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="3" ind2="0"><subfield code="a">Hardwareentwurf</subfield><subfield code="0">(DE-588)4159103-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="3" ind2="1"><subfield code="a">Formale Methode</subfield><subfield code="0">(DE-588)4333722-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="3" ind2=" "><subfield code="8">5\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="700" ind1="1" ind2=" "><subfield code="a">Paul, Wolfgang J.</subfield><subfield code="e">Sonstige</subfield><subfield code="4">oth</subfield></datafield><datafield tag="856" ind1="4" ind2="0"><subfield code="u">https://doi.org/10.1007/978-3-322-95378-0</subfield><subfield code="x">Verlag</subfield><subfield code="3">Volltext</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">ZDB-2-STI</subfield><subfield code="a">ZDB-2-BAD</subfield></datafield><datafield tag="940" ind1="1" ind2=" "><subfield code="q">ZDB-2-STI_Archive</subfield></datafield><datafield tag="940" ind1="1" ind2=" "><subfield code="q">ZDB-2-STI_1990/1999</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-027866406</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">2\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">3\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">4\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">5\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield></record></collection> |
| genre | 1\p (DE-588)4123623-3 Lehrbuch gnd-content |
| genre_facet | Lehrbuch |
| id | DE-604.BV042431075 |
| illustrated | Not Illustrated |
| indexdate | 2024-07-10T01:21:27Z |
| institution | BVB |
| isbn | 9783322953780 9783815423042 |
| issn | 1615-4584 |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-027866406 |
| oclc_num | 863881495 |
| open_access_boolean | |
| owner | DE-91 DE-BY-TUM DE-634 DE-92 DE-573 DE-706 DE-860 DE-1046 DE-Aug4 |
| owner_facet | DE-91 DE-BY-TUM DE-634 DE-92 DE-573 DE-706 DE-860 DE-1046 DE-Aug4 |
| physical | 1 Online-Ressource (415 S.) |
| psigel | ZDB-2-STI ZDB-2-BAD ZDB-2-STI_Archive ZDB-2-STI_1990/1999 |
| publishDate | 1997 |
| publishDateSearch | 1997 |
| publishDateSort | 1997 |
| publisher | Vieweg+Teubner Verlag |
| record_format | marc |
| series2 | TEUBNER TEXTE zur Informatik |
| spelling | Keller, Jörg Verfasser aut Hardware Design Formaler Entwurf digitaler Schaltungen von Jörg Keller, Wolfgang J. Paul 2., bearbeitete Auflage Wiesbaden Vieweg+Teubner Verlag 1997 1 Online-Ressource (415 S.) txt rdacontent c rdamedia cr rdacarrier TEUBNER TEXTE zur Informatik 15 1615-4584 Das vorliegende Lehrbuch ist aus Vorlesungen des zweiten Autors entstanden. Es beschäftigt sich in mathematisch präziser Weise mit einem ganz und gar praktischen Thema, nämlich dem Entwurf digitaler Hardware. Kapitel 1 enthält eine Diskussion mathematischer Grundbegriffe. In den Kapiteln 2 bis 4 werden die notwendigen theoretischen Grundlagen über Boole'sche Ausdrücke, Schaltkreiskomplexität und Rechnerarithmetik behandelt. Der Übergang von der abstrakten Schaltkreistheorie zum Entwurf konkreter Schaltungen findet nahtlos in Kapitel 5 statt, wo aus den Verzögerungszeiten von Gattern das zeitliche Verhalten von Flipflops und anderen Speicherbausteinen abgeleitet wird. Kapitel 6 enthält dann das vollständige Design eines einfachen Rechners. Für die 2., bearbeitete Auflage wurden Fehler und Unstimmigkeiten bereinigt und ein Beweis vereinfacht Computer science Computer hardware Computer Science Computer Hardware Computer Engineering Informatik Formale Methode (DE-588)4333722-3 gnd rswk-swf Hardwareentwurf (DE-588)4159103-3 gnd rswk-swf Entwurf (DE-588)4121208-3 gnd rswk-swf Schaltungsentwurf (DE-588)4179389-4 gnd rswk-swf Logische Schaltung (DE-588)4131023-8 gnd rswk-swf Digitalschaltung (DE-588)4012295-5 gnd rswk-swf 1\p (DE-588)4123623-3 Lehrbuch gnd-content Logische Schaltung (DE-588)4131023-8 s Entwurf (DE-588)4121208-3 s 2\p DE-604 Schaltungsentwurf (DE-588)4179389-4 s 3\p DE-604 Digitalschaltung (DE-588)4012295-5 s 4\p DE-604 Hardwareentwurf (DE-588)4159103-3 s Formale Methode (DE-588)4333722-3 s 5\p DE-604 Paul, Wolfgang J. Sonstige oth https://doi.org/10.1007/978-3-322-95378-0 Verlag Volltext 1\p cgwrk 20201028 DE-101 https://d-nb.info/provenance/plan#cgwrk 2\p cgwrk 20201028 DE-101 https://d-nb.info/provenance/plan#cgwrk 3\p cgwrk 20201028 DE-101 https://d-nb.info/provenance/plan#cgwrk 4\p cgwrk 20201028 DE-101 https://d-nb.info/provenance/plan#cgwrk 5\p cgwrk 20201028 DE-101 https://d-nb.info/provenance/plan#cgwrk |
| spellingShingle | Keller, Jörg Hardware Design Formaler Entwurf digitaler Schaltungen Computer science Computer hardware Computer Science Computer Hardware Computer Engineering Informatik Formale Methode (DE-588)4333722-3 gnd Hardwareentwurf (DE-588)4159103-3 gnd Entwurf (DE-588)4121208-3 gnd Schaltungsentwurf (DE-588)4179389-4 gnd Logische Schaltung (DE-588)4131023-8 gnd Digitalschaltung (DE-588)4012295-5 gnd |
| subject_GND | (DE-588)4333722-3 (DE-588)4159103-3 (DE-588)4121208-3 (DE-588)4179389-4 (DE-588)4131023-8 (DE-588)4012295-5 (DE-588)4123623-3 |
| title | Hardware Design Formaler Entwurf digitaler Schaltungen |
| title_auth | Hardware Design Formaler Entwurf digitaler Schaltungen |
| title_exact_search | Hardware Design Formaler Entwurf digitaler Schaltungen |
| title_full | Hardware Design Formaler Entwurf digitaler Schaltungen von Jörg Keller, Wolfgang J. Paul |
| title_fullStr | Hardware Design Formaler Entwurf digitaler Schaltungen von Jörg Keller, Wolfgang J. Paul |
| title_full_unstemmed | Hardware Design Formaler Entwurf digitaler Schaltungen von Jörg Keller, Wolfgang J. Paul |
| title_short | Hardware Design |
| title_sort | hardware design formaler entwurf digitaler schaltungen |
| title_sub | Formaler Entwurf digitaler Schaltungen |
| topic | Computer science Computer hardware Computer Science Computer Hardware Computer Engineering Informatik Formale Methode (DE-588)4333722-3 gnd Hardwareentwurf (DE-588)4159103-3 gnd Entwurf (DE-588)4121208-3 gnd Schaltungsentwurf (DE-588)4179389-4 gnd Logische Schaltung (DE-588)4131023-8 gnd Digitalschaltung (DE-588)4012295-5 gnd |
| topic_facet | Computer science Computer hardware Computer Science Computer Hardware Computer Engineering Informatik Formale Methode Hardwareentwurf Entwurf Schaltungsentwurf Logische Schaltung Digitalschaltung Lehrbuch |
| url | https://doi.org/10.1007/978-3-322-95378-0 |
| work_keys_str_mv | AT kellerjorg hardwaredesignformalerentwurfdigitalerschaltungen AT paulwolfgangj hardwaredesignformalerentwurfdigitalerschaltungen |