Rechnerarchitektur: Aufbau, Organisation und Implementierung, inklusive 64-Bit-Technologie und Parallelrechner
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Elektronisch E-Book |
| Sprache: | German |
| Veröffentlicht: |
Wiesbaden
Vieweg+Teubner Verlag
2002
|
| Ausgabe: | 3., vollständig aktualisierte und erweiterte Auflage |
| Schlagworte: | |
| Online-Zugang: | Volltext |
| Beschreibung: | Das kompakte Lehrbuch, erprobt in Lehrveranstaltungen in Tübingen und Leipzig, beschreibt die hardware-technischen Merkmale moderner Rechnerarchitekturen und herstellerabhängig deren konkrete und aktuelle Implementierungen. Die neue Auflage wurde vollständig aktualisiert und erweitert. Neu hinzugekommen sind Kapitel über neueste Entwicklungen auf dem Gebiet der 64 Bit-Architekturen (IA-64, Hammer, UltraSparc III, Power4), der Großrechner (Parallelrechner) und Multimedia. Außerdem gibt es einen kostenlosen Online-Service für den Einsatz des Buches in der Lehre |
| Beschreibung: | 1 Online-Ressource (XVIII, 430S. 360 Abb) |
| ISBN: | 9783322803382 9783528255985 |
| DOI: | 10.1007/978-3-322-80338-2 |
Internformat
MARC
| LEADER | 00000nmm a2200000zc 4500 | ||
|---|---|---|---|
| 001 | BV042428924 | ||
| 003 | DE-604 | ||
| 005 | 00000000000000.0 | ||
| 007 | cr|uuu---uuuuu | ||
| 008 | 150320s2002 |||| o||u| ||||||ger d | ||
| 020 | |a 9783322803382 |c Online |9 978-3-322-80338-2 | ||
| 020 | |a 9783528255985 |c Print |9 978-3-528-25598-5 | ||
| 024 | 7 | |a 10.1007/978-3-322-80338-2 |2 doi | |
| 035 | |a (OCoLC)863872218 | ||
| 035 | |a (DE-599)BVBBV042428924 | ||
| 040 | |a DE-604 |b ger |e aacr | ||
| 041 | 0 | |a ger | |
| 049 | |a DE-91 |a DE-634 |a DE-92 |a DE-573 |a DE-Aug4 |a DE-860 |a DE-1046 |a DE-706 |a DE-703 |a DE-1028 |a DE-83 | ||
| 082 | 0 | |a 004.1 |2 23 | |
| 084 | |a TEC 000 |2 stub | ||
| 084 | |a DAT 000 |2 stub | ||
| 100 | 1 | |a Herrmann, Paul |e Verfasser |4 aut | |
| 245 | 1 | 0 | |a Rechnerarchitektur |b Aufbau, Organisation und Implementierung, inklusive 64-Bit-Technologie und Parallelrechner |c von Paul Herrmann |
| 250 | |a 3., vollständig aktualisierte und erweiterte Auflage | ||
| 264 | 1 | |a Wiesbaden |b Vieweg+Teubner Verlag |c 2002 | |
| 300 | |a 1 Online-Ressource (XVIII, 430S. 360 Abb) | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b c |2 rdamedia | ||
| 338 | |b cr |2 rdacarrier | ||
| 500 | |a Das kompakte Lehrbuch, erprobt in Lehrveranstaltungen in Tübingen und Leipzig, beschreibt die hardware-technischen Merkmale moderner Rechnerarchitekturen und herstellerabhängig deren konkrete und aktuelle Implementierungen. Die neue Auflage wurde vollständig aktualisiert und erweitert. Neu hinzugekommen sind Kapitel über neueste Entwicklungen auf dem Gebiet der 64 Bit-Architekturen (IA-64, Hammer, UltraSparc III, Power4), der Großrechner (Parallelrechner) und Multimedia. Außerdem gibt es einen kostenlosen Online-Service für den Einsatz des Buches in der Lehre | ||
| 650 | 4 | |a Computer science | |
| 650 | 4 | |a Computer Science | |
| 650 | 4 | |a Processor Architectures | |
| 650 | 4 | |a Computer Engineering | |
| 650 | 4 | |a Informatik | |
| 650 | 0 | 7 | |a Computerarchitektur |0 (DE-588)4048717-9 |2 gnd |9 rswk-swf |
| 655 | 7 | |8 1\p |0 (DE-588)4123623-3 |a Lehrbuch |2 gnd-content | |
| 689 | 0 | 0 | |a Computerarchitektur |0 (DE-588)4048717-9 |D s |
| 689 | 0 | |8 2\p |5 DE-604 | |
| 856 | 4 | 0 | |u https://doi.org/10.1007/978-3-322-80338-2 |x Verlag |3 Volltext |
| 912 | |a ZDB-2-STI |a ZDB-2-BAD | ||
| 940 | 1 | |q ZDB-2-STI_Archive | |
| 940 | 1 | |q ZDB-2-STI_2000/2004 | |
| 999 | |a oai:aleph.bib-bvb.de:BVB01-027864255 | ||
| 883 | 1 | |8 1\p |a cgwrk |d 20201028 |q DE-101 |u https://d-nb.info/provenance/plan#cgwrk | |
| 883 | 1 | |8 2\p |a cgwrk |d 20201028 |q DE-101 |u https://d-nb.info/provenance/plan#cgwrk | |
Datensatz im Suchindex
| _version_ | 1804153109152268288 |
|---|---|
| any_adam_object | |
| author | Herrmann, Paul |
| author_facet | Herrmann, Paul |
| author_role | aut |
| author_sort | Herrmann, Paul |
| author_variant | p h ph |
| building | Verbundindex |
| bvnumber | BV042428924 |
| classification_tum | TEC 000 DAT 000 |
| collection | ZDB-2-STI ZDB-2-BAD |
| ctrlnum | (OCoLC)863872218 (DE-599)BVBBV042428924 |
| dewey-full | 004.1 |
| dewey-hundreds | 000 - Computer science, information, general works |
| dewey-ones | 004 - Computer science |
| dewey-raw | 004.1 |
| dewey-search | 004.1 |
| dewey-sort | 14.1 |
| dewey-tens | 000 - Computer science, information, general works |
| discipline | Technik Technik Informatik |
| doi_str_mv | 10.1007/978-3-322-80338-2 |
| edition | 3., vollständig aktualisierte und erweiterte Auflage |
| format | Electronic eBook |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>02505nmm a2200517zc 4500</leader><controlfield tag="001">BV042428924</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">00000000000000.0</controlfield><controlfield tag="007">cr|uuu---uuuuu</controlfield><controlfield tag="008">150320s2002 |||| o||u| ||||||ger d</controlfield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">9783322803382</subfield><subfield code="c">Online</subfield><subfield code="9">978-3-322-80338-2</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">9783528255985</subfield><subfield code="c">Print</subfield><subfield code="9">978-3-528-25598-5</subfield></datafield><datafield tag="024" ind1="7" ind2=" "><subfield code="a">10.1007/978-3-322-80338-2</subfield><subfield code="2">doi</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)863872218</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV042428924</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">aacr</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-91</subfield><subfield code="a">DE-634</subfield><subfield code="a">DE-92</subfield><subfield code="a">DE-573</subfield><subfield code="a">DE-Aug4</subfield><subfield code="a">DE-860</subfield><subfield code="a">DE-1046</subfield><subfield code="a">DE-706</subfield><subfield code="a">DE-703</subfield><subfield code="a">DE-1028</subfield><subfield code="a">DE-83</subfield></datafield><datafield tag="082" ind1="0" ind2=" "><subfield code="a">004.1</subfield><subfield code="2">23</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">TEC 000</subfield><subfield code="2">stub</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">DAT 000</subfield><subfield code="2">stub</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Herrmann, Paul</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Rechnerarchitektur</subfield><subfield code="b">Aufbau, Organisation und Implementierung, inklusive 64-Bit-Technologie und Parallelrechner</subfield><subfield code="c">von Paul Herrmann</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">3., vollständig aktualisierte und erweiterte Auflage</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Wiesbaden</subfield><subfield code="b">Vieweg+Teubner Verlag</subfield><subfield code="c">2002</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">1 Online-Ressource (XVIII, 430S. 360 Abb)</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">c</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">cr</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="500" ind1=" " ind2=" "><subfield code="a">Das kompakte Lehrbuch, erprobt in Lehrveranstaltungen in Tübingen und Leipzig, beschreibt die hardware-technischen Merkmale moderner Rechnerarchitekturen und herstellerabhängig deren konkrete und aktuelle Implementierungen. Die neue Auflage wurde vollständig aktualisiert und erweitert. Neu hinzugekommen sind Kapitel über neueste Entwicklungen auf dem Gebiet der 64 Bit-Architekturen (IA-64, Hammer, UltraSparc III, Power4), der Großrechner (Parallelrechner) und Multimedia. Außerdem gibt es einen kostenlosen Online-Service für den Einsatz des Buches in der Lehre</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">Computer science</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">Computer Science</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">Processor Architectures</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">Computer Engineering</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">Informatik</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Computerarchitektur</subfield><subfield code="0">(DE-588)4048717-9</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="8">1\p</subfield><subfield code="0">(DE-588)4123623-3</subfield><subfield code="a">Lehrbuch</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Computerarchitektur</subfield><subfield code="0">(DE-588)4048717-9</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="8">2\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="856" ind1="4" ind2="0"><subfield code="u">https://doi.org/10.1007/978-3-322-80338-2</subfield><subfield code="x">Verlag</subfield><subfield code="3">Volltext</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">ZDB-2-STI</subfield><subfield code="a">ZDB-2-BAD</subfield></datafield><datafield tag="940" ind1="1" ind2=" "><subfield code="q">ZDB-2-STI_Archive</subfield></datafield><datafield tag="940" ind1="1" ind2=" "><subfield code="q">ZDB-2-STI_2000/2004</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-027864255</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">2\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield></record></collection> |
| genre | 1\p (DE-588)4123623-3 Lehrbuch gnd-content |
| genre_facet | Lehrbuch |
| id | DE-604.BV042428924 |
| illustrated | Not Illustrated |
| indexdate | 2024-07-10T01:21:23Z |
| institution | BVB |
| isbn | 9783322803382 9783528255985 |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-027864255 |
| oclc_num | 863872218 |
| open_access_boolean | |
| owner | DE-91 DE-BY-TUM DE-634 DE-92 DE-573 DE-Aug4 DE-860 DE-1046 DE-706 DE-703 DE-1028 DE-83 |
| owner_facet | DE-91 DE-BY-TUM DE-634 DE-92 DE-573 DE-Aug4 DE-860 DE-1046 DE-706 DE-703 DE-1028 DE-83 |
| physical | 1 Online-Ressource (XVIII, 430S. 360 Abb) |
| psigel | ZDB-2-STI ZDB-2-BAD ZDB-2-STI_Archive ZDB-2-STI_2000/2004 |
| publishDate | 2002 |
| publishDateSearch | 2002 |
| publishDateSort | 2002 |
| publisher | Vieweg+Teubner Verlag |
| record_format | marc |
| spelling | Herrmann, Paul Verfasser aut Rechnerarchitektur Aufbau, Organisation und Implementierung, inklusive 64-Bit-Technologie und Parallelrechner von Paul Herrmann 3., vollständig aktualisierte und erweiterte Auflage Wiesbaden Vieweg+Teubner Verlag 2002 1 Online-Ressource (XVIII, 430S. 360 Abb) txt rdacontent c rdamedia cr rdacarrier Das kompakte Lehrbuch, erprobt in Lehrveranstaltungen in Tübingen und Leipzig, beschreibt die hardware-technischen Merkmale moderner Rechnerarchitekturen und herstellerabhängig deren konkrete und aktuelle Implementierungen. Die neue Auflage wurde vollständig aktualisiert und erweitert. Neu hinzugekommen sind Kapitel über neueste Entwicklungen auf dem Gebiet der 64 Bit-Architekturen (IA-64, Hammer, UltraSparc III, Power4), der Großrechner (Parallelrechner) und Multimedia. Außerdem gibt es einen kostenlosen Online-Service für den Einsatz des Buches in der Lehre Computer science Computer Science Processor Architectures Computer Engineering Informatik Computerarchitektur (DE-588)4048717-9 gnd rswk-swf 1\p (DE-588)4123623-3 Lehrbuch gnd-content Computerarchitektur (DE-588)4048717-9 s 2\p DE-604 https://doi.org/10.1007/978-3-322-80338-2 Verlag Volltext 1\p cgwrk 20201028 DE-101 https://d-nb.info/provenance/plan#cgwrk 2\p cgwrk 20201028 DE-101 https://d-nb.info/provenance/plan#cgwrk |
| spellingShingle | Herrmann, Paul Rechnerarchitektur Aufbau, Organisation und Implementierung, inklusive 64-Bit-Technologie und Parallelrechner Computer science Computer Science Processor Architectures Computer Engineering Informatik Computerarchitektur (DE-588)4048717-9 gnd |
| subject_GND | (DE-588)4048717-9 (DE-588)4123623-3 |
| title | Rechnerarchitektur Aufbau, Organisation und Implementierung, inklusive 64-Bit-Technologie und Parallelrechner |
| title_auth | Rechnerarchitektur Aufbau, Organisation und Implementierung, inklusive 64-Bit-Technologie und Parallelrechner |
| title_exact_search | Rechnerarchitektur Aufbau, Organisation und Implementierung, inklusive 64-Bit-Technologie und Parallelrechner |
| title_full | Rechnerarchitektur Aufbau, Organisation und Implementierung, inklusive 64-Bit-Technologie und Parallelrechner von Paul Herrmann |
| title_fullStr | Rechnerarchitektur Aufbau, Organisation und Implementierung, inklusive 64-Bit-Technologie und Parallelrechner von Paul Herrmann |
| title_full_unstemmed | Rechnerarchitektur Aufbau, Organisation und Implementierung, inklusive 64-Bit-Technologie und Parallelrechner von Paul Herrmann |
| title_short | Rechnerarchitektur |
| title_sort | rechnerarchitektur aufbau organisation und implementierung inklusive 64 bit technologie und parallelrechner |
| title_sub | Aufbau, Organisation und Implementierung, inklusive 64-Bit-Technologie und Parallelrechner |
| topic | Computer science Computer Science Processor Architectures Computer Engineering Informatik Computerarchitektur (DE-588)4048717-9 gnd |
| topic_facet | Computer science Computer Science Processor Architectures Computer Engineering Informatik Computerarchitektur Lehrbuch |
| url | https://doi.org/10.1007/978-3-322-80338-2 |
| work_keys_str_mv | AT herrmannpaul rechnerarchitekturaufbauorganisationundimplementierunginklusive64bittechnologieundparallelrechner |