Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs: Einführung mit VHDL und SystemC
Gespeichert in:
| Späterer Titel: | Kesel, Frank FPGA Hardware-Entwurf |
|---|---|
| Hauptverfasser: | , |
| Format: | Buch |
| Sprache: | German |
| Veröffentlicht: |
München
Oldenbourg
2013
|
| Ausgabe: | 3., korrigierte und aktualisierte Aufl. |
| Schlagworte: | |
| Online-Zugang: | Inhaltstext Inhaltsverzeichnis |
| Beschreibung: | XX, 548 S. Ill., graph. Darst. 24 cm |
| ISBN: | 9783486731811 9783486747157 |
Internformat
MARC
| LEADER | 00000nam a2200000 c 4500 | ||
|---|---|---|---|
| 001 | BV040977607 | ||
| 003 | DE-604 | ||
| 005 | 20181116 | ||
| 007 | t | ||
| 008 | 130502s2013 gw ad|| |||| 00||| ger d | ||
| 015 | |a 13,N14 |2 dnb | ||
| 016 | 7 | |a 1033013579 |2 DE-101 | |
| 020 | |a 9783486731811 |c Pb. : ca. EUR 49.80 (DE), ca. EUR 51.20 (AT), ca. sfr 66.90 (freier Pr.) |9 978-3-486-73181-1 | ||
| 020 | |a 9783486747157 |9 978-3-486-74715-7 | ||
| 035 | |a (OCoLC)852505640 | ||
| 035 | |a (DE-599)DNB1033013579 | ||
| 040 | |a DE-604 |b ger |e rakddb | ||
| 041 | 0 | |a ger | |
| 044 | |a gw |c XA-DE-BY | ||
| 049 | |a DE-M347 |a DE-91 |a DE-12 |a DE-210 |a DE-523 |a DE-859 |a DE-1050 |a DE-573 |a DE-83 |a DE-Aug4 |a DE-1043 |a DE-29T |a DE-11 |a DE-92 |a DE-B768 |a DE-2070s |a DE-634 |a DE-858 |a DE-355 |a DE-Po75 | ||
| 082 | 0 | |a 621.38150285 |2 22/ger | |
| 084 | |a ST 190 |0 (DE-625)143607: |2 rvk | ||
| 084 | |a ZN 4904 |0 (DE-625)157419: |2 rvk | ||
| 084 | |a ZN 4940 |0 (DE-625)157423: |2 rvk | ||
| 084 | |a ZN 5600 |0 (DE-625)157468: |2 rvk | ||
| 084 | |a ELT 453f |2 stub | ||
| 084 | |a 621.3 |2 sdnb | ||
| 084 | |a DAT 190f |2 stub | ||
| 100 | 1 | |a Kesel, Frank |d 1960- |e Verfasser |0 (DE-588)131547437 |4 aut | |
| 245 | 1 | 0 | |a Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs |b Einführung mit VHDL und SystemC |c Frank Kesel ; Ruben Bartholomä |
| 250 | |a 3., korrigierte und aktualisierte Aufl. | ||
| 264 | 1 | |a München |b Oldenbourg |c 2013 | |
| 300 | |a XX, 548 S. |b Ill., graph. Darst. |c 24 cm | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 650 | 0 | 7 | |a Field programmable gate array |0 (DE-588)4347749-5 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a SystemC |0 (DE-588)4737678-8 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a VHDL |0 (DE-588)4254792-1 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Digitalschaltung |0 (DE-588)4012295-5 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Entwurfsautomation |0 (DE-588)4312536-0 |2 gnd |9 rswk-swf |
| 655 | 7 | |0 (DE-588)4123623-3 |a Lehrbuch |2 gnd-content | |
| 689 | 0 | 0 | |a Entwurfsautomation |0 (DE-588)4312536-0 |D s |
| 689 | 0 | 1 | |a Digitalschaltung |0 (DE-588)4012295-5 |D s |
| 689 | 0 | 2 | |a Field programmable gate array |0 (DE-588)4347749-5 |D s |
| 689 | 0 | 3 | |a VHDL |0 (DE-588)4254792-1 |D s |
| 689 | 0 | 4 | |a SystemC |0 (DE-588)4737678-8 |D s |
| 689 | 0 | |5 DE-604 | |
| 700 | 1 | |a Bartholomä, Ruben |e Verfasser |0 (DE-588)1036632601 |4 aut | |
| 785 | 0 | 0 | |i Ersetzt durch |a Kesel, Frank |t FPGA Hardware-Entwurf |d 2018 |z 978-3-11-053142-8 |w (DE-604)BV045067668 |
| 856 | 4 | 2 | |m X:MVB |q text/html |u http://deposit.dnb.de/cgi-bin/dokserv?id=4288374&prov=M&dok_var=1&dok_ext=htm |3 Inhaltstext |
| 856 | 4 | 2 | |m DNB Datenaustausch |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=025955672&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
| 943 | 1 | |a oai:aleph.bib-bvb.de:BVB01-025955672 | |
Datensatz im Suchindex
| _version_ | 1809768621048594432 |
|---|---|
| adam_text |
IMAGE 1
INHALTSVERZEICHNIS
1 EINLEITUNG 1
1.1 DIGITALTECHNIK UND DIE MIKROELEKTRONISCHE REVOLUTION 1
1.2 ABSTRAKTIONSEBENEN UND EDA-WERKZEUGE 10
1.3 ZIELE UND AUFBAU DES BUCHES 17
2 MODELLIERUNG VON DIGITALEN SCHALTUNGEN MIT VHDL 21
2.1 HISTORISCHE ENTWICKLUNG VON VHDL 22
2.2 GRUNDLEGENDE KONZEPTE VON VHDL 25
2.2.1 ENTITY UND ARCHITECTURE 25
2.2.2 VERHALTENSBESCHREIBUNGEN UND PROZESSE 29
2.2.3 STRUKTURBESCHREIBUNGEN 35
2.2.4 TESTBENCHES UND DIE VERIFIKATION VON VHDL-ENTWUERFEN 40
2.2.5 KOMPILATION VON VHDL-MODELLEN 44
2.2.6 SIMULATION VON VHDL-MODELLEN 46
2.2.7 MODELLIERUNG VON VERZOEGERUNGSZEITEN IN VHDL 52
2.2.8 VARIABLE UND SIGNAL 54
2.3 OBJEKTE, DATENTYPEN UND OPERATOREN 57
2.3.1 DEKLARATION UND VERWENDUNG VON OBJEKTEN 57
2.3.2 UEBERLADEN VON OPERATOREN UND FUNKTIONEN 60
2.3.3 GUELTIGKEITSBEREICH VON OBJEKTEN 61
2.3.4 UEBERSICHT UEBER DIE VHDL-DATENTYPEN UND OPERATOREN 62
2.3.5 ATTRIBUTE 68
2.4 SEQUENTIELLE ANWEISUNGEN 70
2.4.1 IF-VERZWEIGUNGEN 70
2.4.2 CASE-VERZWEIGUNGEN 74
2.4.3 SCHLEIFEN 77
2.4.4 WEITERE SEQUENTIELLE ANWEISUNGEN 81
2.5 NEBENLAEUFIGE ANWEISUNGEN 83
2.5.1 UNBEDINGTE NEBENLAEUFIGE ANWEISUNGEN 83
2.5.2 BEDINGTE NEBENLAEUFIGE ANWEISUNGEN 84
HTTP://D-NB.INFO/1033013579
IMAGE 2
XVI
INHALTSVERZEICHNIS
2.6 UNTERPROGRAMME UND PACKAGES 86
2.7 AUFLOESUNGSFUNKTIONEN, MEHRWERTIGE LOGIK UND IEEE-DATENTYPEN 91 2.7.1
AUFLOESUNGSFUNKTIONEN UND MEHRWERTIGE LOGIK 91
2.7.2 DIE IEEE 1164-DATENTYPEN 96
2.8 WEITERE KONSTRUKTIONEN FUER STRUKTURBESCHREIBUNGEN 102
2.8.1 PARAMETRISIERUNG VON KOMPONENTEN 102
2.8.2 ITERATIVE UND BEDINGTE INSTANZIERUNG 105
2.8.3 BINDUNG VON KOMPONENTEN 106
2.9 WEITERE VHDL-KONSTRUKTIONEN 112
2.10 ZUSAMMENFASSUNG ZU KAPITEL 2 114
2.11 UEBUNGSAUFGABEN . 117
3 DIGITALE INTEGRIERTE SCHALTUNGEN 119
3.1 AUSWAHL VON IMPLEMENTIERUNGSFORMEN FUER INTEGRIERTE SCHALTUNGEN 119
3.2 GRUNDLAGEN DER CMOS-SCHALTUNGSTECHNIK 126
3.2.1 DER MOS-FELDEFFEKTTRANSISTOR 127
3.2.2 DER CMOS-INVERTER 138
3.2.3 STATISCHES VERHALTEN DES CMOS-INVERTERS 139
3.2.4 DYNAMISCHES VERHALTEN DES CMOS-INVERTERS 143
3.2.5 LEISTUNGS-UND ENERGIEAUFNAHME VON CMOS-SCHALTUNGEN 150
3.3 KOMBINATORISCHE CMOS-SCHALTUNGEN 156
3.3.1 KOMPLEMENTAERE STATISCHE CMOS LOGIKGATTER 156
3.3.2 PASS-TRANSISTOR-LOGIK UND TRANSMISSION-GATE-LOGIK 160
3.3.3 TRI-STATE-TREIBER 164
3.4 SEQUENTIELLE CMOS-SCHALTUNGEN 165
3.4.1 DAS BISTABILITAETS-PRINZIP 166
3.4.2 TAKTZUSTANDSGESTEUERTE LATCHES 167
3.4.3 TAKTFLANKENGESTEUERTE FLIPFLOPS 168
3.4.4 METASTABILITAET UND SYNCHRONISATION 170
3.5 MOS HALBLEITERSPEICHER 175
3.5.1 UEBERSICHT UND KLASSIFIKATION VON HALBLEITERSPEICHERN 176
3.5.2 MATRIXSPEICHER-ARCHITEKTUREN 180
3.5.3 SRAM SPEICHERZELLEN 183
3.5.4 EPROM SPEICHERZELLEN 185
3.5.5 EEPROM SPEICHERZELLEN 187
3.5.6 FLASH SPEICHERZELLEN 189
3.6 PROGRAMMIERUNGSTECHNOLOGIEN VON MOS-PLDS 193
3.6.1 PROGRAMMIERUNG MIT SRAM-ZELLEN 193
IMAGE 3
INHALTSVERZEICHNIS XVII
3.6.2 PROGRAMMIERUNG MIT FLOATING-GATE-ZELLEN 196
3.6.3 PROGRAMMIERUNG MIT ANTIFUSES 197
3.7 SPLD/CPLD-ARCHITEKTUREN 199
3.7.1 IMPLEMENTIERUNG VON SCHALTFUNKTIONEN MIT PROMS 199
3.7.2 SPLDS: PLA- UND PAL-STRUKTUREN 202
3.7.3 CPLDS 205
3.8 FPGA-ARCHITEKTUREN 208
3.8.1 MULTIPLEXER-BASISZELLEN 209
3.8.2 LUT-BASISZELLEN 211
3.8.3 VERBINDUNGSARCHITEKTUREN 214
3.8.4 I/O-BLOECKE 220
3.8.5 ENTWICKLUNGSTRENDS BEI FPGAS 221
3.9 ZUSAMMENFASSUNG ZU KAPITEL 3 224
3.10 UEBUNGSAUFGABEN 227
4 VON DER REGISTER-TRANSFER-EBENE ZUR GATTEREBENE 229
4.1 EINFUEHRUNG IN DIE LOGIKSYNTHESE 229
4.1.1 UEBERSETZUNG UND INFERENZ DES VHDL-CODES 230
4.1.2 SCHALTWERKSSYNTHESE 233
4.1.3 ZEITLICHE RANDBEDINGUNGEN FUER DIE SYNTHESE 240
4.1.4 STATISCHE TIMING-ANALYSE 242
4.1.5 DAS PROBLEM DES "FALSCHEN PFADES" 246
4.1.6 UMGEBUNG DES DESIGNS UND BETRIEBSBEDINGUNGEN 249
4.1.7 LOGIKOPTIMIERUNG UND TECHNOLOGIEABBILDUNG 251
4.1.8 MEHRSTUFIGE LOGIKOPTIMIERUNG 252
4.1.9 TECHNOLOGIEABBILDUNG FUER SRAM-FPGAS 255
4.1.10 EINFLUSS DER OPTIMIERUNGSVORGABEN AUF DAS SYNTHESEERGEBNIS 258
4.2 EIN 4-BIT-MIKROPROZESSOR ALS BEISPIEL 261
4.3 SCHALTWERKE UND ZAEHLER 264
4.3.1 STEUERWERK DES BEISPIEL-PROZESSORS 264
4.3.2 EINFLUSS DER ZUSTANDSCODIERUNG AUF DAS SYNTHESEERGEBNIS 268
4.3.3 DAS PROBLEM DER UNBENUTZTEN ZUSTAENDE 270
4.3.4 VERWENDUNG VON SIGNALEN UND VARIABLEN IN GETAKTETEN UND
KOMBINATORISCHEN PROZESSEN 275
4.3.5 BESCHREIBUNG VON ZAEHLERN IN VHDL 281
4.3.6 IMPLEMENTIERUNG VON ZAEHLERN IN FPG AS 285
4.4 ARITHMETISCHE EINHEITEN 289
4.4.1 ALU DES BEISPIEL-PROZESSORS 289
4.4.2 IMPLEMENTIERUNG VON ADDIERERN IN FPGAS 292
IMAGE 4
XVIII
INHALTSVERZEICHNIS
4.4.3 IMPLEMENTIERUNG VON SUBTRAHIERERN IN FPGAS 296
4.4.4 IMPLEMENTIERUNG VON MULTIPLIZIERERN IN FPGAS 300
4.4.5 RESSOURCENBEDARF VON LOGISCHEN, RELATIONALEN UND ARITHMETISCHEN
OPERATOREN 304
4.4.6 MEHRFACHNUTZUNG VON ARITHMETISCHEN RESSOURCEN 305
4.4.7 DARSTELLUNG VORZEICHENBEHAFTETER UND VORZEICHENLOSER ZAHLEN 307
4.5 INTEGRATION VON MATRIXSPEICHERN: RAM UND ROM 311
4.5.1 PROGRAMMSPEICHER DES BEISPIEL-PROZESSORS 312
4.5.2 VERWENDUNG VON SYNCHRONEN "BLOCK RAM"-SPEICHERN 315
4.5.3 DATENSPEICHER DES BEISPIEL-PROZESSORS 319
4.5.4 VERGLEICH VON "DISTRIBUTED RAM"UND "BLOCK RAM" 322
4.5.5 INSTANZIERUNG VON MAKROS UND VERWENDUNG VON MAKRO-GENERATOREN 323
4.6 ON-CHIP-BUSSE UND I/O-SCHNITTSTELLEN 326
4.6.1 DATENBUS DES BEISPIEL-PROZESSORS 327
4.6.2 MULTIPLEXER- UND LOGIK-BUSSE 329
4.6.3 TRISTATE-BUSSE 332
4.6.4 VERGLEICH VON TRISTATE-BUS UND LOGIK-BUS 336
4.6.5 PARALLELER PORT DES BEISPIEL-PROZESSORS 337
4.7 HAEUFIG BEGANGENE FEHLER UND WEITERE ASPEKTE DES RTL-ENTWURFS 340
4.7.1 HAEUFIGE FEHLER IN GETAKTETEN PROZESSEN (FLIPFLOPS) 341
4.7.2 HAEUFIGE FEHLER IN KOMBINATORISCHEN PROZESSEN (SCHALTNETZE) 344
4.7.3 OPTIMIERUNG DER SCHALTUNG 345
4.7.4 PARTITIONIERUNG DES ENTWURFS 350
4.8 ZUSAMMENFASSUNG ZU KAPITEL 4 352
4.9 UEBUNGSAUFGABEN 355
5 VON DER GATTEREBENE ZUR PHYSIKALISCHEN REALISIERUNG 359
5.1 ENTWURFSABLAUF FUER FPGAS 359
5.2 PHYSIKALISCHER ENTWURF VON FPGAS 363
5.2.1 ERSTELLEN DES FLOORPLANS 363
5.2.2 PLATZIERUNG DER KOMPONENTEN IM FPGA 366
5.2.3 VERDRAHTUNG DER KOMPONENTEN IM FPGA 370
5.2.4 PLATZIERUNG UND VERDRAHTUNG DES BEISPIEL-PROZESSORS 375
5.3 EINFLUSS DER VERDRAHTUNG AUF DAS ZEITVERHALTEN 376
5.3.1 ELEKTRISCHE PARAMETER DER VERDRAHTUNG 377
5.3.2 MODELLIERUNG DER VERZOEGERUNGSZEITEN DURCH DAS ELMORE-MODELL 379
5.3.3 INDUKTIVE UND KAPAZITIVE LEITUNGSEFFEKTE 383
5.3.4 VERDRAHTUNG UND ZEITVERHALTEN IM FPGA 386
5.3.5 LOGIKSYNTHESE UND PHYSIKALISCHER ENTWURF 393
IMAGE 5
INHALTSVERZEICHNIS XIX
5.4 SYNCHRONER ENTWURF UND TAKTVERTEILUNG 395
5.4.1 SYNCHRONE UND ASYNCHRONE DIGITALE SYSTEME 396
5.4.2 FLANKENGESTEUERTE UND PEGELGESTEUERTE SCHALTUNGEN 401
5.4.3 URSACHEN UND AUSWIRKUNGEN VON TAKTVERSATZ UND JITTER 403
5.4.4 TAKTVERTEILUNG IN FPGAS 410
5.4.5 SYNCHRONE ENTWURFSTECHNIKEN 418
5.5 SIMULATION DES ZEITVERHALTENS MIT VHDL 425
5.5.1 MODELLIERUNG DER SCHALTUNG MIT VITAL-KOMPONENTEN 425
5.5.2 AUSTAUSCH VON TIMING-DATEN MIT SDF 433
5.5.3 SIMULATION DES ZEITVERHALTENS MIT EINEM VHDL-SIMULATOR 436
5.6 BESTIMMUNG DER CHIPTEMPERATUR 440
5.7 ZUSAMMENFASSUNG ZU KAPITEL 5 441
5.8 UEBUNGSAUFGABEN 444
6 MODELLIERUNG VON DIGITALEN SCHALTUNGEN MIT SYSTEMC 447
6.1 MODELLIERUNG AUF REGISTER-TRANSFER-EBENE MIT SYSTEMC 448
6.1.1 MODULE 448
6.1.2 VERHALTENSBESCHREIBUNGEN AUF REGISTER-TRANSFER-EBENE 451
6.1.3 STRUKTURBESCHREIBUNGEN 455
6.1.4 TESTBENCHES 458
6.1.5 SIMULATION 461
6.2 HARDWAREORIENTIERTE SYSTEMC-DATENTYPEN 465
6.2.1 LOGIK-DATENTYPEN 465
6.2.2 INTEGER-DATENTYPEN 468
6.2.3 FIXPUNKT-DATENTYPEN 469
6.3 MODELLIERUNG AUF ALGORITHMISCHER EBENE MIT SYSTEMC 472
6.3.1 VERHALTENSBESCHREIBUNGEN AUF ALGORITHMISCHER EBENE 473
6.3.2 VON DER ALGORITHMISCHEN EBENE ZUR REGISTER-TRANSFER-EBENE 481
6.4 ZUSAMMENFASSUNG ZU KAPITEL 6 490
A ANHANG 491
A.L VERWENDETE SCHALTZEICHEN, ABKUERZUNGEN UND FORMELZEICHEN 491
A.1.1 SCHALTZEICHEN 491
A.L.2 ABKUERZUNGEN 493
A.L.3 FORMELZEICHEN 496
A.2 VHDL-SYNTAX 498
A.3 VHDL-STRUKTURBESCHREIBUNG DES BEISPIEL-PROZESSORS 506
IMAGE 6
XX INHALTSVERZEICHNIS
A.4 LOESUNGEN DER UEBUNGSAUFGABEN 509
A.4.1 UEBUNGSAUFGABEN AUS KAPITEL 2 509
A.4.2 UEBUNGSAUFGABEN AUS KAPITEL 3 512
A.4.3 UEBUNGSAUFGABEN AUS KAPITEL 4 515
A.4.4 UEBUNGSAUFGABEN AUS KAPITEL 5 525
LITERATURVERZEICHNIS 529
INDEX 537 |
| any_adam_object | 1 |
| author | Kesel, Frank 1960- Bartholomä, Ruben |
| author_GND | (DE-588)131547437 (DE-588)1036632601 |
| author_facet | Kesel, Frank 1960- Bartholomä, Ruben |
| author_role | aut aut |
| author_sort | Kesel, Frank 1960- |
| author_variant | f k fk r b rb |
| building | Verbundindex |
| bvnumber | BV040977607 |
| classification_rvk | ST 190 ZN 4904 ZN 4940 ZN 5600 |
| classification_tum | ELT 453f DAT 190f |
| ctrlnum | (OCoLC)852505640 (DE-599)DNB1033013579 |
| dewey-full | 621.38150285 |
| dewey-hundreds | 600 - Technology (Applied sciences) |
| dewey-ones | 621 - Applied physics |
| dewey-raw | 621.38150285 |
| dewey-search | 621.38150285 |
| dewey-sort | 3621.38150285 |
| dewey-tens | 620 - Engineering and allied operations |
| discipline | Informatik Elektrotechnik Elektrotechnik / Elektronik / Nachrichtentechnik |
| edition | 3., korrigierte und aktualisierte Aufl. |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>00000nam a2200000 c 4500</leader><controlfield tag="001">BV040977607</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20181116</controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">130502s2013 gw ad|| |||| 00||| ger d</controlfield><datafield tag="015" ind1=" " ind2=" "><subfield code="a">13,N14</subfield><subfield code="2">dnb</subfield></datafield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">1033013579</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">9783486731811</subfield><subfield code="c">Pb. : ca. EUR 49.80 (DE), ca. EUR 51.20 (AT), ca. sfr 66.90 (freier Pr.)</subfield><subfield code="9">978-3-486-73181-1</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">9783486747157</subfield><subfield code="9">978-3-486-74715-7</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)852505640</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)DNB1033013579</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">XA-DE-BY</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-M347</subfield><subfield code="a">DE-91</subfield><subfield code="a">DE-12</subfield><subfield code="a">DE-210</subfield><subfield code="a">DE-523</subfield><subfield code="a">DE-859</subfield><subfield code="a">DE-1050</subfield><subfield code="a">DE-573</subfield><subfield code="a">DE-83</subfield><subfield code="a">DE-Aug4</subfield><subfield code="a">DE-1043</subfield><subfield code="a">DE-29T</subfield><subfield code="a">DE-11</subfield><subfield code="a">DE-92</subfield><subfield code="a">DE-B768</subfield><subfield code="a">DE-2070s</subfield><subfield code="a">DE-634</subfield><subfield code="a">DE-858</subfield><subfield code="a">DE-355</subfield><subfield code="a">DE-Po75</subfield></datafield><datafield tag="082" ind1="0" ind2=" "><subfield code="a">621.38150285</subfield><subfield code="2">22/ger</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 190</subfield><subfield code="0">(DE-625)143607:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 4904</subfield><subfield code="0">(DE-625)157419:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 4940</subfield><subfield code="0">(DE-625)157423:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 5600</subfield><subfield code="0">(DE-625)157468:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ELT 453f</subfield><subfield code="2">stub</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">621.3</subfield><subfield code="2">sdnb</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">DAT 190f</subfield><subfield code="2">stub</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Kesel, Frank</subfield><subfield code="d">1960-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)131547437</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs</subfield><subfield code="b">Einführung mit VHDL und SystemC</subfield><subfield code="c">Frank Kesel ; Ruben Bartholomä</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">3., korrigierte und aktualisierte Aufl.</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">München</subfield><subfield code="b">Oldenbourg</subfield><subfield code="c">2013</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">XX, 548 S.</subfield><subfield code="b">Ill., graph. Darst.</subfield><subfield code="c">24 cm</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Field programmable gate array</subfield><subfield code="0">(DE-588)4347749-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">SystemC</subfield><subfield code="0">(DE-588)4737678-8</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Digitalschaltung</subfield><subfield code="0">(DE-588)4012295-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Entwurfsautomation</subfield><subfield code="0">(DE-588)4312536-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4123623-3</subfield><subfield code="a">Lehrbuch</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Entwurfsautomation</subfield><subfield code="0">(DE-588)4312536-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Digitalschaltung</subfield><subfield code="0">(DE-588)4012295-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="2"><subfield code="a">Field programmable gate array</subfield><subfield code="0">(DE-588)4347749-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="3"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="4"><subfield code="a">SystemC</subfield><subfield code="0">(DE-588)4737678-8</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="700" ind1="1" ind2=" "><subfield code="a">Bartholomä, Ruben</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)1036632601</subfield><subfield code="4">aut</subfield></datafield><datafield tag="785" ind1="0" ind2="0"><subfield code="i">Ersetzt durch</subfield><subfield code="a">Kesel, Frank</subfield><subfield code="t">FPGA Hardware-Entwurf</subfield><subfield code="d">2018</subfield><subfield code="z">978-3-11-053142-8</subfield><subfield code="w">(DE-604)BV045067668</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">X:MVB</subfield><subfield code="q">text/html</subfield><subfield code="u">http://deposit.dnb.de/cgi-bin/dokserv?id=4288374&prov=M&dok_var=1&dok_ext=htm</subfield><subfield code="3">Inhaltstext</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">DNB Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=025955672&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="943" ind1="1" ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-025955672</subfield></datafield></record></collection> |
| genre | (DE-588)4123623-3 Lehrbuch gnd-content |
| genre_facet | Lehrbuch |
| id | DE-604.BV040977607 |
| illustrated | Illustrated |
| indexdate | 2024-09-10T00:57:30Z |
| institution | BVB |
| isbn | 9783486731811 9783486747157 |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-025955672 |
| oclc_num | 852505640 |
| open_access_boolean | |
| owner | DE-M347 DE-91 DE-BY-TUM DE-12 DE-210 DE-523 DE-859 DE-1050 DE-573 DE-83 DE-Aug4 DE-1043 DE-29T DE-11 DE-92 DE-B768 DE-2070s DE-634 DE-858 DE-355 DE-BY-UBR DE-Po75 |
| owner_facet | DE-M347 DE-91 DE-BY-TUM DE-12 DE-210 DE-523 DE-859 DE-1050 DE-573 DE-83 DE-Aug4 DE-1043 DE-29T DE-11 DE-92 DE-B768 DE-2070s DE-634 DE-858 DE-355 DE-BY-UBR DE-Po75 |
| physical | XX, 548 S. Ill., graph. Darst. 24 cm |
| publishDate | 2013 |
| publishDateSearch | 2013 |
| publishDateSort | 2013 |
| publisher | Oldenbourg |
| record_format | marc |
| spelling | Kesel, Frank 1960- Verfasser (DE-588)131547437 aut Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs Einführung mit VHDL und SystemC Frank Kesel ; Ruben Bartholomä 3., korrigierte und aktualisierte Aufl. München Oldenbourg 2013 XX, 548 S. Ill., graph. Darst. 24 cm txt rdacontent n rdamedia nc rdacarrier Field programmable gate array (DE-588)4347749-5 gnd rswk-swf SystemC (DE-588)4737678-8 gnd rswk-swf VHDL (DE-588)4254792-1 gnd rswk-swf Digitalschaltung (DE-588)4012295-5 gnd rswk-swf Entwurfsautomation (DE-588)4312536-0 gnd rswk-swf (DE-588)4123623-3 Lehrbuch gnd-content Entwurfsautomation (DE-588)4312536-0 s Digitalschaltung (DE-588)4012295-5 s Field programmable gate array (DE-588)4347749-5 s VHDL (DE-588)4254792-1 s SystemC (DE-588)4737678-8 s DE-604 Bartholomä, Ruben Verfasser (DE-588)1036632601 aut Ersetzt durch Kesel, Frank FPGA Hardware-Entwurf 2018 978-3-11-053142-8 (DE-604)BV045067668 X:MVB text/html http://deposit.dnb.de/cgi-bin/dokserv?id=4288374&prov=M&dok_var=1&dok_ext=htm Inhaltstext DNB Datenaustausch application/pdf http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=025955672&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA Inhaltsverzeichnis |
| spellingShingle | Kesel, Frank 1960- Bartholomä, Ruben Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs Einführung mit VHDL und SystemC Field programmable gate array (DE-588)4347749-5 gnd SystemC (DE-588)4737678-8 gnd VHDL (DE-588)4254792-1 gnd Digitalschaltung (DE-588)4012295-5 gnd Entwurfsautomation (DE-588)4312536-0 gnd |
| subject_GND | (DE-588)4347749-5 (DE-588)4737678-8 (DE-588)4254792-1 (DE-588)4012295-5 (DE-588)4312536-0 (DE-588)4123623-3 |
| title | Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs Einführung mit VHDL und SystemC |
| title_auth | Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs Einführung mit VHDL und SystemC |
| title_exact_search | Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs Einführung mit VHDL und SystemC |
| title_full | Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs Einführung mit VHDL und SystemC Frank Kesel ; Ruben Bartholomä |
| title_fullStr | Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs Einführung mit VHDL und SystemC Frank Kesel ; Ruben Bartholomä |
| title_full_unstemmed | Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs Einführung mit VHDL und SystemC Frank Kesel ; Ruben Bartholomä |
| title_new | Kesel, Frank FPGA Hardware-Entwurf |
| title_short | Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs |
| title_sort | entwurf von digitalen schaltungen und systemen mit hdls und fpgas einfuhrung mit vhdl und systemc |
| title_sub | Einführung mit VHDL und SystemC |
| topic | Field programmable gate array (DE-588)4347749-5 gnd SystemC (DE-588)4737678-8 gnd VHDL (DE-588)4254792-1 gnd Digitalschaltung (DE-588)4012295-5 gnd Entwurfsautomation (DE-588)4312536-0 gnd |
| topic_facet | Field programmable gate array SystemC VHDL Digitalschaltung Entwurfsautomation Lehrbuch |
| url | http://deposit.dnb.de/cgi-bin/dokserv?id=4288374&prov=M&dok_var=1&dok_ext=htm http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=025955672&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| work_keys_str_mv | AT keselfrank entwurfvondigitalenschaltungenundsystemenmithdlsundfpgaseinfuhrungmitvhdlundsystemc AT bartholomaruben entwurfvondigitalenschaltungenundsystemenmithdlsundfpgaseinfuhrungmitvhdlundsystemc |