Verilog: Modellbildung für Synthese und Verifikation

Main description: Verilog ist die neben VHDL am weitesten verbreitete Hardware-Beschreibungssprache (HDL) für den Entwurf und die Beschreibung elektronischer Schaltkreise und Systeme. Gegenüber VHDL bietet Verilog vor allem den Vorteil der leichteren Erlernbarkeit, da es auf der im Ingenieurbereich...

Full description

Saved in:
Bibliographic Details
Main Author: Hoppe, Bernhard (Author)
Format: Electronic eBook
Language:German
Published: München [u.a.] Oldenbourg 2009
Subjects:
Online Access:Volltext
Summary:Main description: Verilog ist die neben VHDL am weitesten verbreitete Hardware-Beschreibungssprache (HDL) für den Entwurf und die Beschreibung elektronischer Schaltkreise und Systeme. Gegenüber VHDL bietet Verilog vor allem den Vorteil der leichteren Erlernbarkeit, da es auf der im Ingenieurbereich weit verbreiteten Sprache C aufgebaut ist. Das Buch von Bernhard Hoppe vermittelt alle relevanten Grundlagen und Anwendungsmöglichkeiten von Verilog und ermöglicht so einen schnellen Einstieg und Überblick. Es ist konzipiert als Lehrbuch für Studierende der Elektrotechnik im Hauptstudium, eignet sich aber auch zum Selbststudium für Berufspraktiker und andere Interessierte. Jedes Kapitel enthält Übungsaufgaben mit Lösungen; dem Buch ist eine CD mit Powerpoint-Folien für den Unterricht, einer Laboranleitung mit Zugang zu der XILINX Studentenversion für den Simulator MODELSIM und Quellcodes beigelegt.
Item Description:In: Oldenbourg-link.com
Physical Description:1 Online-Ressource graph. Darst. 1 CD-ROM
ISBN:9783486580044
9783486595079
DOI:10.1524/9783486595079

There is no print copy available.

Interlibrary loan Place Request Caution: Not in THWS collection! Get full text