Verilog: Modellbildung für Synthese und Verifikation
Main description: Verilog ist die neben VHDL am weitesten verbreitete Hardware-Beschreibungssprache (HDL) für den Entwurf und die Beschreibung elektronischer Schaltkreise und Systeme. Gegenüber VHDL bietet Verilog vor allem den Vorteil der leichteren Erlernbarkeit, da es auf der im Ingenieurbereich...
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Elektronisch E-Book |
| Sprache: | German |
| Veröffentlicht: |
München [u.a.]
Oldenbourg
2009
|
| Schlagworte: | |
| Online-Zugang: | Volltext |
| Zusammenfassung: | Main description: Verilog ist die neben VHDL am weitesten verbreitete Hardware-Beschreibungssprache (HDL) für den Entwurf und die Beschreibung elektronischer Schaltkreise und Systeme. Gegenüber VHDL bietet Verilog vor allem den Vorteil der leichteren Erlernbarkeit, da es auf der im Ingenieurbereich weit verbreiteten Sprache C aufgebaut ist. Das Buch von Bernhard Hoppe vermittelt alle relevanten Grundlagen und Anwendungsmöglichkeiten von Verilog und ermöglicht so einen schnellen Einstieg und Überblick. Es ist konzipiert als Lehrbuch für Studierende der Elektrotechnik im Hauptstudium, eignet sich aber auch zum Selbststudium für Berufspraktiker und andere Interessierte. Jedes Kapitel enthält Übungsaufgaben mit Lösungen; dem Buch ist eine CD mit Powerpoint-Folien für den Unterricht, einer Laboranleitung mit Zugang zu der XILINX Studentenversion für den Simulator MODELSIM und Quellcodes beigelegt. |
| Beschreibung: | In: Oldenbourg-link.com |
| Beschreibung: | 1 Online-Ressource graph. Darst. 1 CD-ROM |
| ISBN: | 9783486580044 9783486595079 |
| DOI: | 10.1524/9783486595079 |
Internformat
MARC
| LEADER | 00000nmm a2200000 c 4500 | ||
|---|---|---|---|
| 001 | BV036970064 | ||
| 003 | DE-604 | ||
| 005 | 00000000000000.0 | ||
| 007 | cr|uuu---uuuuu | ||
| 008 | 110120s2009 gw |||| o||u| ||||||ger d | ||
| 020 | |a 9783486580044 |9 978-3-486-58004-4 | ||
| 020 | |a 9783486595079 |9 978-3-486-59507-9 | ||
| 024 | 7 | |a 10.1524/9783486595079 |2 doi | |
| 035 | |a (OCoLC)873720358 | ||
| 035 | |a (DE-599)BSZ315905735 | ||
| 040 | |a DE-604 |b ger | ||
| 041 | 0 | |a ger | |
| 044 | |a gw |c XA-DE | ||
| 049 | |a DE-12 |a DE-526 |a DE-898 |a DE-523 |a DE-703 |a DE-29 |a DE-859 |a DE-860 |a DE-Aug4 |a DE-739 |a DE-1046 |a DE-706 |a DE-1043 |a DE-858 |a DE-19 | ||
| 084 | |a ST 250 |0 (DE-625)143626: |2 rvk | ||
| 100 | 1 | |a Hoppe, Bernhard |e Verfasser |4 aut | |
| 245 | 1 | 0 | |a Verilog |b Modellbildung für Synthese und Verifikation |c Bernhard Hoppe |
| 264 | 1 | |a München [u.a.] |b Oldenbourg |c 2009 | |
| 300 | |a 1 Online-Ressource |b graph. Darst. |e 1 CD-ROM | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b c |2 rdamedia | ||
| 338 | |b cr |2 rdacarrier | ||
| 500 | |a In: Oldenbourg-link.com | ||
| 520 | 1 | |a Main description: Verilog ist die neben VHDL am weitesten verbreitete Hardware-Beschreibungssprache (HDL) für den Entwurf und die Beschreibung elektronischer Schaltkreise und Systeme. Gegenüber VHDL bietet Verilog vor allem den Vorteil der leichteren Erlernbarkeit, da es auf der im Ingenieurbereich weit verbreiteten Sprache C aufgebaut ist. Das Buch von Bernhard Hoppe vermittelt alle relevanten Grundlagen und Anwendungsmöglichkeiten von Verilog und ermöglicht so einen schnellen Einstieg und Überblick. Es ist konzipiert als Lehrbuch für Studierende der Elektrotechnik im Hauptstudium, eignet sich aber auch zum Selbststudium für Berufspraktiker und andere Interessierte. Jedes Kapitel enthält Übungsaufgaben mit Lösungen; dem Buch ist eine CD mit Powerpoint-Folien für den Unterricht, einer Laboranleitung mit Zugang zu der XILINX Studentenversion für den Simulator MODELSIM und Quellcodes beigelegt. | |
| 650 | 0 | 7 | |a VERILOG |0 (DE-588)4268385-3 |2 gnd |9 rswk-swf |
| 655 | 7 | |0 (DE-588)4123623-3 |a Lehrbuch |2 gnd-content | |
| 689 | 0 | 0 | |a VERILOG |0 (DE-588)4268385-3 |D s |
| 689 | 0 | |5 DE-604 | |
| 776 | 0 | 8 | |i Erscheint auch als |n Druck-Ausgabe |a Hoppe, Bernhard |t Verilog |
| 856 | 4 | 0 | |q text/html |u https://doi.org/10.1524/9783486595079 |x Verlag |3 Volltext |
| 912 | |a ZDB-23-DGG |a ZDB-42-OBL |a ZDB-42-ON1 |a ZDB-23-GPS |a ZDB-23-GBA | ||
| 940 | 1 | |q BSB_LZA_Oldenbourg | |
| 940 | 1 | |q FKE_PDA_DGG | |
| 940 | 1 | |q FLA_PDA_DGG | |
| 940 | 1 | |q FHA_PDA_DGG | |
| 940 | 1 | |q UPA_PDA_DGG | |
| 940 | 1 | |q FAW_PDA_DGG | |
| 940 | 1 | |q FCO_PDA_DGG | |
| 940 | 1 | |q ZDB-23-GBA_2000/2014 | |
| 940 | 1 | |q ZDB-23-GPS_2000/2014 | |
| 999 | |a oai:aleph.bib-bvb.de:BVB01-020884816 | ||
Datensatz im Suchindex
| _version_ | 1804143696431546368 |
|---|---|
| any_adam_object | |
| author | Hoppe, Bernhard |
| author_facet | Hoppe, Bernhard |
| author_role | aut |
| author_sort | Hoppe, Bernhard |
| author_variant | b h bh |
| building | Verbundindex |
| bvnumber | BV036970064 |
| classification_rvk | ST 250 |
| collection | ZDB-23-DGG ZDB-42-OBL ZDB-42-ON1 ZDB-23-GPS ZDB-23-GBA |
| ctrlnum | (OCoLC)873720358 (DE-599)BSZ315905735 |
| discipline | Informatik |
| doi_str_mv | 10.1524/9783486595079 |
| format | Electronic eBook |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>02700nmm a2200517 c 4500</leader><controlfield tag="001">BV036970064</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">00000000000000.0</controlfield><controlfield tag="007">cr|uuu---uuuuu</controlfield><controlfield tag="008">110120s2009 gw |||| o||u| ||||||ger d</controlfield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">9783486580044</subfield><subfield code="9">978-3-486-58004-4</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">9783486595079</subfield><subfield code="9">978-3-486-59507-9</subfield></datafield><datafield tag="024" ind1="7" ind2=" "><subfield code="a">10.1524/9783486595079</subfield><subfield code="2">doi</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)873720358</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BSZ315905735</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">XA-DE</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-12</subfield><subfield code="a">DE-526</subfield><subfield code="a">DE-898</subfield><subfield code="a">DE-523</subfield><subfield code="a">DE-703</subfield><subfield code="a">DE-29</subfield><subfield code="a">DE-859</subfield><subfield code="a">DE-860</subfield><subfield code="a">DE-Aug4</subfield><subfield code="a">DE-739</subfield><subfield code="a">DE-1046</subfield><subfield code="a">DE-706</subfield><subfield code="a">DE-1043</subfield><subfield code="a">DE-858</subfield><subfield code="a">DE-19</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 250</subfield><subfield code="0">(DE-625)143626:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Hoppe, Bernhard</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Verilog</subfield><subfield code="b">Modellbildung für Synthese und Verifikation</subfield><subfield code="c">Bernhard Hoppe</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">München [u.a.]</subfield><subfield code="b">Oldenbourg</subfield><subfield code="c">2009</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">1 Online-Ressource</subfield><subfield code="b">graph. Darst.</subfield><subfield code="e">1 CD-ROM</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">c</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">cr</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="500" ind1=" " ind2=" "><subfield code="a">In: Oldenbourg-link.com</subfield></datafield><datafield tag="520" ind1="1" ind2=" "><subfield code="a">Main description: Verilog ist die neben VHDL am weitesten verbreitete Hardware-Beschreibungssprache (HDL) für den Entwurf und die Beschreibung elektronischer Schaltkreise und Systeme. Gegenüber VHDL bietet Verilog vor allem den Vorteil der leichteren Erlernbarkeit, da es auf der im Ingenieurbereich weit verbreiteten Sprache C aufgebaut ist. Das Buch von Bernhard Hoppe vermittelt alle relevanten Grundlagen und Anwendungsmöglichkeiten von Verilog und ermöglicht so einen schnellen Einstieg und Überblick. Es ist konzipiert als Lehrbuch für Studierende der Elektrotechnik im Hauptstudium, eignet sich aber auch zum Selbststudium für Berufspraktiker und andere Interessierte. Jedes Kapitel enthält Übungsaufgaben mit Lösungen; dem Buch ist eine CD mit Powerpoint-Folien für den Unterricht, einer Laboranleitung mit Zugang zu der XILINX Studentenversion für den Simulator MODELSIM und Quellcodes beigelegt.</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">VERILOG</subfield><subfield code="0">(DE-588)4268385-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4123623-3</subfield><subfield code="a">Lehrbuch</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">VERILOG</subfield><subfield code="0">(DE-588)4268385-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="776" ind1="0" ind2="8"><subfield code="i">Erscheint auch als</subfield><subfield code="n">Druck-Ausgabe</subfield><subfield code="a">Hoppe, Bernhard</subfield><subfield code="t">Verilog</subfield></datafield><datafield tag="856" ind1="4" ind2="0"><subfield code="q">text/html</subfield><subfield code="u">https://doi.org/10.1524/9783486595079</subfield><subfield code="x">Verlag</subfield><subfield code="3">Volltext</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">ZDB-23-DGG</subfield><subfield code="a">ZDB-42-OBL</subfield><subfield code="a">ZDB-42-ON1</subfield><subfield code="a">ZDB-23-GPS</subfield><subfield code="a">ZDB-23-GBA</subfield></datafield><datafield tag="940" ind1="1" ind2=" "><subfield code="q">BSB_LZA_Oldenbourg</subfield></datafield><datafield tag="940" ind1="1" ind2=" "><subfield code="q">FKE_PDA_DGG</subfield></datafield><datafield tag="940" ind1="1" ind2=" "><subfield code="q">FLA_PDA_DGG</subfield></datafield><datafield tag="940" ind1="1" ind2=" "><subfield code="q">FHA_PDA_DGG</subfield></datafield><datafield tag="940" ind1="1" ind2=" "><subfield code="q">UPA_PDA_DGG</subfield></datafield><datafield tag="940" ind1="1" ind2=" "><subfield code="q">FAW_PDA_DGG</subfield></datafield><datafield tag="940" ind1="1" ind2=" "><subfield code="q">FCO_PDA_DGG</subfield></datafield><datafield tag="940" ind1="1" ind2=" "><subfield code="q">ZDB-23-GBA_2000/2014</subfield></datafield><datafield tag="940" ind1="1" ind2=" "><subfield code="q">ZDB-23-GPS_2000/2014</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-020884816</subfield></datafield></record></collection> |
| genre | (DE-588)4123623-3 Lehrbuch gnd-content |
| genre_facet | Lehrbuch |
| id | DE-604.BV036970064 |
| illustrated | Not Illustrated |
| indexdate | 2024-07-09T22:51:46Z |
| institution | BVB |
| isbn | 9783486580044 9783486595079 |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-020884816 |
| oclc_num | 873720358 |
| open_access_boolean | |
| owner | DE-12 DE-526 DE-898 DE-BY-UBR DE-523 DE-703 DE-29 DE-859 DE-860 DE-Aug4 DE-739 DE-1046 DE-706 DE-1043 DE-858 DE-19 DE-BY-UBM |
| owner_facet | DE-12 DE-526 DE-898 DE-BY-UBR DE-523 DE-703 DE-29 DE-859 DE-860 DE-Aug4 DE-739 DE-1046 DE-706 DE-1043 DE-858 DE-19 DE-BY-UBM |
| physical | 1 Online-Ressource graph. Darst. 1 CD-ROM |
| psigel | ZDB-23-DGG ZDB-42-OBL ZDB-42-ON1 ZDB-23-GPS ZDB-23-GBA BSB_LZA_Oldenbourg FKE_PDA_DGG FLA_PDA_DGG FHA_PDA_DGG UPA_PDA_DGG FAW_PDA_DGG FCO_PDA_DGG ZDB-23-GBA_2000/2014 ZDB-23-GPS_2000/2014 |
| publishDate | 2009 |
| publishDateSearch | 2009 |
| publishDateSort | 2009 |
| publisher | Oldenbourg |
| record_format | marc |
| spelling | Hoppe, Bernhard Verfasser aut Verilog Modellbildung für Synthese und Verifikation Bernhard Hoppe München [u.a.] Oldenbourg 2009 1 Online-Ressource graph. Darst. 1 CD-ROM txt rdacontent c rdamedia cr rdacarrier In: Oldenbourg-link.com Main description: Verilog ist die neben VHDL am weitesten verbreitete Hardware-Beschreibungssprache (HDL) für den Entwurf und die Beschreibung elektronischer Schaltkreise und Systeme. Gegenüber VHDL bietet Verilog vor allem den Vorteil der leichteren Erlernbarkeit, da es auf der im Ingenieurbereich weit verbreiteten Sprache C aufgebaut ist. Das Buch von Bernhard Hoppe vermittelt alle relevanten Grundlagen und Anwendungsmöglichkeiten von Verilog und ermöglicht so einen schnellen Einstieg und Überblick. Es ist konzipiert als Lehrbuch für Studierende der Elektrotechnik im Hauptstudium, eignet sich aber auch zum Selbststudium für Berufspraktiker und andere Interessierte. Jedes Kapitel enthält Übungsaufgaben mit Lösungen; dem Buch ist eine CD mit Powerpoint-Folien für den Unterricht, einer Laboranleitung mit Zugang zu der XILINX Studentenversion für den Simulator MODELSIM und Quellcodes beigelegt. VERILOG (DE-588)4268385-3 gnd rswk-swf (DE-588)4123623-3 Lehrbuch gnd-content VERILOG (DE-588)4268385-3 s DE-604 Erscheint auch als Druck-Ausgabe Hoppe, Bernhard Verilog text/html https://doi.org/10.1524/9783486595079 Verlag Volltext |
| spellingShingle | Hoppe, Bernhard Verilog Modellbildung für Synthese und Verifikation VERILOG (DE-588)4268385-3 gnd |
| subject_GND | (DE-588)4268385-3 (DE-588)4123623-3 |
| title | Verilog Modellbildung für Synthese und Verifikation |
| title_auth | Verilog Modellbildung für Synthese und Verifikation |
| title_exact_search | Verilog Modellbildung für Synthese und Verifikation |
| title_full | Verilog Modellbildung für Synthese und Verifikation Bernhard Hoppe |
| title_fullStr | Verilog Modellbildung für Synthese und Verifikation Bernhard Hoppe |
| title_full_unstemmed | Verilog Modellbildung für Synthese und Verifikation Bernhard Hoppe |
| title_short | Verilog |
| title_sort | verilog modellbildung fur synthese und verifikation |
| title_sub | Modellbildung für Synthese und Verifikation |
| topic | VERILOG (DE-588)4268385-3 gnd |
| topic_facet | VERILOG Lehrbuch |
| url | https://doi.org/10.1524/9783486595079 |
| work_keys_str_mv | AT hoppebernhard verilogmodellbildungfursyntheseundverifikation |