Verfügbarkeit: VHDL-Synthese

VHDL-Synthese: Entwurf digitaler Schaltungen und Systeme

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Reichardt, Jürgen 1952- (VerfasserIn), Schwarz, Bernd (VerfasserIn)
Format:	Buch
Sprache:	German
Veröffentlicht:	München Oldenbourg 2009
Ausgabe:	5., aktualisierte Aufl.
Schlagworte:	VHDL - Lehrbuch Digitales System Schaltungssynthese VHDL Digitalschaltung Lehrbuch
Online-Zugang:	Inhaltstext Inhaltsverzeichnis
Beschreibung:	XIV, 400 S. Ill., graph. Darst.
ISBN:	9783486589870 3486589873

Internformat

MARC


LEADER	00000nam a2200000 c 4500
001	BV035681058
003	DE-604
005	20130211
007	t
008	090817s2009 gw ad\|\| \|\|\|\| 00\|\|\| ger d
015			\|a 09,N32,0724 \|2 dnb
016	7		\|a 995367205 \|2 DE-101
020			\|a 9783486589870 \|c PB. : EUR 34.80 \|9 978-3-486-58987-0
020			\|a 3486589873 \|9 3-486-58987-3
035			\|a (OCoLC)444884512
035			\|a (DE-599)DNB995367205
040			\|a DE-604 \|b ger \|e rakddb
041	0		\|a ger
044			\|a gw \|c DE
049			\|a DE-210 \|a DE-12 \|a DE-Aug4 \|a DE-29T \|a DE-91G \|a DE-862 \|a DE-523 \|a DE-898 \|a DE-859 \|a DE-634 \|a DE-83 \|a DE-573 \|a DE-522 \|a DE-1043 \|a DE-858 \|a DE-860 \|a DE-11 \|a DE-19
082	0		\|a 621.395 \|2 22/ger
084			\|a ST 250 \|0 (DE-625)143626: \|2 rvk
084			\|a ZN 4904 \|0 (DE-625)157419: \|2 rvk
084			\|a ZN 5400 \|0 (DE-625)157454: \|2 rvk
084			\|a ZN 5620 \|0 (DE-625)157469: \|2 rvk
084			\|a 620 \|2 sdnb
084			\|a DAT 190f \|2 stub
100	1		\|a Reichardt, Jürgen \|d 1952- \|e Verfasser \|0 (DE-588)138762449 \|4 aut
245	1	0	\|a VHDL-Synthese \|b Entwurf digitaler Schaltungen und Systeme \|c von Jürgen Reichardt ; Bernd Schwarz
250			\|a 5., aktualisierte Aufl.
264		1	\|a München \|b Oldenbourg \|c 2009
300			\|a XIV, 400 S. \|b Ill., graph. Darst.
336			\|b txt \|2 rdacontent
337			\|b n \|2 rdamedia
338			\|b nc \|2 rdacarrier
650		4	\|a VHDL - Lehrbuch
650	0	7	\|a Digitales System \|0 (DE-588)4012300-5 \|2 gnd \|9 rswk-swf
650	0	7	\|a Schaltungssynthese \|0 (DE-588)4449456-7 \|2 gnd \|9 rswk-swf
650	0	7	\|a VHDL \|0 (DE-588)4254792-1 \|2 gnd \|9 rswk-swf
650	0	7	\|a Digitalschaltung \|0 (DE-588)4012295-5 \|2 gnd \|9 rswk-swf
655		7	\|0 (DE-588)4123623-3 \|a Lehrbuch \|2 gnd-content
689	0	0	\|a VHDL \|0 (DE-588)4254792-1 \|D s
689	0	1	\|a Digitales System \|0 (DE-588)4012300-5 \|D s
689	0		\|8 1\p \|5 DE-604
689	1	0	\|a VHDL \|0 (DE-588)4254792-1 \|D s
689	1		\|8 2\p \|5 DE-604
689	2	0	\|a VHDL \|0 (DE-588)4254792-1 \|D s
689	2	1	\|a Digitalschaltung \|0 (DE-588)4012295-5 \|D s
689	2		\|8 3\p \|5 DE-604
689	3	0	\|a VHDL \|0 (DE-588)4254792-1 \|D s
689	3	1	\|a Schaltungssynthese \|0 (DE-588)4449456-7 \|D s
689	3		\|8 4\p \|5 DE-604
700	1		\|a Schwarz, Bernd \|e Verfasser \|0 (DE-588)139203532 \|4 aut
856	4	2	\|q text/html \|u http://deposit.dnb.de/cgi-bin/dokserv?id=3333663&prov=M&dok_var=1&dok_ext=htm \|3 Inhaltstext
856	4	2	\|m DNB Datenaustausch \|q application/pdf \|u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=017735328&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA \|3 Inhaltsverzeichnis
883	1		\|8 1\p \|a cgwrk \|d 20201028 \|q DE-101 \|u https://d-nb.info/provenance/plan#cgwrk
883	1		\|8 2\p \|a cgwrk \|d 20201028 \|q DE-101 \|u https://d-nb.info/provenance/plan#cgwrk
883	1		\|8 3\p \|a cgwrk \|d 20201028 \|q DE-101 \|u https://d-nb.info/provenance/plan#cgwrk
883	1		\|8 4\p \|a cgwrk \|d 20201028 \|q DE-101 \|u https://d-nb.info/provenance/plan#cgwrk
943	1		\|a oai:aleph.bib-bvb.de:BVB01-017735328

Datensatz im Suchindex

DE-BY-862_location	2000
DE-BY-FWS_call_number	2000/ZN 5620 R348(5)
DE-BY-FWS_katkey	353762
DE-BY-FWS_media_number	083000465420
_version_	1806528653599703040
adam_text	INHALTSVERZEICHNIS 1 EINLEITUNG UND UEBERSICHT * 1 1.1 MOTIVATION 1 1.2 ZIELE UND ORGANISATION DIESES BUCHES 2 1.3 SYNTAXNOTATION 5 2 SYNTHESE EINFACHER SCHALTNETZE 7 2. 1 ENTITY, ARCHITEKTUR UND SIGNALE 7 2.1.1 DEKLARATION UND VERWENDUNG LOKALER SIGNALE 10 2.1.2 RICHTUNGSMODI VON SIGNALSCHNITTSTELLEN 11 2.1.3 DEKLARATION VON BUSSIGNALEN 13 2.2 SIMULATION VON VHDL-ENTWUERFEN 13 2.3 SCHALTNETZE MIT BOOLESCHEN GLEICHUNGEN 16 2.4 SYNTHESE SELEKTIVER UND BEDINGTER SIGNALZUVVEISUNGEN 19 2.5 UEBUNGSAUFGABEN 24 3 ENTWURF DIGITALER FUNKTIONSELCMCNTE MIT PROZESSEN 27 3.1 PROZESSE 27 3.1.1 DEKLARATION UND AUSFUEHRUNG VON PROZESSEN 28 3.2 SCHALTNETZE MIT SEQUENTIELLEN ANWEISUNGEN 31 3.2.1 DIE CASE-ANWEISUNG 32 3.2.2 DIE IF-ANWEISUNG 36 3.2.3 SCHLEIFENKONSTRUKTE 39 3.2.3.1 FOR LOOP 40 3.2.3.2 WHILE LOOP 41 3.2.4 SIMULATIONSSPEZIFISCHE PROZESSE FUER TESTUMGEBUNGEN 43 BIBLIOGRAFISCHE INFORMATIONEN HTTP://D-NB.INFO/995367205 DIGITALISIERT DURCH X INHALTSVERZEICHNIS 3.3 EINFACHE SCHALTWERKE 45 3.3.1 D-FHPFLOPS UND REGISTER 45 3.3.1.1 VHDL-BESCHREIBUNG MIT SIGNALEN 45 3.3.1.2 TESTBENCH ZUM D-FIIPFLOP 48 3.3.1.3 ENTWURF VON REGISTERN 49 3.3.1.4 VERWENDUNG VON VARIABLEN IN TAKTSYNCHRONEN PROZESSEN 50 3.3.2 JOHNSON-ZAEHLER MIT TAKTTEILER 52 3.3.3 PARAMETRISIERTES SCHIEBEREGISTER 54 3.4 ERZEUGUNG VON LATCHES 57 3.5 VERMEIDBARE SYNTHESEFEHLER 59 3.5.1 KOMBINATORISCHE SCHLEIFEN 59 3.5.2 FEHLVERHALTEN DURCH UNVOLLSTAENDIGE EMPFINDLICHKEITSLISTEN 61 3.6 RTL-SYNTHESERICHTLINIEN 62 3.6.1 D-FLIPFLOPS UND REGISTER IN GETAKTETEN PROZESSEN 64 3.6.2 D-LATCHES UND KOMBINATORISCHE LOGIK 64 3.7 UEBUNGSAUFGABEN 65 4 TRI-STATE- UND DON'T-CARE-MODELLIERUNG 71 4.1 DIE DATENTYPEN STDULOGIC UND STDLOGIC 71 4.2 REALISIERUNG VON TRI-STATE-AUSGANGSSTUFEN 74 4.3 DON'T-CARE-WERTE ALS AUSGANGSSIGNAL 79 4.4 DON'T-CARE-WERTE ALS EINGANGSSIGNAL 81 4.5 KONVERSION DER DATENTYPEN BIT UND BIT_VECTOR 84 4.6 UEBUNGSAUFGABEN 86 5 ARITHMETIK UND SYNCHRONZAEHLER 89 5.1 ARITHMETIK-OPERATOREN UND ZUGEHOERIGE DATENTYPEN 89 5.2 KOMPARATOR SN74XX85 91 5.3 ENTWURF VON SYNCHRONZAEHLERN 94 5.4 ARITHMETIK MIT DEN DATENTYPEN SIGNED UND UNSIGNED 98 5.4.1 ENTWURF EINES KOMBINIERTEN ADDIERERS / SUBTRAHIERES 100 INHALTSVERZEICHNIS XI 5.5 INTEGER-ARITHMETIK 103 5.5.1 KONVERSIONSFUNKTIONEN ZWISCHEN ARITHMETISCHEN DATENTYPEN 106 5.5.1.1 KONVERSIONSFUNKTIONEN DES IEEE 1076.3 NUMERIC_STD 107 5.5.1.2 SYNOPSYS-SPEZIFISCHE KONVERSIONEN 107 5.6 HINWEISE ZUR VERWENDUNG DER DATENTYPEN 110 5.7 UEBUNGSAUFGABEN 112 6 ENTWURF VON ZUSTANDSAUTOMATEN 117 6.1 AUTOMATENVARIANTEN 117 6.2 MOORE-AUTOMAT FUER EINE IMPULSFOLGENERKENNUNG 120 6.3 ENTWURFSBEISPIEL FUER EINEN MEALY-AUTOMATEN 124 6.4 VHDL-SYNTAXVARIANTEN 130 6.4.1 DIE ZWEI-PROZESS-DARSTELLUNG 131 6.4.2 DIE MEHR-PROZESS-DARSTELLUNG 133 6.4.2.1 SCHNITTSTELLENSYNCHRONISATION 133 6.4.2.2 MASSNAHMEN ZUR TAKTFREQUENZERHOEHUNG 135 6.4.2.3 MASSNAHME ZUR REDUZIERUNG DER LATENZZEIT 137 6.4.3 DIE EIN-PROZESS-DARSTELLUNG 139 6.4.4 VERGLEICH DER SYNTAXVARIANTEN 140 6.5 ZUSTANDSCODIERUNG 141 6.5.1 STRATEGIEN DER ZUSTANDSCODIERUNG 142 6.5.2 UMSETZUNG DER ZUSTANDSCODIERUNG IN VHDL 143 6.5.3 AUSWIRKUNGEN DER ZUSTANDSCODIERUNG AUF DIE SYNTHESEERGEBNISSE 144 6.6 UEBUNGSAUFGABEN 150 7 STRUKTURELLER VHDL-ENTWURF 153 7.1 ZIELE UND METHODEN DER SYSTEMPARTITIONIERUNG 154 7.2 STRUKTURELLER ENTWURF MIT KOMPONENTEN 157 7.2.1 STRUKTURELLER ENTWURF EINES 4-ZU-2-PRIORITAETSENCODERS 159 7.2.1.1 KOMPONENTENDEKLARATION 161 7.2.1.2 KOMPONENTENINSTANZIIERUNG UND PORT MAP-ANWEISUNG 161 7.2.1.3 KONFIGURATION ZUR AUSWAHL VON MODELLARCHITEKTUREN 163 7.2.1. 8.5 FPGA-IMPLEMENTIERUNG 233 XU INHALTSVERZEICHNIS 7.2.2 ENTWURF EINER SKALIERBAREN ADDIER/SUBTRAHIER-EINHEIT 168 7.2.3 KOPPLUNG VON SIGNALEN IN STRUKTURELLEN VHDL-BESCHREIBUNGEN 173 7.3 BLOCKSTRUKTURIERUNG IN ARCHITEKTUREN 176 7.4 STRUKTURIERUNG MIT UNTERPROGRAMMEN 178 7.4.1 LOKALE PROZEDUREN UND FUNKTIONEN 178 7.4.2 DEFINITION UND EINSATZ VON PACKAGES 183 7.5 HERSTELLERSPEZIFISCHE KOMPONENTEN UND KOMPONENTENGENERATOREN 186 7.5.1 INSTANZIIERUNG VON RAM- UND ROM-ZELLEN MIT PROZESSEN 186 7.5.2 KOMPONENTENGENERATOREN 192 7.6 UNTERSTUETZUNG DURCH SYNTHESEWERKZEUGE 198 7.7 UEBUNGSAUFGABEN 200 8 ENTWURF EINES RISC-PROZESSORS 203 8.1 SPEZIFIKATION DER PROZESSORFUNKTIONEN 204 8.1.1 DAS PROGRAMMIERMODELL 204 8.1.2 DER INSTRUKTIONSSATZ 206 8.1.3 INSTRUKTIONSFORMATE 206 8.2 PROZESSORARCHITEKTUR UND -PROGRAMMIERUNG 207 8.3 VHDL-REALISIERUNG 210 8.3.1 REGISTERFILE 211 8.3.2 INSTRUCTION FETCH (IF) 215 8.3.3 INSTRUCTION DECODE (ID) 216 8.3.4 EXECUTE (EX) 220 8.3.5 MEMORY ACCESS (MEM) 222 8.3.6 TOP-LEVEL-ARCHITEKTUR DES RISC-PROZESSORS 224 8.3.7 EINFACHE TESTBENCH FUER DEN RISC-PROZESSOR 227 8.4 ENTWURFSVERIFIKATION 228 8.4.1 VERMEIDUNG VON RW-HAZARDS 229 8.4.2 VERMEIDUNG VON C-HAZARDS 230 8.4.3 SPEICHERN UND LESEN DES DATENSPEICHERS 232 INHALTSVERZEICHNIS XIII 9 MODELLIERUNG DIGITALER FILTER 235 9.1 FIR-FILTER 237 9.1.1 PARALLELE FIR-FILTERSTRUKTUREN 237 9.1.2 ZAHLENDARSTELLUNG IM Q-FORMAT 242 9.1.2.1 ADDITION MIT VORZEICHENRICHTIGER ERWEITERUNG DER SUMMANDEN 244 9.1.2.2 BINAERE MULTIPLIKATION 245 9.1.3 FILTERSKALIERUNG UND BEISPIELFILTER 246 9.1.4 VHDL-MODELLE PARALLELER FIR-FILTERSTRUKTUREN 250 9.1.4.1 KOPPLUNG VON UNTERSCHIEDLICHEN TAKTBEREICHEN 250 9.1.4.2 BASISMODELL DER DIREKTFORM 253 9.1.4.3 DIREKTFORM MIT SYMMETRISCH BALANCIERTEM ADDIERERBAUM 261 9.1.4.4 DIREKTFORM MIT UNSYMMETRISCH BALANCIERTEM ADDIERERBAUM 265 9.1.4.5 LINEAR-PHASEN-STRUKTUR 275 9.1.4.6 TRANSPONIERTE FORM MIT REDUZIERTER ANZAHL DER MULTIPLIZIERER 285 9.1.4.7 VERGLEICH DER IMPLEMENTIERUNGSERGEBNISSE UND TIMINGANALYSEN 290 9.1.5 SEQUENTIELLE FIR-STRUKTUR MIT MAC-EINHEIT 293 9.1.5.1 MULTIPLIZIERER-AKKUMULATOREINHEIT 296 9.1.5.2 RINGPUFFER FUER DIE ABTASTWERTE 298 9.1.5.3 KOEFFIZIENTEN-ROM 300 9.1.5.4 SEQUENZSTEUERUNG MIT EINEM ZUSTANDSAUTOMATEN 301 9.1.5.5 SIMULATIONS- UND SYNTHESEERGEBNISSE 305 9.1.6 TAKTSCHEMATA DER FILTERDATENPFADE 309 9.1.6.1 AUDIODATENRATE 310 9.1.6.2 HOHE DATENRATEN 311 9.2 IIR-FILTER 312 9.2.1 KOEFFIZIENTENBERECHNUNG UND BEISPIELFILTER 312 9.2.2 PARALLELE STRUKTUREN FUER IIR-FILTER 2. ORDNUNG 317 9.2.3 VHDL-MODELLE FUER VARIANTEN DER DIREKTFORM II 320 9.2.3.1 TRANSPONIERTE STRUKTUR DER DIREKTFORM II 320 9.2.3. XIV INHALTSVERZEICHNIS 10 ANHANG 343 10.1 VHDL-CODIERUNGSEMPFEHLUNGEN 343 10.2 CHECKLISTE ZUM VHDL-BASIERTEN ENTWURF DIGITALER SYSTEME 348 10.3 LISTE DER VHDL-SCHLUESSELWORTE 352 10.4 LOESUNGEN ZU DEN UEBUNGSAUFGABEN 352 10.4.1 LOESUNGEN ZU DEN AUFGABEN IN KAP. 2.5 353 10.4.2 LOESUNGEN ZU DEN AUFGABEN IN KAP. 3.7 355 10.4.3 LOESUNGEN ZU DEN AUFGABEN IN KAP. 4.6 361 10.4.4 LOESUNGEN ZU DEN AUFGABEN IN KAP. 5.7 364 10.4.5 LOESUNGEN ZU DEN AUFGABEN IN KAP. 6.6 369 10.4.6 LOESUNGEN ZU DEN AUFGABEN IN KAP. 7.7 373 11 VHDL-SYNTAXUEBERSICHT UND BIBLIOTHEKEN 379 12 LITERATURVERZEICHNIS 389 13 SACHREGISTER 393
any_adam_object	1
author	Reichardt, Jürgen 1952- Schwarz, Bernd
author_GND	(DE-588)138762449 (DE-588)139203532
author_facet	Reichardt, Jürgen 1952- Schwarz, Bernd
author_role	aut aut
author_sort	Reichardt, Jürgen 1952-
author_variant	j r jr b s bs
building	Verbundindex
bvnumber	BV035681058
classification_rvk	ST 250 ZN 4904 ZN 5400 ZN 5620
classification_tum	DAT 190f
ctrlnum	(OCoLC)444884512 (DE-599)DNB995367205
dewey-full	621.395
dewey-hundreds	600 - Technology (Applied sciences)
dewey-ones	621 - Applied physics
dewey-raw	621.395
dewey-search	621.395
dewey-sort	3621.395
dewey-tens	620 - Engineering and allied operations
discipline	Maschinenbau / Maschinenwesen Informatik Elektrotechnik / Elektronik / Nachrichtentechnik
edition	5., aktualisierte Aufl.
format	Book
fullrecord	<?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>00000nam a2200000 c 4500</leader><controlfield tag="001">BV035681058</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20130211</controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">090817s2009 gw ad\|\| \|\|\|\| 00\|\|\| ger d</controlfield><datafield tag="015" ind1=" " ind2=" "><subfield code="a">09,N32,0724</subfield><subfield code="2">dnb</subfield></datafield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">995367205</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">9783486589870</subfield><subfield code="c">PB. : EUR 34.80</subfield><subfield code="9">978-3-486-58987-0</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3486589873</subfield><subfield code="9">3-486-58987-3</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)444884512</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)DNB995367205</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">DE</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-210</subfield><subfield code="a">DE-12</subfield><subfield code="a">DE-Aug4</subfield><subfield code="a">DE-29T</subfield><subfield code="a">DE-91G</subfield><subfield code="a">DE-862</subfield><subfield code="a">DE-523</subfield><subfield code="a">DE-898</subfield><subfield code="a">DE-859</subfield><subfield code="a">DE-634</subfield><subfield code="a">DE-83</subfield><subfield code="a">DE-573</subfield><subfield code="a">DE-522</subfield><subfield code="a">DE-1043</subfield><subfield code="a">DE-858</subfield><subfield code="a">DE-860</subfield><subfield code="a">DE-11</subfield><subfield code="a">DE-19</subfield></datafield><datafield tag="082" ind1="0" ind2=" "><subfield code="a">621.395</subfield><subfield code="2">22/ger</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 250</subfield><subfield code="0">(DE-625)143626:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 4904</subfield><subfield code="0">(DE-625)157419:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 5400</subfield><subfield code="0">(DE-625)157454:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 5620</subfield><subfield code="0">(DE-625)157469:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">620</subfield><subfield code="2">sdnb</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">DAT 190f</subfield><subfield code="2">stub</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Reichardt, Jürgen</subfield><subfield code="d">1952-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)138762449</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">VHDL-Synthese</subfield><subfield code="b">Entwurf digitaler Schaltungen und Systeme</subfield><subfield code="c">von Jürgen Reichardt ; Bernd Schwarz</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">5., aktualisierte Aufl.</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">München</subfield><subfield code="b">Oldenbourg</subfield><subfield code="c">2009</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">XIV, 400 S.</subfield><subfield code="b">Ill., graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">VHDL - Lehrbuch</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Digitales System</subfield><subfield code="0">(DE-588)4012300-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Schaltungssynthese</subfield><subfield code="0">(DE-588)4449456-7</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Digitalschaltung</subfield><subfield code="0">(DE-588)4012295-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4123623-3</subfield><subfield code="a">Lehrbuch</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Digitales System</subfield><subfield code="0">(DE-588)4012300-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="8">1\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="8">2\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="2" ind2="0"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="2" ind2="1"><subfield code="a">Digitalschaltung</subfield><subfield code="0">(DE-588)4012295-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="2" ind2=" "><subfield code="8">3\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="3" ind2="0"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="3" ind2="1"><subfield code="a">Schaltungssynthese</subfield><subfield code="0">(DE-588)4449456-7</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="3" ind2=" "><subfield code="8">4\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="700" ind1="1" ind2=" "><subfield code="a">Schwarz, Bernd</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)139203532</subfield><subfield code="4">aut</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="q">text/html</subfield><subfield code="u">http://deposit.dnb.de/cgi-bin/dokserv?id=3333663&prov=M&dok_var=1&dok_ext=htm</subfield><subfield code="3">Inhaltstext</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">DNB Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=017735328&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">2\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">3\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">4\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="943" ind1="1" ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-017735328</subfield></datafield></record></collection>
genre	(DE-588)4123623-3 Lehrbuch gnd-content
genre_facet	Lehrbuch
id	DE-604.BV035681058
illustrated	Illustrated
indexdate	2024-08-05T08:39:37Z
institution	BVB
isbn	9783486589870 3486589873
language	German
oai_aleph_id	oai:aleph.bib-bvb.de:BVB01-017735328
oclc_num	444884512
open_access_boolean
owner	DE-210 DE-12 DE-Aug4 DE-29T DE-91G DE-BY-TUM DE-862 DE-BY-FWS DE-523 DE-898 DE-BY-UBR DE-859 DE-634 DE-83 DE-573 DE-522 DE-1043 DE-858 DE-860 DE-11 DE-19 DE-BY-UBM
owner_facet	DE-210 DE-12 DE-Aug4 DE-29T DE-91G DE-BY-TUM DE-862 DE-BY-FWS DE-523 DE-898 DE-BY-UBR DE-859 DE-634 DE-83 DE-573 DE-522 DE-1043 DE-858 DE-860 DE-11 DE-19 DE-BY-UBM
physical	XIV, 400 S. Ill., graph. Darst.
publishDate	2009
publishDateSearch	2009
publishDateSort	2009
publisher	Oldenbourg
record_format	marc
spellingShingle	Reichardt, Jürgen 1952- Schwarz, Bernd VHDL-Synthese Entwurf digitaler Schaltungen und Systeme VHDL - Lehrbuch Digitales System (DE-588)4012300-5 gnd Schaltungssynthese (DE-588)4449456-7 gnd VHDL (DE-588)4254792-1 gnd Digitalschaltung (DE-588)4012295-5 gnd
subject_GND	(DE-588)4012300-5 (DE-588)4449456-7 (DE-588)4254792-1 (DE-588)4012295-5 (DE-588)4123623-3
title	VHDL-Synthese Entwurf digitaler Schaltungen und Systeme
title_auth	VHDL-Synthese Entwurf digitaler Schaltungen und Systeme
title_exact_search	VHDL-Synthese Entwurf digitaler Schaltungen und Systeme
title_full	VHDL-Synthese Entwurf digitaler Schaltungen und Systeme von Jürgen Reichardt ; Bernd Schwarz
title_fullStr	VHDL-Synthese Entwurf digitaler Schaltungen und Systeme von Jürgen Reichardt ; Bernd Schwarz
title_full_unstemmed	VHDL-Synthese Entwurf digitaler Schaltungen und Systeme von Jürgen Reichardt ; Bernd Schwarz
title_short	VHDL-Synthese
title_sort	vhdl synthese entwurf digitaler schaltungen und systeme
title_sub	Entwurf digitaler Schaltungen und Systeme
topic	VHDL - Lehrbuch Digitales System (DE-588)4012300-5 gnd Schaltungssynthese (DE-588)4449456-7 gnd VHDL (DE-588)4254792-1 gnd Digitalschaltung (DE-588)4012295-5 gnd
topic_facet	VHDL - Lehrbuch Digitales System Schaltungssynthese VHDL Digitalschaltung Lehrbuch
url	http://deposit.dnb.de/cgi-bin/dokserv?id=3333663&prov=M&dok_var=1&dok_ext=htm http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=017735328&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA
work_keys_str_mv	AT reichardtjurgen vhdlsyntheseentwurfdigitalerschaltungenundsysteme AT schwarzbernd vhdlsyntheseentwurfdigitalerschaltungenundsysteme

Verfügbarkeit

Beschreibung

Schweinfurt Zentralbibliothek Lesesaal

Bestandesangaben von Schweinfurt Zentralbibliothek Lesesaal
Signatur:	2000 ZN 5620 R348(5)
Exemplar 1	ausleihbar Verfügbar Bestellen

MARC

Datensatz im Suchindex

Schweinfurt Zentralbibliothek Lesesaal

Ähnliche Einträge