Lehrbuch Digitaltechnik: eine Einführung mit VHDL
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Buch |
| Sprache: | German |
| Veröffentlicht: |
München
Oldenbourg
2009
|
| Schlagworte: | |
| Online-Zugang: | Inhaltsverzeichnis |
| Beschreibung: | XIII, 397 S. graph. Darst. |
| ISBN: | 9783486589085 |
Internformat
MARC
| LEADER | 00000nam a2200000 c 4500 | ||
|---|---|---|---|
| 001 | BV035383928 | ||
| 003 | DE-604 | ||
| 005 | 20110801 | ||
| 007 | t | ||
| 008 | 090320s2009 gw d||| |||| 00||| ger d | ||
| 015 | |a 09,N02,1411 |2 dnb | ||
| 016 | 7 | |a 991780965 |2 DE-101 | |
| 020 | |a 9783486589085 |9 978-3-486-58908-5 | ||
| 024 | 3 | |a 9783486589085 | |
| 035 | |a (OCoLC)644611778 | ||
| 035 | |a (DE-599)DNB991780965 | ||
| 040 | |a DE-604 |b ger |e rakddb | ||
| 041 | 0 | |a ger | |
| 044 | |a gw |c XA-DE-BY | ||
| 049 | |a DE-859 |a DE-12 |a DE-91 |a DE-523 |a DE-20 |a DE-Aug4 |a DE-210 |a DE-858 |a DE-703 |a DE-634 |a DE-1046 |a DE-83 |a DE-1051 |a DE-1043 |a DE-862 |a DE-573 | ||
| 082 | 0 | |a 621.3815 |2 22/ger | |
| 084 | |a ZN 5600 |0 (DE-625)157468: |2 rvk | ||
| 084 | |a 620 |2 sdnb | ||
| 084 | |a ELT 450f |2 stub | ||
| 100 | 1 | |a Reichardt, Jürgen |d 1952- |e Verfasser |0 (DE-588)138762449 |4 aut | |
| 245 | 1 | 0 | |a Lehrbuch Digitaltechnik |b eine Einführung mit VHDL |c von Jürgen Reichardt |
| 264 | 1 | |a München |b Oldenbourg |c 2009 | |
| 300 | |a XIII, 397 S. |b graph. Darst. | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 650 | 0 | 7 | |a VHDL |0 (DE-588)4254792-1 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Digitalschaltung |0 (DE-588)4012295-5 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Schaltungsentwurf |0 (DE-588)4179389-4 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Digitaltechnik |0 (DE-588)4012303-0 |2 gnd |9 rswk-swf |
| 655 | 7 | |8 1\p |0 (DE-588)4123623-3 |a Lehrbuch |2 gnd-content | |
| 689 | 0 | 0 | |a Digitaltechnik |0 (DE-588)4012303-0 |D s |
| 689 | 0 | |5 DE-604 | |
| 689 | 1 | 0 | |a Digitalschaltung |0 (DE-588)4012295-5 |D s |
| 689 | 1 | 1 | |a Schaltungsentwurf |0 (DE-588)4179389-4 |D s |
| 689 | 1 | 2 | |a VHDL |0 (DE-588)4254792-1 |D s |
| 689 | 1 | |5 DE-604 | |
| 689 | 2 | 0 | |a Digitaltechnik |0 (DE-588)4012303-0 |D s |
| 689 | 2 | 1 | |a Digitalschaltung |0 (DE-588)4012295-5 |D s |
| 689 | 2 | 2 | |a Schaltungsentwurf |0 (DE-588)4179389-4 |D s |
| 689 | 2 | 3 | |a VHDL |0 (DE-588)4254792-1 |D s |
| 689 | 2 | |8 2\p |5 DE-604 | |
| 856 | 4 | 2 | |m DNB Datenaustausch |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=017188148&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
| 999 | |a oai:aleph.bib-bvb.de:BVB01-017188148 | ||
| 883 | 1 | |8 1\p |a cgwrk |d 20201028 |q DE-101 |u https://d-nb.info/provenance/plan#cgwrk | |
| 883 | 1 | |8 2\p |a cgwrk |d 20201028 |q DE-101 |u https://d-nb.info/provenance/plan#cgwrk | |
Datensatz im Suchindex
| DE-BY-862_location | 2000 |
|---|---|
| DE-BY-FWS_call_number | 2000/ZN 5600 R348 |
| DE-BY-FWS_katkey | 348600 |
| DE-BY-FWS_media_number | 083000470267 |
| _version_ | 1806176453697470464 |
| adam_text | INHALTSVERZEICHNIS VORWORT V 1 EINLEITUNG 1 1.1 DIE
HARDWAREBESCHREIBUNGSSPRACHE VHDL 3 1.2 DIGITALE UND ANALOGE SIGNALE 4
1.3 DIGITALE SYSTEME 5 1.4 GLIEDERUNG DES BUCHES 8 1.5 VERTIEFENDE
AUFGABEN 9 2 MODELLIERUNG DIGITALER SCHALTUNGEN 11 2.1 LERNZIELE 11 2.2
ENTWURFSSICHTEN UND ABSTRAKTIONSEBENEN 11 2.3 MODELLIERUNG MIT
HARDWAREBESCHREIBUNGSSPRACHEN 14 2.3.1 DATENFLUSSMODELLE 15 2.3.2
STRUKTURMODELLE 15 2.3.3 VERHALTENSMODELLE 16 2.4 KOMBINATORISCHE UND
GETAKTETE LOGIK 16 2.4.1 EIGENSCHAFTEN KOMBINATORISCHER LOGIK 17 2.4.2
EIGENSCHAFTEN GETAKTETER LOGIK 17 2.4.3 MODELLIERUNG AUF
REGISTER-TRANSFER-EBENE 18 2.5 ENTWURFSMETHODIK FUER PROGRAMMIERBARE
DIGITALE SCHALTUNGEN 19 2.6 VERTIEFENDE AUFGABEN 20 3 BOOLE SCHE ALGEBRA
21 3.1 LEMZIELE 21 3.2 SCHALTVARIABLE UND SCHALTFUNKTIONEN, SIGNALE 21
3.3 ELEMENTARE SCHALTFUNKTIONEN 22 3.3.1 DIE NICHT-SCHALTFUNKTION
(INVERSION) 23 3.3.2 DIE UND-SCHALTFUNKTION (KONJUNKTION) 23 3.3.3 DIE
ODER-SCHALTFUNKTION (DISJUNKTION) 24 BIBLIOGRAFISCHE INFORMATIONEN
HTTP://D-NB.INFO/991780965 DIGITALISIERT DURCH 4.5 VERTIEFENDE AUFGABEN
67 VIII INHALTSVERZEICHNIS 3.3.4 BOOLE SCHE FUNKTIONEN MIT MEHREREN
EINGAENGEN 24 3.4 RECHENREGELN DER SCHALTALGEBRA 25 3.4.1 THEOREME 25
3.4.2 KOMMUTATIVGESETZE 26 3.4.3 ASSOZIATIVGESETZE 26 3.4.4
DISTRIBUTIVGESETZE 27 3.4.5 DE MORGAN SCHE GESETZE 28 3.4.6
VEREINFACHUNGSREGELN 28 3.5 VOLLSTAENDIGE SYSTEME 29 3.5.1 DAS
DUALITAETSPRINZIP 29 3.5.2 NAND-UNDNOR-GATTER 30 3.6 NORMALFORMEN 32
3.6.1 DISJUNKTIVE NORMALFORM (DNF) 33 3.6.2 KONJUNKTIVE NORMALFORM (KNF)
33 3.7 REALISIERUNG VON SCHALTFUNKTIONEN MIT WAHRHEITSTABELLEN 34 3.7.1
SOP- UND POS-DARSTELLUNGEN VON WAHRHEITSTABELLEN IN PROGRAMMIERBAREN
BAUSTEINEN MIT UND/ODER-LOGIK 36 3.7.2 LOOK-UP-TABELLEN 36 3.8 XOR- UND
XNOR-LOGIK 37 3.8.1 SOP-UND POS-DARSTELLUNGEN 37 3.8.2 XOR-UND
XNOR-REGELN UND GESETZE 37 3.8.3 XOR- UND XNOR-LOGIK MIT MEHR ALS ZWEI
EINGAENGEN 38 3.9 VORRANGREGELN 39 3.10 SCHALTSYMBOLE 40 3.11
IMPLEMENTIERUNG VON SCHALTFUNKTIONEN MIT MULTIPLEXERN 43 3.12 ANALYSE
VON SCHALTNETZEN 45 3.13 VERTIEFENDE AUFGABEN 47 4 VHDL-EINFUEHRUNG I 51
4.1 LERNZIELE 51 4.2 SYNTAXNOTATION 51 4.3 DER AUFBAU EINES VHDL-MODELLS
52 4.3.1 BESCHREIBUNG EINER ENTITY 53 4.3.2 AUFBAU EINER ARCHITECTURE 55
4.3.3 NEBENLAEUFIGE SIGNALZUWEISUNGEN 56 4.3.4 LOGIKOPERATOREN IN VHDL 57
4.4 VHDL-TESTBENCHES 64 INHALTSVERZEICHNIS IX 5 ZAHLENSYSTEME IN DER
DIGITALTECHNIK 69 5.1 LERNZIELE 70 5.2 POLYADISCHE ZAHLENSYSTEME 70 5.3
UMWANDLUNG ZWISCHEN ZAHLENSYSTEMEN 72 5.4 ADDITION UND SUBTRAKTION
VORZEICHENLOSER DUALZAHLEN 74 5.5 DARSTELLUNG NEGATIVER ZAHLEN 76 5.5.1
EIGENSCHAFTEN DES 2ER-KOMPLEMENTZAHLENSYSTEMS 77 5.5.2 ADDITION UND
SUBTRAKTION IM 2ER-KOMPLEMENTZAHLENSYSTEM 80 5.6 DARSTELLUNG RATIONALER
ZAHLEN 82 5.6.1 FESTKOMMADARSTELLUNG IM Q-FORMAT 82 5.6.2
GLEITKOMMADARSTELLUNG 85 5.7 VERTIEFENDE AUFGABEN 86 6 LOGIKMINIMIERUNG
89 6.1 LERNZIELE 89 6.2 MINIMIERUNG MIT KV-TAFELN 89 6.2.1 DISJUNKTIVE
MINIMALFORM (DMF) 90 6.2.2 KONJUNKTIVE MINIMALFORM (KMF) 98 6.2.3
OUTPUT-DON T-CARE-TERME 99 6.2.4 GRENZEN DER ZWEISTUFIGEN MINIMIERUNG
102 6.3 SOFTWAREALGORITHMEN ZUR ZWEISTUFIGEN MINIMIERUNG 107 6.3.1
QUINE-MCCLUSKEY-ALGORITHMUS 107 6.3.2 ESPRESSO-ALGORITHMUS 108 6.4
MINIMIERUNGSKONZEPTE FUER FPGAS 109 6.5 VERTIEFENDE AUFGABEN 110 7
VHDL-EINFUEHRUNG II 113 7.1 LERNZIELE 113 7.2 DAS VHDL-PROZESSKONZEPT 113
7.3 EREIGNISGESTEUERTE SIMULATOREN 115 7.4 VERZOEGERUNGSMODELLE 118 7.5
SEQUENZIELLE ANWEISUNGEN IN PROZESSEN 119 7.5.1 CASE-ANWEISUNG 119 7.5.2
IF-ANWEISUNG 120 7.6 PROZESSE OHNE SENSITIVITYLISTE 123 7.7 VERWENDUNG
VON VARIABLEN IN PROZESSEN 124 7. 10.8 ADDIERER 180 INHALTSVERZEICHNIS
7.9 VERTIEFENDE AUFGABEN 128 8 CODES 131 8.1 LERNZIELE 131 8.2
CHARAKTERISIERUNG UND KLASSIFIZIERUNG 131 8.3 ZAHLENCODES 132 8.4 CODE
FUER DIE LAENGEN- UND WINKELMESSTECHNIK 136 8.5 METHODEN DER
FEHLERERKENNUNG UND-KORREKTUR 138 8.6 VERTIEFENDE AUFGABEN 141 9
PHYSIKALISCHE IMPLEMENTIERUNG UND BESCHALLUNG VON LOGIKGATTERN 143 9.1
LERNZIELE 143 9.2 LOGIKGATTER IN CMOS-TECHNOLOGIE 143 9.2.1
CMOS-TECHNOLOGIE UND KENNLINIEN DER MOS-TRANSISTOREN 143 9.2.2 AUFBAU
UND KENNLINIEN EINES CMOS-INVERTERS 145 9.2.3 PEGELBEREICHE DIGITALER
LOGIKFAMILIEN 148 9.3 LOGIKZUSTAENDE UND ELEKTRISCHE PEGEL 148 9.4
STATISCHE CMOS-LOGIKGATTER 151 9.5 BESCHALTUNG VON GATTERAUSGAENGEN 152
9.5.1 STANDARDAUSGANG 152 9.5.2 OPEN-DRAIN- / OPEN-COLLECTOR-AUSGANG 153
9.5.3 THREE-STATE-AUSGANG 156 9.6 VHDL-MODELLIERUNG MIT DEN DATENTYPEN
STD_ULOGIC UND STDLOGIC 158 9.6.1 MEHRWERTIGE DATENTYPEN 158 9.6.2
DATENTYPEN MIT AUFLOESUNGSFUNKTION 159 9.6.3 VHDL-MODELLIERUNGSBEISPIELE
161 9.7 VERTIEFENDE AUFGABEN 165 10 DATENPFADKOMPONENTEN 167 10.1
LERNZIELE 168 10.2 MULTIPLEXER 168 10.3 BINAERZAHLENDECODER UND
DEMULTIPLEXER 170 10.4 PRIORITAETSENCODER 173 10.5 CODE-UMSETZER 175 10.6
KOMPARATOR 177 10.7 HIERARCHISCHE STRUKTURMODELLIERUNG IN VHDL 178
INHALTSVERZEICHNIS 10.8.1 HALB- UND VOLLADDIERER 181 10.8.2
RIPPLE-CARRY-ADDIERER 184 10.8.3 CARRY-LOOKAHEAD-ADDIERER 187 10.8.4
KOMBINIERTER ADDIERER/SUBTRAHIERER 191 10.8.5 ADDITION VON
FESTKOMMAZAHLEN IM Q-FORMAT 191 10.9 HARDWARE-MULTIPLIZIERER 192 10.10
ARITHMETIK IN VHDL 195 10.11 VERTIEFENDE AUFGABEN 198 11 LATCHES UND
FLIPFLOPS IN SYNCHRONEN SCHALTUNGEN 201 11.1 LERNZIELE 202 11.2
DASRS-LATCH 202 11.2.1 BASIS-RS-LATCH 203 11.2.2 TAKTZUSTANDSGESTEUERTES
RS-LATCH 208 11.3 DAS D-LATCH (DATA-LATCH) 210 11.4 D-FLIPFLOPS 212
11.4.1 VARIANTEN VON D-FLIPFLOPS 217 11.5 JK-FLIPFLOP 221 11.6
T-FLIPFLOP 222 11.7 ZWEISPEICHER-FLIPFLOPS 224 11.8 RTL-MODELLIERUNG
SYNCHRONER SCHALTUNGEN 226 11.9 ZUSAMMENFASSUNG 228 11.10 VERTIEFENDE
AUFGABEN 229 12 ENTWURF SYNCHRONER ZUSTANDSAUTOMATEN 235 12.1 LERNZIELE
236 12.2 FORMALE BESCHREIBUNG VON ZUSTANDSAUTOMATEN 236 12.3 ENTWURF
EINES GELDWECHSELAUTOMATEN 238 12.3.1 REALISIERUNG ALS MEALY-AUTOMAT 239
12.3.2 REALISIERUNG ALS MOORE-AUTOMAT 249 12.3.3
MEDWEDEW-AUTOMATENSTRUKTUR 254 12.4 IMPULSFOLGEERKENNUNG MIT
ZUSTANDSAUTOMATEN 255 12.4.1 IMPLEMENTIERUNG ALS MOORE-AUTOMAT 255
12.4.2 IMPLEMENTIERUNG ALS MEALY-AUTOMAT 258 12.5 VERTIEFENDE AUFGABEN
261 15.4.4 MODELLIERUNG VON SRAM-SPEICHER IN VHDL 321 XII
INHALTSVERZEICHNIS 13 ENTWURF VON SYNCHRONZAEHLERN 263 13.1 LERNZIELE 264
13.2 MANUELLE IMPLEMENTIERUNG VON ZAEHLERN 264 13.2.1 MOD-5-ZAEHLER 264
13.2.2 MOD-4-VORWAERTS-/RUECKWAERTSZAEHLER 269 13.3 STANDARDZAEHLER 273
13.3.1 ABHAENGIGKEITSNOTATION 273 13.3.2 SYSTEMATISCHER VHDL-ENTWURF VON
ZAEHLERN 276 13.3.3 KASKADIERUNG VON STANDARDZAEHLERN 279 13.4 VERTIEFENDE
AUFGABEN 282 14 SCHIEBEREGISTER 285 14.1 LERNZIELE 285 14.2 ARBEITSWEISE
VON SCHIEBEREGISTERN 285 14.3 SERIEN-PARALLEL-UMSETZER 287 14.4
PARALLEL-SERIEN-UMSETZER 290 14.5 ZAEHLER MIT SCHIEBEREGISTERN 293 14.5.1
RINGZAEHLER 293 14.5.2 JOHNSON-ZAEHLER 295 14.6 LINEAR RUECKGEKOPPELTE
SCHIEBEREGISTER 298 14.7 VERTIEFENDE AUFGABEN 301 15 DIGITALE
HALBLEITERSPEICHER 303 15.1 LERNZIELE 303 15.2 UEBERSICHT 303 15.2.1
KLASSIFIZIERUNG 304 15.2.2 SPEICHERSTRUKTUREN 305 15.2.3 KENNGROESSEN 306
15.3 NICHTFLUECHTIGE SPEICHER 307 15.3.1 MASKENPROGRAMMIERBARES ROM 308
15.3.2 PROM 309 15.3.3 EPROM 310 15.3.4 EEPROM UND FLASH-EEPROM 311
15.3.5 INSTANZIIERUNG VON ROM-STRUKTUREN DURCH VHDL-CODE 312 15.4
FLUECHTIGE SPEICHER 313 15.4.1 SRAMS 313 15.4.2 DRAMS 316 15.4.3 SDRAM
UND DDR-RAM 319 19 SACHREGISTER 387 INHALTSVERZEICHNIS XIII 15.5
FIFO-SPEICHER 325 15.5.1 VHDL-MODELLIERUNG EINES DUAL-PORT-BLOCK-RAMS
328 15.6 SPEICHERERWEITERUNG 331 15.7 VERTIEFENDE AUFGABEN 335 16
PROGRAMMIERBARE LOGIK 337 16.1 LERNZIELE 337 16.2 PLD-ARCHITEKTUREN 337
16.3 SPLDS 339 16.3.1 PROM-SPEICHER 340 16.3.2 PLAS 343 16.3.3 PALS 344
16.4 CPLDS 350 16.5 FPGAS 354 16.5.1 DIE SPARTAN-3-FPGA-FAMILIE DER FA.
XILINX 355 16.5.2 TECHNOLOGISCHE ENTWICKLUNGSTRENDS BEI FPGAS 362 16.6
VERTIEFENDE AUFGABEN 363 17 ANHANG 365 17.1 HINWEISE ZUR VERWENDUNG DES
SIMULATORS MODELSIM XE STARTER 365 17.1.1 ISEWEBPACK UND MODELSIM
XE-STARTER 365 17.1.2 HILFESYSTEM 366 17.1.3 ENTWICKLUNGSABLAUF. 367
17.2 VHDL-CODIERUNGSEMPFEHLUNGEN 378 18 LITERATURVERZEICHNIS 383
|
| any_adam_object | 1 |
| author | Reichardt, Jürgen 1952- |
| author_GND | (DE-588)138762449 |
| author_facet | Reichardt, Jürgen 1952- |
| author_role | aut |
| author_sort | Reichardt, Jürgen 1952- |
| author_variant | j r jr |
| building | Verbundindex |
| bvnumber | BV035383928 |
| classification_rvk | ZN 5600 |
| classification_tum | ELT 450f |
| ctrlnum | (OCoLC)644611778 (DE-599)DNB991780965 |
| dewey-full | 621.3815 |
| dewey-hundreds | 600 - Technology (Applied sciences) |
| dewey-ones | 621 - Applied physics |
| dewey-raw | 621.3815 |
| dewey-search | 621.3815 |
| dewey-sort | 3621.3815 |
| dewey-tens | 620 - Engineering and allied operations |
| discipline | Maschinenbau / Maschinenwesen Elektrotechnik Elektrotechnik / Elektronik / Nachrichtentechnik |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>02365nam a2200577 c 4500</leader><controlfield tag="001">BV035383928</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20110801 </controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">090320s2009 gw d||| |||| 00||| ger d</controlfield><datafield tag="015" ind1=" " ind2=" "><subfield code="a">09,N02,1411</subfield><subfield code="2">dnb</subfield></datafield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">991780965</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">9783486589085</subfield><subfield code="9">978-3-486-58908-5</subfield></datafield><datafield tag="024" ind1="3" ind2=" "><subfield code="a">9783486589085</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)644611778</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)DNB991780965</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">XA-DE-BY</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-859</subfield><subfield code="a">DE-12</subfield><subfield code="a">DE-91</subfield><subfield code="a">DE-523</subfield><subfield code="a">DE-20</subfield><subfield code="a">DE-Aug4</subfield><subfield code="a">DE-210</subfield><subfield code="a">DE-858</subfield><subfield code="a">DE-703</subfield><subfield code="a">DE-634</subfield><subfield code="a">DE-1046</subfield><subfield code="a">DE-83</subfield><subfield code="a">DE-1051</subfield><subfield code="a">DE-1043</subfield><subfield code="a">DE-862</subfield><subfield code="a">DE-573</subfield></datafield><datafield tag="082" ind1="0" ind2=" "><subfield code="a">621.3815</subfield><subfield code="2">22/ger</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 5600</subfield><subfield code="0">(DE-625)157468:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">620</subfield><subfield code="2">sdnb</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ELT 450f</subfield><subfield code="2">stub</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Reichardt, Jürgen</subfield><subfield code="d">1952-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)138762449</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Lehrbuch Digitaltechnik</subfield><subfield code="b">eine Einführung mit VHDL</subfield><subfield code="c">von Jürgen Reichardt</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">München</subfield><subfield code="b">Oldenbourg</subfield><subfield code="c">2009</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">XIII, 397 S.</subfield><subfield code="b">graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Digitalschaltung</subfield><subfield code="0">(DE-588)4012295-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Schaltungsentwurf</subfield><subfield code="0">(DE-588)4179389-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Digitaltechnik</subfield><subfield code="0">(DE-588)4012303-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="8">1\p</subfield><subfield code="0">(DE-588)4123623-3</subfield><subfield code="a">Lehrbuch</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Digitaltechnik</subfield><subfield code="0">(DE-588)4012303-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">Digitalschaltung</subfield><subfield code="0">(DE-588)4012295-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="1"><subfield code="a">Schaltungsentwurf</subfield><subfield code="0">(DE-588)4179389-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="2"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="2" ind2="0"><subfield code="a">Digitaltechnik</subfield><subfield code="0">(DE-588)4012303-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="2" ind2="1"><subfield code="a">Digitalschaltung</subfield><subfield code="0">(DE-588)4012295-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="2" ind2="2"><subfield code="a">Schaltungsentwurf</subfield><subfield code="0">(DE-588)4179389-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="2" ind2="3"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="2" ind2=" "><subfield code="8">2\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">DNB Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=017188148&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-017188148</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">2\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield></record></collection> |
| genre | 1\p (DE-588)4123623-3 Lehrbuch gnd-content |
| genre_facet | Lehrbuch |
| id | DE-604.BV035383928 |
| illustrated | Illustrated |
| indexdate | 2024-08-01T11:21:33Z |
| institution | BVB |
| isbn | 9783486589085 |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-017188148 |
| oclc_num | 644611778 |
| open_access_boolean | |
| owner | DE-859 DE-12 DE-91 DE-BY-TUM DE-523 DE-20 DE-Aug4 DE-210 DE-858 DE-703 DE-634 DE-1046 DE-83 DE-1051 DE-1043 DE-862 DE-BY-FWS DE-573 |
| owner_facet | DE-859 DE-12 DE-91 DE-BY-TUM DE-523 DE-20 DE-Aug4 DE-210 DE-858 DE-703 DE-634 DE-1046 DE-83 DE-1051 DE-1043 DE-862 DE-BY-FWS DE-573 |
| physical | XIII, 397 S. graph. Darst. |
| publishDate | 2009 |
| publishDateSearch | 2009 |
| publishDateSort | 2009 |
| publisher | Oldenbourg |
| record_format | marc |
| spellingShingle | Reichardt, Jürgen 1952- Lehrbuch Digitaltechnik eine Einführung mit VHDL VHDL (DE-588)4254792-1 gnd Digitalschaltung (DE-588)4012295-5 gnd Schaltungsentwurf (DE-588)4179389-4 gnd Digitaltechnik (DE-588)4012303-0 gnd |
| subject_GND | (DE-588)4254792-1 (DE-588)4012295-5 (DE-588)4179389-4 (DE-588)4012303-0 (DE-588)4123623-3 |
| title | Lehrbuch Digitaltechnik eine Einführung mit VHDL |
| title_auth | Lehrbuch Digitaltechnik eine Einführung mit VHDL |
| title_exact_search | Lehrbuch Digitaltechnik eine Einführung mit VHDL |
| title_full | Lehrbuch Digitaltechnik eine Einführung mit VHDL von Jürgen Reichardt |
| title_fullStr | Lehrbuch Digitaltechnik eine Einführung mit VHDL von Jürgen Reichardt |
| title_full_unstemmed | Lehrbuch Digitaltechnik eine Einführung mit VHDL von Jürgen Reichardt |
| title_short | Lehrbuch Digitaltechnik |
| title_sort | lehrbuch digitaltechnik eine einfuhrung mit vhdl |
| title_sub | eine Einführung mit VHDL |
| topic | VHDL (DE-588)4254792-1 gnd Digitalschaltung (DE-588)4012295-5 gnd Schaltungsentwurf (DE-588)4179389-4 gnd Digitaltechnik (DE-588)4012303-0 gnd |
| topic_facet | VHDL Digitalschaltung Schaltungsentwurf Digitaltechnik Lehrbuch |
| url | http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=017188148&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| work_keys_str_mv | AT reichardtjurgen lehrbuchdigitaltechnikeineeinfuhrungmitvhdl |
Inhaltsverzeichnis
Schweinfurt Zentralbibliothek Lesesaal
| Signatur: |
2000 ZN 5600 R348 |
|---|---|
| Exemplar 1 | ausleihbar Verfügbar Bestellen |