Eine numerische Methode zur systematischen Analyse und Bewertung von PLD-Architekturen unter Nutzung der spezifischen Eigenschaften mit dem Ergebnis der Optimierung einer FPGA-Logikblockzelle:
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Abschlussarbeit Buch |
| Sprache: | German |
| Veröffentlicht: |
Ilmenau
1994
|
| Schlagworte: | |
| Beschreibung: | 123, 27 Bl. graph. Darst. |
Internformat
MARC
| LEADER | 00000nam a2200000 c 4500 | ||
|---|---|---|---|
| 001 | BV024800343 | ||
| 003 | DE-604 | ||
| 005 | 00000000000000.0 | ||
| 007 | t | ||
| 008 | 100417s1994 d||| m||| 00||| ger d | ||
| 015 | |a 95,H11,1457 |2 dnb | ||
| 035 | |a (OCoLC)75627168 | ||
| 035 | |a (DE-599)BVBBV024800343 | ||
| 040 | |a DE-604 |b ger |e rakwb | ||
| 041 | 0 | |a ger | |
| 049 | |a DE-11 | ||
| 100 | 1 | |a Becker, Steffen |e Verfasser |4 aut | |
| 245 | 1 | 0 | |a Eine numerische Methode zur systematischen Analyse und Bewertung von PLD-Architekturen unter Nutzung der spezifischen Eigenschaften mit dem Ergebnis der Optimierung einer FPGA-Logikblockzelle |c von Steffen Becker |
| 264 | 1 | |a Ilmenau |c 1994 | |
| 300 | |a 123, 27 Bl. |b graph. Darst. | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 502 | |a Ilmenau, Techn. Univ., Diss., 1995 | ||
| 650 | 0 | 7 | |a Gate-Array-Bauelement |0 (DE-588)4113666-4 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Field programmable gate array |0 (DE-588)4347749-5 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Programmierbare logische Anordnung |0 (DE-588)4076369-9 |2 gnd |9 rswk-swf |
| 655 | 7 | |0 (DE-588)4113937-9 |a Hochschulschrift |2 gnd-content | |
| 689 | 0 | 0 | |a Programmierbare logische Anordnung |0 (DE-588)4076369-9 |D s |
| 689 | 0 | |5 DE-604 | |
| 689 | 1 | 0 | |a Field programmable gate array |0 (DE-588)4347749-5 |D s |
| 689 | 1 | 1 | |a Gate-Array-Bauelement |0 (DE-588)4113666-4 |D s |
| 689 | 1 | |5 DE-604 | |
| 999 | |a oai:aleph.bib-bvb.de:BVB01-019481096 | ||
Datensatz im Suchindex
| _version_ | 1804141791363989504 |
|---|---|
| any_adam_object | |
| author | Becker, Steffen |
| author_facet | Becker, Steffen |
| author_role | aut |
| author_sort | Becker, Steffen |
| author_variant | s b sb |
| building | Verbundindex |
| bvnumber | BV024800343 |
| ctrlnum | (OCoLC)75627168 (DE-599)BVBBV024800343 |
| format | Thesis Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>01443nam a2200373 c 4500</leader><controlfield tag="001">BV024800343</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">00000000000000.0</controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">100417s1994 d||| m||| 00||| ger d</controlfield><datafield tag="015" ind1=" " ind2=" "><subfield code="a">95,H11,1457</subfield><subfield code="2">dnb</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)75627168</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV024800343</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakwb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-11</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Becker, Steffen</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Eine numerische Methode zur systematischen Analyse und Bewertung von PLD-Architekturen unter Nutzung der spezifischen Eigenschaften mit dem Ergebnis der Optimierung einer FPGA-Logikblockzelle</subfield><subfield code="c">von Steffen Becker</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Ilmenau</subfield><subfield code="c">1994</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">123, 27 Bl.</subfield><subfield code="b">graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="502" ind1=" " ind2=" "><subfield code="a">Ilmenau, Techn. Univ., Diss., 1995</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Gate-Array-Bauelement</subfield><subfield code="0">(DE-588)4113666-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Field programmable gate array</subfield><subfield code="0">(DE-588)4347749-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Programmierbare logische Anordnung</subfield><subfield code="0">(DE-588)4076369-9</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4113937-9</subfield><subfield code="a">Hochschulschrift</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Programmierbare logische Anordnung</subfield><subfield code="0">(DE-588)4076369-9</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">Field programmable gate array</subfield><subfield code="0">(DE-588)4347749-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="1"><subfield code="a">Gate-Array-Bauelement</subfield><subfield code="0">(DE-588)4113666-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-019481096</subfield></datafield></record></collection> |
| genre | (DE-588)4113937-9 Hochschulschrift gnd-content |
| genre_facet | Hochschulschrift |
| id | DE-604.BV024800343 |
| illustrated | Illustrated |
| indexdate | 2024-07-09T22:21:29Z |
| institution | BVB |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-019481096 |
| oclc_num | 75627168 |
| open_access_boolean | |
| owner | DE-11 |
| owner_facet | DE-11 |
| physical | 123, 27 Bl. graph. Darst. |
| publishDate | 1994 |
| publishDateSearch | 1994 |
| publishDateSort | 1994 |
| record_format | marc |
| spelling | Becker, Steffen Verfasser aut Eine numerische Methode zur systematischen Analyse und Bewertung von PLD-Architekturen unter Nutzung der spezifischen Eigenschaften mit dem Ergebnis der Optimierung einer FPGA-Logikblockzelle von Steffen Becker Ilmenau 1994 123, 27 Bl. graph. Darst. txt rdacontent n rdamedia nc rdacarrier Ilmenau, Techn. Univ., Diss., 1995 Gate-Array-Bauelement (DE-588)4113666-4 gnd rswk-swf Field programmable gate array (DE-588)4347749-5 gnd rswk-swf Programmierbare logische Anordnung (DE-588)4076369-9 gnd rswk-swf (DE-588)4113937-9 Hochschulschrift gnd-content Programmierbare logische Anordnung (DE-588)4076369-9 s DE-604 Field programmable gate array (DE-588)4347749-5 s Gate-Array-Bauelement (DE-588)4113666-4 s |
| spellingShingle | Becker, Steffen Eine numerische Methode zur systematischen Analyse und Bewertung von PLD-Architekturen unter Nutzung der spezifischen Eigenschaften mit dem Ergebnis der Optimierung einer FPGA-Logikblockzelle Gate-Array-Bauelement (DE-588)4113666-4 gnd Field programmable gate array (DE-588)4347749-5 gnd Programmierbare logische Anordnung (DE-588)4076369-9 gnd |
| subject_GND | (DE-588)4113666-4 (DE-588)4347749-5 (DE-588)4076369-9 (DE-588)4113937-9 |
| title | Eine numerische Methode zur systematischen Analyse und Bewertung von PLD-Architekturen unter Nutzung der spezifischen Eigenschaften mit dem Ergebnis der Optimierung einer FPGA-Logikblockzelle |
| title_auth | Eine numerische Methode zur systematischen Analyse und Bewertung von PLD-Architekturen unter Nutzung der spezifischen Eigenschaften mit dem Ergebnis der Optimierung einer FPGA-Logikblockzelle |
| title_exact_search | Eine numerische Methode zur systematischen Analyse und Bewertung von PLD-Architekturen unter Nutzung der spezifischen Eigenschaften mit dem Ergebnis der Optimierung einer FPGA-Logikblockzelle |
| title_full | Eine numerische Methode zur systematischen Analyse und Bewertung von PLD-Architekturen unter Nutzung der spezifischen Eigenschaften mit dem Ergebnis der Optimierung einer FPGA-Logikblockzelle von Steffen Becker |
| title_fullStr | Eine numerische Methode zur systematischen Analyse und Bewertung von PLD-Architekturen unter Nutzung der spezifischen Eigenschaften mit dem Ergebnis der Optimierung einer FPGA-Logikblockzelle von Steffen Becker |
| title_full_unstemmed | Eine numerische Methode zur systematischen Analyse und Bewertung von PLD-Architekturen unter Nutzung der spezifischen Eigenschaften mit dem Ergebnis der Optimierung einer FPGA-Logikblockzelle von Steffen Becker |
| title_short | Eine numerische Methode zur systematischen Analyse und Bewertung von PLD-Architekturen unter Nutzung der spezifischen Eigenschaften mit dem Ergebnis der Optimierung einer FPGA-Logikblockzelle |
| title_sort | eine numerische methode zur systematischen analyse und bewertung von pld architekturen unter nutzung der spezifischen eigenschaften mit dem ergebnis der optimierung einer fpga logikblockzelle |
| topic | Gate-Array-Bauelement (DE-588)4113666-4 gnd Field programmable gate array (DE-588)4347749-5 gnd Programmierbare logische Anordnung (DE-588)4076369-9 gnd |
| topic_facet | Gate-Array-Bauelement Field programmable gate array Programmierbare logische Anordnung Hochschulschrift |
| work_keys_str_mv | AT beckersteffen einenumerischemethodezursystematischenanalyseundbewertungvonpldarchitekturenunternutzungderspezifischeneigenschaftenmitdemergebnisderoptimierungeinerfpgalogikblockzelle |