Automatische Synthese von Hardware-Architekturen aus Lifting-basierten Filterbankspezifikationen:
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Abschlussarbeit Buch |
| Sprache: | German |
| Veröffentlicht: |
München
Verl. Dr. Hut
2008
|
| Ausgabe: | 1. Aufl. |
| Schriftenreihe: | Informatik
|
| Schlagworte: | |
| Online-Zugang: | Inhaltsverzeichnis |
| Beschreibung: | IV, 140 S. Ill., graph. Darst. |
| ISBN: | 9783899637861 |
Internformat
MARC
| LEADER | 00000nam a2200000 c 4500 | ||
|---|---|---|---|
| 001 | BV023420455 | ||
| 003 | DE-604 | ||
| 005 | 00000000000000.0 | ||
| 007 | t | ||
| 008 | 080729s2008 ad|| m||| 00||| ger d | ||
| 020 | |a 9783899637861 |9 978-3-89963-786-1 | ||
| 035 | |a (OCoLC)259936029 | ||
| 035 | |a (DE-599)BVBBV023420455 | ||
| 040 | |a DE-604 |b ger |e rakwb | ||
| 041 | 0 | |a ger | |
| 049 | |a DE-91 |a DE-12 |a DE-83 | ||
| 082 | 0 | |a 621.392 |2 22/ger | |
| 084 | |a ZN 4904 |0 (DE-625)157419: |2 rvk | ||
| 100 | 1 | |a Bartholomä, Ruben |e Verfasser |4 aut | |
| 245 | 1 | 0 | |a Automatische Synthese von Hardware-Architekturen aus Lifting-basierten Filterbankspezifikationen |c vorgelegt von Ruben Bartholomä |
| 250 | |a 1. Aufl. | ||
| 264 | 1 | |a München |b Verl. Dr. Hut |c 2008 | |
| 300 | |a IV, 140 S. |b Ill., graph. Darst. | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 490 | 0 | |a Informatik | |
| 502 | |a Zugl.: Tübingen, Univ., Diss., 2008 | ||
| 650 | 0 | 7 | |a Logiksynthese |0 (DE-588)4348178-4 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a VHDL |0 (DE-588)4254792-1 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Spezifikation |0 (DE-588)4139161-5 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Filterbank |0 (DE-588)4154389-0 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Liften |g Mathematik |0 (DE-588)4167655-5 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Register-Transfer-Ebene |0 (DE-588)4215789-4 |2 gnd |9 rswk-swf |
| 655 | 7 | |0 (DE-588)4113937-9 |a Hochschulschrift |2 gnd-content | |
| 689 | 0 | 0 | |a Logiksynthese |0 (DE-588)4348178-4 |D s |
| 689 | 0 | 1 | |a Register-Transfer-Ebene |0 (DE-588)4215789-4 |D s |
| 689 | 0 | 2 | |a Filterbank |0 (DE-588)4154389-0 |D s |
| 689 | 0 | 3 | |a Liften |g Mathematik |0 (DE-588)4167655-5 |D s |
| 689 | 0 | 4 | |a Spezifikation |0 (DE-588)4139161-5 |D s |
| 689 | 0 | 5 | |a VHDL |0 (DE-588)4254792-1 |D s |
| 689 | 0 | |5 DE-604 | |
| 856 | 4 | 2 | |m DNB Datenaustausch |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=016602910&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
| 999 | |a oai:aleph.bib-bvb.de:BVB01-016602910 | ||
Datensatz im Suchindex
| _version_ | 1804137812843298816 |
|---|---|
| adam_text | INHALTSVERZEICHNIS 1 EINLEITUNG 1 1.1 ZIEL DER ARBEIT 2 1.2 AUFBAU DER
ARBEIT 3 2 ENTWURFSMETHODEN MIKROELEKTRONISCHER SYSTEME 5 2.1
ENTWURFSPROZESS UND ABSTRAKTIONSEBENEN 5 2.1.1 SYSTEMEBENE 7 2.1.2
ALGORITHMISCHE EBENE 8 2.1.3 REGISTER-TRANSFER-EBENE 9 2.1.4 LOGIKEBENE
9 2.1.5 ELEKTRISCHE EBENE 10 2.2 HARDWARE-SYNTHESE 10 2.2.1 ALLOKATION
11 2.2.2 ABLAUFPLANUNG 12 2.2.3 BINDUNG 14 2.2.4 REGISTERZUWEISUNG 14
2.3 KLASSIFIKATION VON VERFAHREN ZUR ARCHITEKTURSYNTHESE 16 3
FILTERBAENKE DER DIGITALEN SIGNALVERARBEITUNG 17 3.1 M-KANAL-FILTERBAENKE
18 3.1.1 TEILBANDCODIERUNGSFUETERBAENKE 18 3.1.2 LIFTING-STRUKTUR 21 3.2
VERFAHREN BINDCT 25 3.3 WEITERE ARBEITEN UND ANWENDUNGEN 30 3.4
HARDWARE-ARCHITEKTUREN UND ENTWURFSWERKZEUGE 31 4 HARDWARE-SYNTHESE AUS
LIFTING-SPEZIFIKATIONEN 33 4.1 UEBERSICHT ENTWURFSABLAUF 33 4.2 SCHRITTE
DER HARDWARE-SYNTHESE 35 4.2.1 SPEZIFISCHE LIFTING-FAKTORISIERUNG 36
4.2.2 PROBLCMGRAPHENKONSTRUKTION 38 IN GESCANNT DURCH BIBLIOGRAFISCHE
INFORMATIONEN HTTP://D-NB.INFO/990775100 DIGITALISIERT DURCH
|
| adam_txt |
INHALTSVERZEICHNIS 1 EINLEITUNG 1 1.1 ZIEL DER ARBEIT 2 1.2 AUFBAU DER
ARBEIT 3 2 ENTWURFSMETHODEN MIKROELEKTRONISCHER SYSTEME 5 2.1
ENTWURFSPROZESS UND ABSTRAKTIONSEBENEN 5 2.1.1 SYSTEMEBENE 7 2.1.2
ALGORITHMISCHE EBENE 8 2.1.3 REGISTER-TRANSFER-EBENE 9 2.1.4 LOGIKEBENE
9 2.1.5 ELEKTRISCHE EBENE 10 2.2 HARDWARE-SYNTHESE 10 2.2.1 ALLOKATION
11 2.2.2 ABLAUFPLANUNG 12 2.2.3 BINDUNG 14 2.2.4 REGISTERZUWEISUNG 14
2.3 KLASSIFIKATION VON VERFAHREN ZUR ARCHITEKTURSYNTHESE 16 3
FILTERBAENKE DER DIGITALEN SIGNALVERARBEITUNG 17 3.1 M-KANAL-FILTERBAENKE
18 3.1.1 TEILBANDCODIERUNGSFUETERBAENKE 18 3.1.2 LIFTING-STRUKTUR 21 3.2
VERFAHREN BINDCT 25 3.3 WEITERE ARBEITEN UND ANWENDUNGEN 30 3.4
HARDWARE-ARCHITEKTUREN UND ENTWURFSWERKZEUGE 31 4 HARDWARE-SYNTHESE AUS
LIFTING-SPEZIFIKATIONEN 33 4.1 UEBERSICHT ENTWURFSABLAUF 33 4.2 SCHRITTE
DER HARDWARE-SYNTHESE 35 4.2.1 SPEZIFISCHE LIFTING-FAKTORISIERUNG 36
4.2.2 PROBLCMGRAPHENKONSTRUKTION 38 IN GESCANNT DURCH BIBLIOGRAFISCHE
INFORMATIONEN HTTP://D-NB.INFO/990775100 DIGITALISIERT DURCH |
| any_adam_object | 1 |
| any_adam_object_boolean | 1 |
| author | Bartholomä, Ruben |
| author_facet | Bartholomä, Ruben |
| author_role | aut |
| author_sort | Bartholomä, Ruben |
| author_variant | r b rb |
| building | Verbundindex |
| bvnumber | BV023420455 |
| classification_rvk | ZN 4904 |
| ctrlnum | (OCoLC)259936029 (DE-599)BVBBV023420455 |
| dewey-full | 621.392 |
| dewey-hundreds | 600 - Technology (Applied sciences) |
| dewey-ones | 621 - Applied physics |
| dewey-raw | 621.392 |
| dewey-search | 621.392 |
| dewey-sort | 3621.392 |
| dewey-tens | 620 - Engineering and allied operations |
| discipline | Elektrotechnik / Elektronik / Nachrichtentechnik |
| discipline_str_mv | Elektrotechnik / Elektronik / Nachrichtentechnik |
| edition | 1. Aufl. |
| format | Thesis Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>02030nam a2200493 c 4500</leader><controlfield tag="001">BV023420455</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">00000000000000.0</controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">080729s2008 ad|| m||| 00||| ger d</controlfield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">9783899637861</subfield><subfield code="9">978-3-89963-786-1</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)259936029</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV023420455</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakwb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-91</subfield><subfield code="a">DE-12</subfield><subfield code="a">DE-83</subfield></datafield><datafield tag="082" ind1="0" ind2=" "><subfield code="a">621.392</subfield><subfield code="2">22/ger</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 4904</subfield><subfield code="0">(DE-625)157419:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Bartholomä, Ruben</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Automatische Synthese von Hardware-Architekturen aus Lifting-basierten Filterbankspezifikationen</subfield><subfield code="c">vorgelegt von Ruben Bartholomä</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">1. Aufl.</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">München</subfield><subfield code="b">Verl. Dr. Hut</subfield><subfield code="c">2008</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">IV, 140 S.</subfield><subfield code="b">Ill., graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="0" ind2=" "><subfield code="a">Informatik</subfield></datafield><datafield tag="502" ind1=" " ind2=" "><subfield code="a">Zugl.: Tübingen, Univ., Diss., 2008</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Logiksynthese</subfield><subfield code="0">(DE-588)4348178-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Spezifikation</subfield><subfield code="0">(DE-588)4139161-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Filterbank</subfield><subfield code="0">(DE-588)4154389-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Liften</subfield><subfield code="g">Mathematik</subfield><subfield code="0">(DE-588)4167655-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Register-Transfer-Ebene</subfield><subfield code="0">(DE-588)4215789-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4113937-9</subfield><subfield code="a">Hochschulschrift</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Logiksynthese</subfield><subfield code="0">(DE-588)4348178-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Register-Transfer-Ebene</subfield><subfield code="0">(DE-588)4215789-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="2"><subfield code="a">Filterbank</subfield><subfield code="0">(DE-588)4154389-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="3"><subfield code="a">Liften</subfield><subfield code="g">Mathematik</subfield><subfield code="0">(DE-588)4167655-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="4"><subfield code="a">Spezifikation</subfield><subfield code="0">(DE-588)4139161-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="5"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">DNB Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=016602910&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-016602910</subfield></datafield></record></collection> |
| genre | (DE-588)4113937-9 Hochschulschrift gnd-content |
| genre_facet | Hochschulschrift |
| id | DE-604.BV023420455 |
| illustrated | Illustrated |
| index_date | 2024-07-02T21:30:52Z |
| indexdate | 2024-07-09T21:18:15Z |
| institution | BVB |
| isbn | 9783899637861 |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-016602910 |
| oclc_num | 259936029 |
| open_access_boolean | |
| owner | DE-91 DE-BY-TUM DE-12 DE-83 |
| owner_facet | DE-91 DE-BY-TUM DE-12 DE-83 |
| physical | IV, 140 S. Ill., graph. Darst. |
| publishDate | 2008 |
| publishDateSearch | 2008 |
| publishDateSort | 2008 |
| publisher | Verl. Dr. Hut |
| record_format | marc |
| series2 | Informatik |
| spelling | Bartholomä, Ruben Verfasser aut Automatische Synthese von Hardware-Architekturen aus Lifting-basierten Filterbankspezifikationen vorgelegt von Ruben Bartholomä 1. Aufl. München Verl. Dr. Hut 2008 IV, 140 S. Ill., graph. Darst. txt rdacontent n rdamedia nc rdacarrier Informatik Zugl.: Tübingen, Univ., Diss., 2008 Logiksynthese (DE-588)4348178-4 gnd rswk-swf VHDL (DE-588)4254792-1 gnd rswk-swf Spezifikation (DE-588)4139161-5 gnd rswk-swf Filterbank (DE-588)4154389-0 gnd rswk-swf Liften Mathematik (DE-588)4167655-5 gnd rswk-swf Register-Transfer-Ebene (DE-588)4215789-4 gnd rswk-swf (DE-588)4113937-9 Hochschulschrift gnd-content Logiksynthese (DE-588)4348178-4 s Register-Transfer-Ebene (DE-588)4215789-4 s Filterbank (DE-588)4154389-0 s Liften Mathematik (DE-588)4167655-5 s Spezifikation (DE-588)4139161-5 s VHDL (DE-588)4254792-1 s DE-604 DNB Datenaustausch application/pdf http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=016602910&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA Inhaltsverzeichnis |
| spellingShingle | Bartholomä, Ruben Automatische Synthese von Hardware-Architekturen aus Lifting-basierten Filterbankspezifikationen Logiksynthese (DE-588)4348178-4 gnd VHDL (DE-588)4254792-1 gnd Spezifikation (DE-588)4139161-5 gnd Filterbank (DE-588)4154389-0 gnd Liften Mathematik (DE-588)4167655-5 gnd Register-Transfer-Ebene (DE-588)4215789-4 gnd |
| subject_GND | (DE-588)4348178-4 (DE-588)4254792-1 (DE-588)4139161-5 (DE-588)4154389-0 (DE-588)4167655-5 (DE-588)4215789-4 (DE-588)4113937-9 |
| title | Automatische Synthese von Hardware-Architekturen aus Lifting-basierten Filterbankspezifikationen |
| title_auth | Automatische Synthese von Hardware-Architekturen aus Lifting-basierten Filterbankspezifikationen |
| title_exact_search | Automatische Synthese von Hardware-Architekturen aus Lifting-basierten Filterbankspezifikationen |
| title_exact_search_txtP | Automatische Synthese von Hardware-Architekturen aus Lifting-basierten Filterbankspezifikationen |
| title_full | Automatische Synthese von Hardware-Architekturen aus Lifting-basierten Filterbankspezifikationen vorgelegt von Ruben Bartholomä |
| title_fullStr | Automatische Synthese von Hardware-Architekturen aus Lifting-basierten Filterbankspezifikationen vorgelegt von Ruben Bartholomä |
| title_full_unstemmed | Automatische Synthese von Hardware-Architekturen aus Lifting-basierten Filterbankspezifikationen vorgelegt von Ruben Bartholomä |
| title_short | Automatische Synthese von Hardware-Architekturen aus Lifting-basierten Filterbankspezifikationen |
| title_sort | automatische synthese von hardware architekturen aus lifting basierten filterbankspezifikationen |
| topic | Logiksynthese (DE-588)4348178-4 gnd VHDL (DE-588)4254792-1 gnd Spezifikation (DE-588)4139161-5 gnd Filterbank (DE-588)4154389-0 gnd Liften Mathematik (DE-588)4167655-5 gnd Register-Transfer-Ebene (DE-588)4215789-4 gnd |
| topic_facet | Logiksynthese VHDL Spezifikation Filterbank Liften Mathematik Register-Transfer-Ebene Hochschulschrift |
| url | http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=016602910&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| work_keys_str_mv | AT bartholomaruben automatischesynthesevonhardwarearchitekturenausliftingbasiertenfilterbankspezifikationen |