Mikroprozessortechnik: Grundlagen, Architekturen, Schaltungstechnik und Betrieb von Mikroprozessoren und Mikrocontrollern ; mit 44 Tabellen
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Buch |
| Sprache: | German |
| Veröffentlicht: |
Wiesbaden
Vieweg + Teubner
2009
|
| Ausgabe: | 3., aktualisierte und erw. Aufl. |
| Schriftenreihe: | Studium
|
| Schlagworte: | |
| Online-Zugang: | Inhaltsverzeichnis |
| Beschreibung: | Literaturverz. S. 301 - 303 |
| Beschreibung: | XI, 310 S. graph. Darst. |
| ISBN: | 3834804614 9783834804617 |
Internformat
MARC
| LEADER | 00000nam a2200000 c 4500 | ||
|---|---|---|---|
| 001 | BV023336858 | ||
| 003 | DE-604 | ||
| 005 | 20200116 | ||
| 007 | t | ||
| 008 | 080610s2009 gw d||| |||| 00||| ger d | ||
| 016 | 7 | |a 987986880 |2 DE-101 | |
| 020 | |a 3834804614 |9 3-8348-0461-4 | ||
| 020 | |a 9783834804617 |9 978-3-8348-0461-7 | ||
| 035 | |a (OCoLC)276140705 | ||
| 035 | |a (DE-599)BVBBV023336858 | ||
| 040 | |a DE-604 |b ger |e rakddb | ||
| 041 | 0 | |a ger | |
| 044 | |a gw |c XA-DE-HE | ||
| 049 | |a DE-M347 |a DE-Aug4 |a DE-824 |a DE-859 |a DE-92 |a DE-863 |a DE-898 |a DE-860 |a DE-20 |a DE-634 |a DE-29T |a DE-573 |a DE-862 |a DE-526 |a DE-2070s |a DE-861 | ||
| 082 | 0 | |a 004.16 |2 22/ger | |
| 084 | |a ST 170 |0 (DE-625)143602: |2 rvk | ||
| 084 | |a 620 |2 sdnb | ||
| 084 | |a 004 |2 sdnb | ||
| 100 | 1 | |a Wüst, Klaus |e Verfasser |0 (DE-588)124796575 |4 aut | |
| 245 | 1 | 0 | |a Mikroprozessortechnik |b Grundlagen, Architekturen, Schaltungstechnik und Betrieb von Mikroprozessoren und Mikrocontrollern ; mit 44 Tabellen |c Klaus Wüst |
| 250 | |a 3., aktualisierte und erw. Aufl. | ||
| 264 | 1 | |a Wiesbaden |b Vieweg + Teubner |c 2009 | |
| 300 | |a XI, 310 S. |b graph. Darst. | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 490 | 0 | |a Studium | |
| 500 | |a Literaturverz. S. 301 - 303 | ||
| 650 | 0 | 7 | |a Mikroprozessor |0 (DE-588)4039232-6 |2 gnd |9 rswk-swf |
| 655 | 7 | |0 (DE-588)4123623-3 |a Lehrbuch |2 gnd-content | |
| 689 | 0 | 0 | |a Mikroprozessor |0 (DE-588)4039232-6 |D s |
| 689 | 0 | |5 DE-604 | |
| 856 | 4 | 2 | |m HBZ Datenaustausch |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=016520703&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
| 999 | |a oai:aleph.bib-bvb.de:BVB01-016520703 | ||
Datensatz im Suchindex
| DE-BY-862_location | 2000 |
|---|---|
| DE-BY-863_location | 1000 1340 |
| DE-BY-FWS_call_number | 1000/ST 170 W959(3) 1340/ST 170 W959(3)st 2000/ST 170 W959(3) |
| DE-BY-FWS_katkey | 324850 |
| DE-BY-FWS_media_number | 083101082216 083101082227 083000465317 |
| _version_ | 1806176381094068224 |
| adam_text | Inhaltsverzeichnis
1 Einführung 1
1.1 Geschichtliche Entwicklung der Mikroprozessortechnik............. 1
1.2 Stand und Entwicklungstempo der Mikroprozessortechnik........... 3
1.3 Grundbestandteile eines Mikrorechnersystems.................. 4
1.4 Aufgaben und Testfragen............................. 6
2 Informationseinheiten und Informationsdarstellung 7
2.1 Bits, Tetraden, Bytes und Worte......................... 7
2.2 Die Interpretation von Bitmustern........................ 8
2.3 Zahlensysteme ................................... 9
2.4 Die binäre Darstellung von Zahlen........................ 10
2.4.1 Vorzeichenlose ganze Zahlen........................ 11
2.4.2 Vorzeichenbehaftete ganze Zahlen (Zweierkomplement-Darstellung) . . 11
2.4.3 Festkommazahlen.............................. 13
2.4.4 Gleitkommazahlen............................. 14
2.5 Aufgaben und Testfragen ............................. 18
3 Halbleiterbauelemente 19
3.1 Diskrete Halbleiterbauelemente.......................... 19
3.1.1 Dotierte Halbleiter............................. 19
3.1.2 Feldeffekttransistoren ........................... 19
3.2 Integrierte Schaltkreise (Integrated Circuits)................... 21
3.2.1 Allgemeines................................. 21
3.2.2 Schaltkreisfamilien............................. 23
3.2.3 TTL-Bausteine............................... 24
3.2.4 CMOS-Bausteine.............................. 25
3.2.5 Weitere Schaltkreisfamilien........................ 27
3.2.6 Logische Verknüpfungen und Logische Schaltglieder .......... 27
3.3 Aufgaben und Testfragen............................. 30
4 Speicherbausteine 31
4.1 Allgemeine Eigenschaften............................. 31
4.2 Read Only Memory (ROM)............................ 34
4.2.1 Masken-ROM (MROM).......................... 34
4.2.2 Programmable ROM (PROM) ...................... 35
4.2.3 Erasable PROM (EPROM)........................ 36
4.2.4 EEPROM und Flash-Speicher....................... 37
4.3 Random Access Memory (RAM).........................
4.3.1 Statisches RAM (SRAM)......................... 38
4.3.2 Dynamisches RAM (DRAM)....................... 40
4.4 Magnetoresistives RAM und Ferroelektrisches RAM.............. 52
4.5 Aufgaben und Testfragen.............................
Ein- und Ausgabe
5.1 Allgemeines..................................... 56
5.2 Eingabeschaltung, Ausgabeschaltung....................... 56
5.3 Ein-/Ausgabe-Steuerung von Bausteinen und Geräten............. 58
5.3.1 Aufbau von Bausteinen und Geräten mit Ein-/Ausgabe-Steuerung . . 58
5.3.2 Fallbeispiel: Der programmierbare Ein-/Ausgabebaustein 8255 .... 59
5.4 Aufgaben und Testfragen............................. 61
Systembus und Adressverwaltung 62
6.1 Busaufbau...................................... 62
6.1.1 Warum ein Bus?.............................. 62
6.1.2 Open-Drain-Ausgänge........................... 63
6.1.3 Tristate-Ausgänge............................. 64
6.1.4 Bustreiber.................................. 65
6.1.5 Synchrone und asynchrone Busse..................... 67
6.1.6 Busdesign.................................. 68
6.1.7 Busvergabe bei mehreren Busmastern.................. 69
6.2 Busanschluss und Adressverwaltung....................... 70
6.2.1 Allgemeines zu Adressen und ihrer Dekodierung ............ 70
6.2.2 Adressdekodierung von Ein-/Ausgabebausteinen............ 71
6.2.3 Adressdekodierung von Speicherbausteinen............... 76
6.2.4 Big-Endian- und Little-Endian-Byteordnung .............. 80
6.3 Chipsätze moderner PCs.............................. 81
6.4 Aufgaben und Testfragen............................. 85
Einfache Mikroprozessoren 87
7.1 Die Ausführung des Maschinencodes....................... 87
7.2 Interner Aufbau eines Mikroprozessors...................... 89
7.2.1 Registersatz................................. 89
7.2.2 Steuerwerk................................. 91
7.2.3 Operationswerk (Rechenwerk)....................... 93
7.2.4 Adresswerk................................. 95
7.2.5 Systembus-Schnittstelle.......................... 99
7.3 CISC-Architektur und Mikroprogrammierung.................. 100
7.4 RISC-Architektur.................................. 101
7.5 Programmierung von Mikroprozessoren ..................... 103
7.5.1 Maschinenbefehlssatz............................ 103
7.5.2 Maschinencode und Maschinenprogramme................ 105
7.5.3 Assemblersprache und Compiler ..................... 106
7.5.4 Hardware-Software-Schnittstelle (Instruction Set Architecture) .... 107
7.6 Reset und Boot-Vorgang.............................. 108
7.7 Ergänzung: Hilfsschaltungen............................ 109
7.7.1 Taktgenerator................................ 109
7.7.2 Einschaltverzögerung............................ 109
7.8 Aufgaben und Testfragen............................. 109
8 Besondere Betriebsarten 111
8.1 Interrupts (Unterbrechungen)........................... 111
8.1.1 Das Problem der asynchronen Service-Anforderungen ......... 111
8.1.2 Das Interruptkonzept ........................... 112
8.1.3 Interrupt-Behandlungsroutinen...................... 112
8.1.4 Aufschaltung und Priorisierung von Interrupts............. 113
8.1.5 Vektorisierung und Maskierung von Interrupts, Interrupt-Controller . 114
8.2 Ausnahmen (Exceptions) ............................. 116
8.3 Direct Memory Access (DMA) .......................... 116
8.4 Aufgaben und Testfragen............................. 118
9 Beispielarchitekturen 119
9.1 Die CPU08 von Freescale............................. 119
9.1.1 Übersicht.................................. 120
9.1.2 Der Registersatz.............................. 121
9.1.3 Der Adressraum.............................. 123
9.1.4 Die Adressierungsarten .......................... 123
9.1.5 Der Befehlssatz............................... 127
9.1.6 Unterprogramme.............................. 129
9.1.7 Reset und Interrupts............................ 130
9.1.8 Codebeispiele................................ 133
9.2 Die MSP430CPU von Texas Instruments..................... 141
9.2.1 Übersicht.................................. 141
9.2.2 Der Registersatz.............................. 142
9.2.3 Der Adressraum.............................. 143
9.2.4 Die Adressierungsarten .......................... 144
9.2.5 Der Befehlssatz............................... 145
9.2.6 Reset und Interrupts............................ 147
9.2.7 Unterstützung für die ALU: Der Hardware-Multiplizierer ....... 150
9.2.8 Codebeispiele................................ 151
9.3 Kurzer Architekturvergleich CPU08 MSP430CPU .............. 155
9.4 Aufgaben und Testfragen............................. 157
10 Speicherverwaltung 159
10.1 Virtueller Speicher und Paging.......................... 159
10.2 Speichersegmentierung............................... 163
10.3 Caching....................................... 166
10.3.1 Warum Caches? .............................. 166
10.3.2 Strukturen und Organisationsformen von Caches............ 169
10.3.3 Ersetzungsstrategien............................ 173
10.3.4 Aktualisierungsstrategien......................... 173
10.4 Fallstudie: Intel Pentium 4 (IA-32-Architektur)................. 175
10.4.1 Privilegierungsstufen............................
10.4.2 Speichersegmentierung, Selektoren und Deskriptoren.......... 177
10.4.3 Paging.................................... 181
10.4.4 Kontrolle von E/A-Zugriffen ....................... 183
10.4.5 Caches.................................... 183
10.4.6 Der Aufbau des Maschinencodes..................... 184
10.5 Aufgaben und Testfragen............................. 187
11 Skalare und superskalare Architekturen 189
11.1 Skalare Architekturen und Befehls-Pipelining.................. 189
11.2 Superskalare Architekturen............................ 195
11.2.1 Mehrfache parallele Hardwareeinheiten.................. 195
11.2.2 Ausführung in geänderter Reihenfolge.................. 198
11.2.3 Register-Umbenennung .......................... 200
11.2.4 Pipeline-Länge, spekulative Ausführung................. 200
11.2.5 VLIW-Prozessoren............................. 202
11.2.6 Prozessoren mit mehreren Kernen.................... 202
11.3 Fallbeispiel: Intel Pentium und Core Architektur................ 205
11.3.1 Die Entwicklung bis zu Pentium III und Athlon............. 205
11.3.2 Pentium 4.................................. 207
11.3.3 Die 64-Bit-Erweitemng .......................... 209
11.3.4 Core-Architektur.............................. 210
11.4 Fallbeispiel: IA-64 und Itanium-Prozessor.................... 212
11.5 Aufgaben und Testfragen............................. 217
12 Energieeffizienz von Mikroprozessoren 219
12.1 Was ist Energieeffizienz und warum wird sie gebraucht?............ 219
12.2 Leistungsaufnahme von integrierten Schaltkreisen................ 220
12.2.1 Verminderung der Leistungsaufnahme.................. 222
12.3 Praktische Realisierung von energieeffizienten Architekturen und Betriebsarten 223
12.3.1 Mikrocontroller............................... 223
12.3.2 PC-Prozessoren............................... 224
12.3.3 Prozessoren für Subnotebooks....................... 227
12.4 Aufgaben und Testfragen............................. 228
13 Single Instruction Multiple Data (SIMD) 229
13.1 Grundlagen................................. 229
13.2 Fallbeispiel: SIMD bei Intels IA-32-Architektur................ 230
13.2.1 Die MMX-Einheit...........................^231
13.2.2 Die SSE-, SSE2-, SSE3-Befehle und Digital Media Boost (SSE4) . . . 234
13.3 Aufgaben und Testfragen...................... 236
14 Mikrocontroller 23«
14.1 Allgemeines....................... „„„
14.2 Typische Baugruppen von Mikrocontrollern............... . . . . 239
14.2.1 Mikrocontrollerkern (Core)............... 239
14.2.2 Busschnittstelle............................... 240
14.2.3 Programmspeicher............................. 240
14.2.4 Datenspeicher................................ 241
14.2.5 Ein-/Ausgabeschnittstellen (Input/Output-Ports)............ 241
14.2.6 Zähler/Zeitgeber (Counter/Timer).................... 242
14.2.7 Analoge Signale............................... 247
14.2.8 Interrupt-System.............................. 249
14.2.9 Komponenten zur Datenübertragung................... 250
14.2.10 Bausteine für die Betriebssicherheit.................... 252
14.2.11 Verminderung der Leistungsaufnahme.................. 254
14.3 Software-Entwicklung ............................... 254
14.3.1 Das Einspielen des Programmes auf das Zielsystem........... 255
14.3.2 Einschub: Die JTAG-Schnittstelle..................... 256
14.3.3 Programmtest................................ 258
14.3.4 Integrierte Entwicklungsumgebungen................... 260
14.4 Fallbeispiel: Infineon C167............................. 262
14.4.1 Kern..................................... 263
14.4.2 Speicherorganisation und Busschnittstelle................ 266
14.4.3 Kommunikationsschnittstellen....................... 267
14.4.4 Zeitgeber/Zähler-, Capture/Compare- und PWM-Einheiten...... 268
14.4.5 Input/Output-Ports und Analog-Digital-Wandler............ 270
14.4.6 Interruptsystem und PEC......................... 271
14.4.7 Oszillator, Energie-Management und Sicherheitseinrichtungen..... 274
14.4.8 XC167CI.................................. 276
14.5 Aufgaben und Testfragen ............................. 276
15 Digitale Signalprozessoren 277
15.1 Digitale Signalverarbeitung............................ 277
15.2 Architekturmerkmale................................ 280
15.2.1 Kern..................................... 280
15.2.2 Peripherie.................................. 283
15.3 Fallbeispiel: Die DSP56800-Familie von Freescale................ 283
15.3.1 Kern der DSP56800............................ 284
15.3.2 DSP-Peripherie am Beispiel des DSP56F801............... 288
15.4 Aufgaben und Testfragen ............................. 289
Lösungen zu den Aufgaben und Testfragen 290
Literaturverzeichnis 301
Sachwortverzeichnis 304
|
| adam_txt |
Inhaltsverzeichnis
1 Einführung 1
1.1 Geschichtliche Entwicklung der Mikroprozessortechnik. 1
1.2 Stand und Entwicklungstempo der Mikroprozessortechnik. 3
1.3 Grundbestandteile eines Mikrorechnersystems. 4
1.4 Aufgaben und Testfragen. 6
2 Informationseinheiten und Informationsdarstellung 7
2.1 Bits, Tetraden, Bytes und Worte. 7
2.2 Die Interpretation von Bitmustern. 8
2.3 Zahlensysteme . 9
2.4 Die binäre Darstellung von Zahlen. 10
2.4.1 Vorzeichenlose ganze Zahlen. 11
2.4.2 Vorzeichenbehaftete ganze Zahlen (Zweierkomplement-Darstellung) . . 11
2.4.3 Festkommazahlen. 13
2.4.4 Gleitkommazahlen. 14
2.5 Aufgaben und Testfragen . 18
3 Halbleiterbauelemente 19
3.1 Diskrete Halbleiterbauelemente. 19
3.1.1 Dotierte Halbleiter. 19
3.1.2 Feldeffekttransistoren . 19
3.2 Integrierte Schaltkreise (Integrated Circuits). 21
3.2.1 Allgemeines. 21
3.2.2 Schaltkreisfamilien. 23
3.2.3 TTL-Bausteine. 24
3.2.4 CMOS-Bausteine. 25
3.2.5 Weitere Schaltkreisfamilien. 27
3.2.6 Logische Verknüpfungen und Logische Schaltglieder . 27
3.3 Aufgaben und Testfragen. 30
4 Speicherbausteine 31
4.1 Allgemeine Eigenschaften. 31
4.2 Read Only Memory (ROM). 34
4.2.1 Masken-ROM (MROM). 34
4.2.2 Programmable ROM (PROM) . 35
4.2.3 Erasable PROM (EPROM). 36
4.2.4 EEPROM und Flash-Speicher. 37
4.3 Random Access Memory (RAM).
4.3.1 Statisches RAM (SRAM). 38
4.3.2 Dynamisches RAM (DRAM). 40
4.4 Magnetoresistives RAM und Ferroelektrisches RAM. 52
4.5 Aufgaben und Testfragen.
Ein- und Ausgabe
5.1 Allgemeines. 56
5.2 Eingabeschaltung, Ausgabeschaltung. 56
5.3 Ein-/Ausgabe-Steuerung von Bausteinen und Geräten. 58
5.3.1 Aufbau von Bausteinen und Geräten mit Ein-/Ausgabe-Steuerung . . 58
5.3.2 Fallbeispiel: Der programmierbare Ein-/Ausgabebaustein 8255 . 59
5.4 Aufgaben und Testfragen. 61
Systembus und Adressverwaltung 62
6.1 Busaufbau. 62
6.1.1 Warum ein Bus?. 62
6.1.2 Open-Drain-Ausgänge. 63
6.1.3 Tristate-Ausgänge. 64
6.1.4 Bustreiber. 65
6.1.5 Synchrone und asynchrone Busse. 67
6.1.6 Busdesign. 68
6.1.7 Busvergabe bei mehreren Busmastern. 69
6.2 Busanschluss und Adressverwaltung. 70
6.2.1 Allgemeines zu Adressen und ihrer Dekodierung . 70
6.2.2 Adressdekodierung von Ein-/Ausgabebausteinen. 71
6.2.3 Adressdekodierung von Speicherbausteinen. 76
6.2.4 Big-Endian- und Little-Endian-Byteordnung . 80
6.3 Chipsätze moderner PCs. 81
6.4 Aufgaben und Testfragen. 85
Einfache Mikroprozessoren 87
7.1 Die Ausführung des Maschinencodes. 87
7.2 Interner Aufbau eines Mikroprozessors. 89
7.2.1 Registersatz. 89
7.2.2 Steuerwerk. 91
7.2.3 Operationswerk (Rechenwerk). 93
7.2.4 Adresswerk. 95
7.2.5 Systembus-Schnittstelle. 99
7.3 CISC-Architektur und Mikroprogrammierung. 100
7.4 RISC-Architektur. 101
7.5 Programmierung von Mikroprozessoren . 103
7.5.1 Maschinenbefehlssatz. 103
7.5.2 Maschinencode und Maschinenprogramme. 105
7.5.3 Assemblersprache und Compiler . 106
7.5.4 Hardware-Software-Schnittstelle (Instruction Set Architecture) . 107
7.6 Reset und Boot-Vorgang. 108
7.7 Ergänzung: Hilfsschaltungen. 109
7.7.1 Taktgenerator. 109
7.7.2 Einschaltverzögerung. 109
7.8 Aufgaben und Testfragen. 109
8 Besondere Betriebsarten 111
8.1 Interrupts (Unterbrechungen). 111
8.1.1 Das Problem der asynchronen Service-Anforderungen . 111
8.1.2 Das Interruptkonzept . 112
8.1.3 Interrupt-Behandlungsroutinen. 112
8.1.4 Aufschaltung und Priorisierung von Interrupts. 113
8.1.5 Vektorisierung und Maskierung von Interrupts, Interrupt-Controller . 114
8.2 Ausnahmen (Exceptions) . 116
8.3 Direct Memory Access (DMA) . 116
8.4 Aufgaben und Testfragen. 118
9 Beispielarchitekturen 119
9.1 Die CPU08 von Freescale. 119
9.1.1 Übersicht. 120
9.1.2 Der Registersatz. 121
9.1.3 Der Adressraum. 123
9.1.4 Die Adressierungsarten . 123
9.1.5 Der Befehlssatz. 127
9.1.6 Unterprogramme. 129
9.1.7 Reset und Interrupts. 130
9.1.8 Codebeispiele. 133
9.2 Die MSP430CPU von Texas Instruments. 141
9.2.1 Übersicht. 141
9.2.2 Der Registersatz. 142
9.2.3 Der Adressraum. 143
9.2.4 Die Adressierungsarten . 144
9.2.5 Der Befehlssatz. 145
9.2.6 Reset und Interrupts. 147
9.2.7 Unterstützung für die ALU: Der Hardware-Multiplizierer . 150
9.2.8 Codebeispiele. 151
9.3 Kurzer Architekturvergleich CPU08 MSP430CPU . 155
9.4 Aufgaben und Testfragen. 157
10 Speicherverwaltung 159
10.1 Virtueller Speicher und Paging. 159
10.2 Speichersegmentierung. 163
10.3 Caching. 166
10.3.1 Warum Caches? . 166
10.3.2 Strukturen und Organisationsformen von Caches. 169
10.3.3 Ersetzungsstrategien. 173
10.3.4 Aktualisierungsstrategien. 173
10.4 Fallstudie: Intel Pentium 4 (IA-32-Architektur). 175
10.4.1 Privilegierungsstufen.
10.4.2 Speichersegmentierung, Selektoren und Deskriptoren. 177
10.4.3 Paging. 181
10.4.4 Kontrolle von E/A-Zugriffen . 183
10.4.5 Caches. 183
10.4.6 Der Aufbau des Maschinencodes. 184
10.5 Aufgaben und Testfragen. 187
11 Skalare und superskalare Architekturen 189
11.1 Skalare Architekturen und Befehls-Pipelining. 189
11.2 Superskalare Architekturen. 195
11.2.1 Mehrfache parallele Hardwareeinheiten. 195
11.2.2 Ausführung in geänderter Reihenfolge. 198
11.2.3 Register-Umbenennung . 200
11.2.4 Pipeline-Länge, spekulative Ausführung. 200
11.2.5 VLIW-Prozessoren. 202
11.2.6 Prozessoren mit mehreren Kernen. 202
11.3 Fallbeispiel: Intel Pentium und Core Architektur. 205
11.3.1 Die Entwicklung bis zu Pentium III und Athlon. 205
11.3.2 Pentium 4. 207
11.3.3 Die 64-Bit-Erweitemng . 209
11.3.4 Core-Architektur. 210
11.4 Fallbeispiel: IA-64 und Itanium-Prozessor. 212
11.5 Aufgaben und Testfragen. 217
12 Energieeffizienz von Mikroprozessoren 219
12.1 Was ist Energieeffizienz und warum wird sie gebraucht?. 219
12.2 Leistungsaufnahme von integrierten Schaltkreisen. 220
12.2.1 Verminderung der Leistungsaufnahme. 222
12.3 Praktische Realisierung von energieeffizienten Architekturen und Betriebsarten 223
12.3.1 Mikrocontroller. 223
12.3.2 PC-Prozessoren. 224
12.3.3 Prozessoren für Subnotebooks. 227
12.4 Aufgaben und Testfragen. 228
13 Single Instruction Multiple Data (SIMD) 229
13.1 Grundlagen. 229
13.2 Fallbeispiel: SIMD bei Intels IA-32-Architektur. 230
13.2.1 Die MMX-Einheit.^231
13.2.2 Die SSE-, SSE2-, SSE3-Befehle und Digital Media Boost (SSE4) . . . 234
13.3 Aufgaben und Testfragen. 236
14 Mikrocontroller 23«
14.1 Allgemeines. „„„
14.2 Typische Baugruppen von Mikrocontrollern. '.'.'.'. 239
14.2.1 Mikrocontrollerkern (Core). 239
14.2.2 Busschnittstelle. 240
14.2.3 Programmspeicher. 240
14.2.4 Datenspeicher. 241
14.2.5 Ein-/Ausgabeschnittstellen (Input/Output-Ports). 241
14.2.6 Zähler/Zeitgeber (Counter/Timer). 242
14.2.7 Analoge Signale. 247
14.2.8 Interrupt-System. 249
14.2.9 Komponenten zur Datenübertragung. 250
14.2.10 Bausteine für die Betriebssicherheit. 252
14.2.11 Verminderung der Leistungsaufnahme. 254
14.3 Software-Entwicklung . 254
14.3.1 Das Einspielen des Programmes auf das Zielsystem. 255
14.3.2 Einschub: Die JTAG-Schnittstelle. 256
14.3.3 Programmtest. 258
14.3.4 Integrierte Entwicklungsumgebungen. 260
14.4 Fallbeispiel: Infineon C167. 262
14.4.1 Kern. 263
14.4.2 Speicherorganisation und Busschnittstelle. 266
14.4.3 Kommunikationsschnittstellen. 267
14.4.4 Zeitgeber/Zähler-, Capture/Compare- und PWM-Einheiten. 268
14.4.5 Input/Output-Ports und Analog-Digital-Wandler. 270
14.4.6 Interruptsystem und PEC. 271
14.4.7 Oszillator, Energie-Management und Sicherheitseinrichtungen. 274
14.4.8 XC167CI. 276
14.5 Aufgaben und Testfragen . 276
15 Digitale Signalprozessoren 277
15.1 Digitale Signalverarbeitung. 277
15.2 Architekturmerkmale. 280
15.2.1 Kern. 280
15.2.2 Peripherie. 283
15.3 Fallbeispiel: Die DSP56800-Familie von Freescale. 283
15.3.1 Kern der DSP56800. 284
15.3.2 DSP-Peripherie am Beispiel des DSP56F801. 288
15.4 Aufgaben und Testfragen . 289
Lösungen zu den Aufgaben und Testfragen 290
Literaturverzeichnis 301
Sachwortverzeichnis 304 |
| any_adam_object | 1 |
| any_adam_object_boolean | 1 |
| author | Wüst, Klaus |
| author_GND | (DE-588)124796575 |
| author_facet | Wüst, Klaus |
| author_role | aut |
| author_sort | Wüst, Klaus |
| author_variant | k w kw |
| building | Verbundindex |
| bvnumber | BV023336858 |
| classification_rvk | ST 170 |
| ctrlnum | (OCoLC)276140705 (DE-599)BVBBV023336858 |
| dewey-full | 004.16 |
| dewey-hundreds | 000 - Computer science, information, general works |
| dewey-ones | 004 - Computer science |
| dewey-raw | 004.16 |
| dewey-search | 004.16 |
| dewey-sort | 14.16 |
| dewey-tens | 000 - Computer science, information, general works |
| discipline | Maschinenbau / Maschinenwesen Informatik |
| discipline_str_mv | Maschinenbau / Maschinenwesen Informatik |
| edition | 3., aktualisierte und erw. Aufl. |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>01749nam a2200433 c 4500</leader><controlfield tag="001">BV023336858</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20200116 </controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">080610s2009 gw d||| |||| 00||| ger d</controlfield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">987986880</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3834804614</subfield><subfield code="9">3-8348-0461-4</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">9783834804617</subfield><subfield code="9">978-3-8348-0461-7</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)276140705</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV023336858</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">XA-DE-HE</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-M347</subfield><subfield code="a">DE-Aug4</subfield><subfield code="a">DE-824</subfield><subfield code="a">DE-859</subfield><subfield code="a">DE-92</subfield><subfield code="a">DE-863</subfield><subfield code="a">DE-898</subfield><subfield code="a">DE-860</subfield><subfield code="a">DE-20</subfield><subfield code="a">DE-634</subfield><subfield code="a">DE-29T</subfield><subfield code="a">DE-573</subfield><subfield code="a">DE-862</subfield><subfield code="a">DE-526</subfield><subfield code="a">DE-2070s</subfield><subfield code="a">DE-861</subfield></datafield><datafield tag="082" ind1="0" ind2=" "><subfield code="a">004.16</subfield><subfield code="2">22/ger</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 170</subfield><subfield code="0">(DE-625)143602:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">620</subfield><subfield code="2">sdnb</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">004</subfield><subfield code="2">sdnb</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Wüst, Klaus</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)124796575</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Mikroprozessortechnik</subfield><subfield code="b">Grundlagen, Architekturen, Schaltungstechnik und Betrieb von Mikroprozessoren und Mikrocontrollern ; mit 44 Tabellen</subfield><subfield code="c">Klaus Wüst</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">3., aktualisierte und erw. Aufl.</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Wiesbaden</subfield><subfield code="b">Vieweg + Teubner</subfield><subfield code="c">2009</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">XI, 310 S.</subfield><subfield code="b">graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="0" ind2=" "><subfield code="a">Studium</subfield></datafield><datafield tag="500" ind1=" " ind2=" "><subfield code="a">Literaturverz. S. 301 - 303</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Mikroprozessor</subfield><subfield code="0">(DE-588)4039232-6</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4123623-3</subfield><subfield code="a">Lehrbuch</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Mikroprozessor</subfield><subfield code="0">(DE-588)4039232-6</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">HBZ Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=016520703&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-016520703</subfield></datafield></record></collection> |
| genre | (DE-588)4123623-3 Lehrbuch gnd-content |
| genre_facet | Lehrbuch |
| id | DE-604.BV023336858 |
| illustrated | Illustrated |
| index_date | 2024-07-02T21:00:01Z |
| indexdate | 2024-08-01T11:20:25Z |
| institution | BVB |
| isbn | 3834804614 9783834804617 |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-016520703 |
| oclc_num | 276140705 |
| open_access_boolean | |
| owner | DE-M347 DE-Aug4 DE-824 DE-859 DE-92 DE-863 DE-BY-FWS DE-898 DE-BY-UBR DE-860 DE-20 DE-634 DE-29T DE-573 DE-862 DE-BY-FWS DE-526 DE-2070s DE-861 |
| owner_facet | DE-M347 DE-Aug4 DE-824 DE-859 DE-92 DE-863 DE-BY-FWS DE-898 DE-BY-UBR DE-860 DE-20 DE-634 DE-29T DE-573 DE-862 DE-BY-FWS DE-526 DE-2070s DE-861 |
| physical | XI, 310 S. graph. Darst. |
| publishDate | 2009 |
| publishDateSearch | 2009 |
| publishDateSort | 2009 |
| publisher | Vieweg + Teubner |
| record_format | marc |
| series2 | Studium |
| spellingShingle | Wüst, Klaus Mikroprozessortechnik Grundlagen, Architekturen, Schaltungstechnik und Betrieb von Mikroprozessoren und Mikrocontrollern ; mit 44 Tabellen Mikroprozessor (DE-588)4039232-6 gnd |
| subject_GND | (DE-588)4039232-6 (DE-588)4123623-3 |
| title | Mikroprozessortechnik Grundlagen, Architekturen, Schaltungstechnik und Betrieb von Mikroprozessoren und Mikrocontrollern ; mit 44 Tabellen |
| title_auth | Mikroprozessortechnik Grundlagen, Architekturen, Schaltungstechnik und Betrieb von Mikroprozessoren und Mikrocontrollern ; mit 44 Tabellen |
| title_exact_search | Mikroprozessortechnik Grundlagen, Architekturen, Schaltungstechnik und Betrieb von Mikroprozessoren und Mikrocontrollern ; mit 44 Tabellen |
| title_exact_search_txtP | Mikroprozessortechnik Grundlagen, Architekturen, Schaltungstechnik und Betrieb von Mikroprozessoren und Mikrocontrollern ; mit 44 Tabellen |
| title_full | Mikroprozessortechnik Grundlagen, Architekturen, Schaltungstechnik und Betrieb von Mikroprozessoren und Mikrocontrollern ; mit 44 Tabellen Klaus Wüst |
| title_fullStr | Mikroprozessortechnik Grundlagen, Architekturen, Schaltungstechnik und Betrieb von Mikroprozessoren und Mikrocontrollern ; mit 44 Tabellen Klaus Wüst |
| title_full_unstemmed | Mikroprozessortechnik Grundlagen, Architekturen, Schaltungstechnik und Betrieb von Mikroprozessoren und Mikrocontrollern ; mit 44 Tabellen Klaus Wüst |
| title_short | Mikroprozessortechnik |
| title_sort | mikroprozessortechnik grundlagen architekturen schaltungstechnik und betrieb von mikroprozessoren und mikrocontrollern mit 44 tabellen |
| title_sub | Grundlagen, Architekturen, Schaltungstechnik und Betrieb von Mikroprozessoren und Mikrocontrollern ; mit 44 Tabellen |
| topic | Mikroprozessor (DE-588)4039232-6 gnd |
| topic_facet | Mikroprozessor Lehrbuch |
| url | http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=016520703&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| work_keys_str_mv | AT wustklaus mikroprozessortechnikgrundlagenarchitekturenschaltungstechnikundbetriebvonmikroprozessorenundmikrocontrollernmit44tabellen |
Inhaltsverzeichnis
THWS Würzburg Zentralbibliothek Lesesaal
| Signatur: |
1000 ST 170 W959(3) |
|---|---|
| Exemplar 1 | ausleihbar Verfügbar Bestellen |
THWS Würzburg Teilbibliothek SHL, Raum I.2.11
| Signatur: |
1340 ST 170 W959(3)st |
|---|---|
| Exemplar 1 | nicht ausleihbar Verfügbar Bestellen |
THWS Schweinfurt Zentralbibliothek Lesesaal
| Signatur: |
2000 ST 170 W959(3) |
|---|---|
| Exemplar 1 | ausleihbar Verfügbar Bestellen |