Einführung in den Prozessorentwurf: von der Planung bis zum Prototyp ; mit 35 Tabellen
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Buch |
| Sprache: | German |
| Veröffentlicht: |
Renningen
expert-Verl.
2008
|
| Schriftenreihe: | Edition expertsoft
78 |
| Schlagworte: | |
| Online-Zugang: | Inhaltsverzeichnis |
| Beschreibung: | 325 S. Ill., graph. Darst. 1 CD-ROM (12 cm) |
| ISBN: | 9783816927822 3816927823 |
Internformat
MARC
| LEADER | 00000nam a2200000 cb4500 | ||
|---|---|---|---|
| 001 | BV023277428 | ||
| 003 | DE-604 | ||
| 005 | 20190517 | ||
| 007 | t | ||
| 008 | 080424s2008 gw ad|| |||| 00||| ger d | ||
| 015 | |a 07,N42,0801 |2 dnb | ||
| 016 | 7 | |a 985819529 |2 DE-101 | |
| 020 | |a 9783816927822 |c : ca. EUR 50.00, ca. sfr 83.00 |9 978-3-8169-2782-2 | ||
| 020 | |a 3816927823 |c : ca. EUR 50.00, ca. sfr 83.00 |9 3-8169-2782-3 | ||
| 024 | 3 | |a 9783816927822 | |
| 035 | |a (OCoLC)227006619 | ||
| 035 | |a (DE-599)DNB985819529 | ||
| 040 | |a DE-604 |b ger |e rakddb | ||
| 041 | 0 | |a ger | |
| 044 | |a gw |c XA-DE-BW | ||
| 049 | |a DE-1050 |a DE-859 |a DE-M347 |a DE-Aug4 |a DE-91G |a DE-92 |a DE-20 |a DE-898 |a DE-634 |a DE-573 |a DE-83 | ||
| 082 | 0 | |a 621.3916 |2 22/ger | |
| 084 | |a ST 170 |0 (DE-625)143602: |2 rvk | ||
| 084 | |a ZN 4904 |0 (DE-625)157419: |2 rvk | ||
| 084 | |a ZN 5400 |0 (DE-625)157454: |2 rvk | ||
| 084 | |a ZN 5600 |0 (DE-625)157468: |2 rvk | ||
| 084 | |a DAT 190f |2 stub | ||
| 084 | |a 620 |2 sdnb | ||
| 100 | 1 | |a Wecker, Dieter |d 1940- |e Verfasser |0 (DE-588)1070231088 |4 aut | |
| 245 | 1 | 0 | |a Einführung in den Prozessorentwurf |b von der Planung bis zum Prototyp ; mit 35 Tabellen |c Dieter Wecker |
| 264 | 1 | |a Renningen |b expert-Verl. |c 2008 | |
| 300 | |a 325 S. |b Ill., graph. Darst. |e 1 CD-ROM (12 cm) | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 490 | 1 | |a Edition expertsoft |v 78 | |
| 650 | 0 | 7 | |a Systementwurf |0 (DE-588)4261480-6 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Anwendungsspezifischer Prozessor |0 (DE-588)7582430-9 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a VHDL |0 (DE-588)4254792-1 |2 gnd |9 rswk-swf |
| 655 | 7 | |0 (DE-588)4144384-6 |a Beispielsammlung |2 gnd-content | |
| 689 | 0 | 0 | |a Systementwurf |0 (DE-588)4261480-6 |D s |
| 689 | 0 | 1 | |a Anwendungsspezifischer Prozessor |0 (DE-588)7582430-9 |D s |
| 689 | 0 | 2 | |a VHDL |0 (DE-588)4254792-1 |D s |
| 689 | 0 | |5 DE-604 | |
| 830 | 0 | |a Edition expertsoft |v 78 |w (DE-604)BV004057220 |9 78 | |
| 856 | 4 | 2 | |m HEBIS Datenaustausch Darmstadt |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=016462297&sequence=000003&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
| 999 | |a oai:aleph.bib-bvb.de:BVB01-016462297 | ||
Datensatz im Suchindex
| _version_ | 1804137594503561216 |
|---|---|
| adam_text | EDITION PROF. DR. DIETER WECKER EINFUEHRUNG IN DEN PROZESSORENTWURF VON
DER PLANUNG BIS ZUM PROTOTYP I MIT 111 BILDERN UND 35 TABELLEN ENTHAELT:
I 1 CD-ROM INHALTSVERZEICHNIS 1 GRUNDLAGEN 6 1.1 EINLEITUNG 6 1.2
ENTWURFSMETHODEN FUER DIGITALE SYSTEME 8 1.2.1 ENTWURFABLAUF MIT HILFE
DES Y-DIAGRAMMS 11 1.2.2 DEFINITION DER SCHNITTSTELLEN FUER DIE
SUBSYSTEME 20 1.3 PROZESSORMODELLE 22 1.3.1 KLASSIFIKATION DER
PROZESSORARCHITEKTUREN 24 1.4 EINFUEHRUNG IN VHDL 27 1.4.1
GRUNDSTRUKTUREN VON VHDL : 27 1.4.2 SYNTHESE UND SIMULATION MIT VHDL 49
2 DAS 12-BIT-MIKROPROZESSOR-SYSTEM (MPU12_S) 53 2.1 ENTWURF EINES
12-BIT-MIKROPROZESSORS 54 2.2 REALISIERUNG DER MPU12 71 2.2.1 ENTWURF
DES OPERATIONSWERKES FUER DEN 12-BIT-MIKROPROZESSOR 72 2.2.1.1 ENTWURF
VON AKKUMULATOR-EINHEITEN 82 2.2.1.2 ENTWURF DER
12-BIT-AKKUMULATOR-EINHEIT 86 2.2.1.3 ENTWURF VON
REGISTER-STACK-EINHEITEN 91 2.2.2 ENTWURF DES STEUERWERKES FUER DIE MPU12
94 2.2.3 ENTWURF VON STEUERWERKEN MIT HILFE VON PLAS 100 2.2.3.1
PLA-REALISIERUNG DES STEUERWERKES DER MPU12 101 I 3 MODELLIERUNG DES
12-BIT-MIKROPROZESSOR-SYSTEMS 10 3 3.1 VHDL-CODE FUER DIE BESCHREIBUNG
DES SYSTEMS MPU12_S 104 3.2 VHDL-CODE FUER DIE BESCHREIBUNG DER MPU12 107
3.2.1 VHDL-CODE FUER DIE BESCHREIBUNG DES 12-BIT-OPERATIONSWERKES 109
3.2.2 VHDL-MODELLE FUER DIE KOMPONENTEN DES 12-BIT-OPERATIONSWERKES 115
3.2.2.1 FLANKENGETAKTETE D-FLIP-FLOPS 115 3.2.2.2 FLANKENGETAKTETE
N-BIT-REGISTER 117 3.2.2.3 ZWEIFLANKENGETAKTETE D-FLIP-FLOPS
(MASTER-SLAVE) 120 3.2.2.4 ZWEIFLANKENGETAKTETE N-BIT-REGISTER 123
3.2.2.5 12-BIT-UNIVERSAL-REGISTER 125 3.2.2.6
12-BIT-ARITHMETISCH-LOGISCHE-EINHEIT(ALU) 132 3.2.2.7
12-BIT-PROGRAMMZAEHLER(PC) 140 3.2.2.8 12-BIT-AKKUMULATOR-EINHEIT 144
3.2.2.9 VHDL-MODELLE FUER MULTIPLEXER 147 3.2.2.10 VHDL-MODELLE FUER
TRI-STATE-TREIBER 151 3.2.3 REALISIERUNG DES 12-BIT-STEUERWERKES ALS
VHDL-MODELL 156 4 DAS 16-BIT-MIKROPROZESSOR-SYSTEM (MPU16A_S) 164 4.1
ENTWURF EINES 16-BIT-MIKROPROZESSORS 164 4.2 REALISIERUNG DER MPU16A 175
4.2.1 ENTWURF DES 16-BIT-OPERATIONSWERKES 177 4.2.1.1 ENTWURF DER
16-BIT-AKKUMULATOR-EINHEIT 184 4.2.2 ENTWURF DES STEUERWERKES DER MPU16A
188 5 MODELLIERUNG DES 16-BIT-MIKROPROZESSOR-SYSTEMS 196 5.1 VHDL-CODE
FUER DIE BESCHREIBUNG DES SYSTEMS MPU16A_S 196 5.2 VHDL-CODE FUER DIE
BESCHREIBUNG DER MPU16A 199 5.2.1 VHDL-CODE FUER DIE BESCHREIBUNG DES
16-BIT-OPERATIONSWERKES 201 5.2.1.1 VHDL-CODE FUER DIE
16-BIT-AKKUMULATOR-EINHEIT 208 5.2.1.2 VHDL-CODE FUER DIE
16-BIT-REGISTER-EINHEIT 211 5.2.2 REALISIERUNG DES 16-BIT-STEUERWERKES
ALS VHDL-MODELL 217 6 DAS ERWEITERTE MIKROPROZESSOR-SYSTEM (MPU16B_S)
227 6.1 ADRESSIERUNGSARTEN FUER DEN 16-BIT-PROZESSOR 227 6.2 REALISIERUNG
DES ERWEITERTEN 16-BIT-MIKROPROZESSORS (MPU16B) 230 6.3 REALISIERUNG DES
STEUERWERKES DER MPU16B 233 7 SPEICHERMODELLE 242 7.1 REALISIERUNG EINES
RAM-SPEICHERS ALS VHDL-MODELL 245 7.2 REALISIERUNG EINES RAM-SPEICHERS
MIT INITIALISIERUNG 247 7.3 REALISIERUNG EINES VHDL-MODELLS MIT EINEM
IP-CORE-GENERATOR 249 7.4 REALISIERUNG EINES RAM-SPEICHERS MIT EINEM
IP-CORE-GENERATOR 250 8 TESTMETHODEN DIGITALER SCHALTUNGEN 252 8.1
SIMULATION 252 8.2 SIMULATION MIT HILFE EINER TESTBENCH 255 8.3 TESTEN
DES 12-BIT-MIKROPROZESSOR-SYSTEMS (MPU12_S) 260 8.4 TESTEN DES
16-BIT-MIKROPROZESSOR-SYSTEMS (MPU16A_S) 268 8.5 TESTEN DES
16-BIT-MIKROPROZESSOR-SYSTEMS (MPU16B_S) 281 ANHANG A.1 VERWENDETE
ENTWICKLUNGSSOFTWARE (CAD/CAE-TOOLS) 283 A.1.1 DER PROJECT NAVIGATOR
(XILINX) 283 A.1.2 DER SIMULATOR (MODELSIM) 286 A.2 SYNTHESE-BERICHTE
FUER 12-BIT-PROGRAMMZAEHLER (AUSZUG) 288 A.3 STANDARDISIERTES
LOGIKWERTSYSTEM IEEE 1164 293 A.4 TABELLE FUER DEN BEFEHLSCODE DES
16-BIT-PROZESSORS (MPU16A) 294 A.5 DAS 12-BIT-MIKROPROZESSOR-SYSTEM
(MPU12_S) 298 A.6 DAS 16-BIT-MIKROPROZESSOR-SYSTEM (MPU16A_S) 310
LITERATURVERZEICHNIS 319 SACHWORTVERZEICHNIS 321 INHALT CD 325
|
| adam_txt |
EDITION PROF. DR. DIETER WECKER EINFUEHRUNG IN DEN PROZESSORENTWURF VON
DER PLANUNG BIS ZUM PROTOTYP I MIT 111 BILDERN UND 35 TABELLEN ENTHAELT:
I 1 CD-ROM INHALTSVERZEICHNIS 1 GRUNDLAGEN 6 1.1 EINLEITUNG 6 1.2
ENTWURFSMETHODEN FUER DIGITALE SYSTEME 8 1.2.1 ENTWURFABLAUF MIT HILFE
DES Y-DIAGRAMMS 11 1.2.2 DEFINITION DER SCHNITTSTELLEN FUER DIE
SUBSYSTEME 20 1.3 PROZESSORMODELLE 22 1.3.1 KLASSIFIKATION DER
PROZESSORARCHITEKTUREN 24 1.4 EINFUEHRUNG IN VHDL 27 1.4.1
GRUNDSTRUKTUREN VON VHDL : 27 1.4.2 SYNTHESE UND SIMULATION MIT VHDL 49
2 DAS 12-BIT-MIKROPROZESSOR-SYSTEM (MPU12_S) 53 2.1 ENTWURF EINES
12-BIT-MIKROPROZESSORS 54 2.2 REALISIERUNG DER MPU12 71 2.2.1 ENTWURF
DES OPERATIONSWERKES FUER DEN 12-BIT-MIKROPROZESSOR 72 2.2.1.1 ENTWURF
VON AKKUMULATOR-EINHEITEN 82 2.2.1.2 ENTWURF DER
12-BIT-AKKUMULATOR-EINHEIT 86 2.2.1.3 ENTWURF VON
REGISTER-STACK-EINHEITEN 91 2.2.2 ENTWURF DES STEUERWERKES FUER DIE MPU12
94 2.2.3 ENTWURF VON STEUERWERKEN MIT HILFE VON PLAS 100 2.2.3.1
PLA-REALISIERUNG DES STEUERWERKES DER MPU12 101 I 3 MODELLIERUNG DES
12-BIT-MIKROPROZESSOR-SYSTEMS 10 3 3.1 VHDL-CODE FUER DIE BESCHREIBUNG
DES SYSTEMS MPU12_S 104 3.2 VHDL-CODE FUER DIE BESCHREIBUNG DER MPU12 107
3.2.1 VHDL-CODE FUER DIE BESCHREIBUNG DES 12-BIT-OPERATIONSWERKES 109
3.2.2 VHDL-MODELLE FUER DIE KOMPONENTEN DES 12-BIT-OPERATIONSWERKES 115
3.2.2.1 FLANKENGETAKTETE D-FLIP-FLOPS 115 3.2.2.2 FLANKENGETAKTETE
N-BIT-REGISTER 117 3.2.2.3 ZWEIFLANKENGETAKTETE D-FLIP-FLOPS
(MASTER-SLAVE) 120 3.2.2.4 ZWEIFLANKENGETAKTETE N-BIT-REGISTER 123
3.2.2.5 12-BIT-UNIVERSAL-REGISTER 125 3.2.2.6
12-BIT-ARITHMETISCH-LOGISCHE-EINHEIT(ALU) 132 3.2.2.7
12-BIT-PROGRAMMZAEHLER(PC) 140 3.2.2.8 12-BIT-AKKUMULATOR-EINHEIT 144
3.2.2.9 VHDL-MODELLE FUER MULTIPLEXER 147 3.2.2.10 VHDL-MODELLE FUER
TRI-STATE-TREIBER 151 3.2.3 REALISIERUNG DES 12-BIT-STEUERWERKES ALS
VHDL-MODELL 156 4 DAS 16-BIT-MIKROPROZESSOR-SYSTEM (MPU16A_S) 164 4.1
ENTWURF EINES 16-BIT-MIKROPROZESSORS 164 4.2 REALISIERUNG DER MPU16A 175
4.2.1 ENTWURF DES 16-BIT-OPERATIONSWERKES 177 4.2.1.1 ENTWURF DER
16-BIT-AKKUMULATOR-EINHEIT 184 4.2.2 ENTWURF DES STEUERWERKES DER MPU16A
188 5 MODELLIERUNG DES 16-BIT-MIKROPROZESSOR-SYSTEMS 196 5.1 VHDL-CODE
FUER DIE BESCHREIBUNG DES SYSTEMS MPU16A_S 196 5.2 VHDL-CODE FUER DIE
BESCHREIBUNG DER MPU16A 199 5.2.1 VHDL-CODE FUER DIE BESCHREIBUNG DES
16-BIT-OPERATIONSWERKES 201 5.2.1.1 VHDL-CODE FUER DIE
16-BIT-AKKUMULATOR-EINHEIT 208 5.2.1.2 VHDL-CODE FUER DIE
16-BIT-REGISTER-EINHEIT 211 5.2.2 REALISIERUNG DES 16-BIT-STEUERWERKES
ALS VHDL-MODELL 217 6 DAS ERWEITERTE MIKROPROZESSOR-SYSTEM (MPU16B_S)
227 6.1 ADRESSIERUNGSARTEN FUER DEN 16-BIT-PROZESSOR 227 6.2 REALISIERUNG
DES ERWEITERTEN 16-BIT-MIKROPROZESSORS (MPU16B) 230 6.3 REALISIERUNG DES
STEUERWERKES DER MPU16B 233 7 SPEICHERMODELLE 242 7.1 REALISIERUNG EINES
RAM-SPEICHERS ALS VHDL-MODELL 245 7.2 REALISIERUNG EINES RAM-SPEICHERS
MIT INITIALISIERUNG 247 7.3 REALISIERUNG EINES VHDL-MODELLS MIT EINEM
IP-CORE-GENERATOR 249 7.4 REALISIERUNG EINES RAM-SPEICHERS MIT EINEM
IP-CORE-GENERATOR 250 8 TESTMETHODEN DIGITALER SCHALTUNGEN 252 8.1
SIMULATION 252 8.2 SIMULATION MIT HILFE EINER TESTBENCH 255 8.3 TESTEN
DES 12-BIT-MIKROPROZESSOR-SYSTEMS (MPU12_S) 260 8.4 TESTEN DES
16-BIT-MIKROPROZESSOR-SYSTEMS (MPU16A_S) 268 8.5 TESTEN DES
16-BIT-MIKROPROZESSOR-SYSTEMS (MPU16B_S) 281 ANHANG A.1 VERWENDETE
ENTWICKLUNGSSOFTWARE (CAD/CAE-TOOLS) 283 A.1.1 DER PROJECT NAVIGATOR
(XILINX) 283 A.1.2 DER SIMULATOR (MODELSIM) 286 A.2 SYNTHESE-BERICHTE
FUER 12-BIT-PROGRAMMZAEHLER (AUSZUG) 288 A.3 STANDARDISIERTES
LOGIKWERTSYSTEM IEEE 1164 293 A.4 TABELLE FUER DEN BEFEHLSCODE DES
16-BIT-PROZESSORS (MPU16A) 294 A.5 DAS 12-BIT-MIKROPROZESSOR-SYSTEM
(MPU12_S) 298 A.6 DAS 16-BIT-MIKROPROZESSOR-SYSTEM (MPU16A_S) 310
LITERATURVERZEICHNIS 319 SACHWORTVERZEICHNIS 321 INHALT CD 325 |
| any_adam_object | 1 |
| any_adam_object_boolean | 1 |
| author | Wecker, Dieter 1940- |
| author_GND | (DE-588)1070231088 |
| author_facet | Wecker, Dieter 1940- |
| author_role | aut |
| author_sort | Wecker, Dieter 1940- |
| author_variant | d w dw |
| building | Verbundindex |
| bvnumber | BV023277428 |
| classification_rvk | ST 170 ZN 4904 ZN 5400 ZN 5600 |
| classification_tum | DAT 190f |
| ctrlnum | (OCoLC)227006619 (DE-599)DNB985819529 |
| dewey-full | 621.3916 |
| dewey-hundreds | 600 - Technology (Applied sciences) |
| dewey-ones | 621 - Applied physics |
| dewey-raw | 621.3916 |
| dewey-search | 621.3916 |
| dewey-sort | 3621.3916 |
| dewey-tens | 620 - Engineering and allied operations |
| discipline | Maschinenbau / Maschinenwesen Informatik Elektrotechnik / Elektronik / Nachrichtentechnik |
| discipline_str_mv | Maschinenbau / Maschinenwesen Informatik Elektrotechnik / Elektronik / Nachrichtentechnik |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>02209nam a2200529 cb4500</leader><controlfield tag="001">BV023277428</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20190517 </controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">080424s2008 gw ad|| |||| 00||| ger d</controlfield><datafield tag="015" ind1=" " ind2=" "><subfield code="a">07,N42,0801</subfield><subfield code="2">dnb</subfield></datafield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">985819529</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">9783816927822</subfield><subfield code="c">: ca. EUR 50.00, ca. sfr 83.00</subfield><subfield code="9">978-3-8169-2782-2</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3816927823</subfield><subfield code="c">: ca. EUR 50.00, ca. sfr 83.00</subfield><subfield code="9">3-8169-2782-3</subfield></datafield><datafield tag="024" ind1="3" ind2=" "><subfield code="a">9783816927822</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)227006619</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)DNB985819529</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">XA-DE-BW</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-1050</subfield><subfield code="a">DE-859</subfield><subfield code="a">DE-M347</subfield><subfield code="a">DE-Aug4</subfield><subfield code="a">DE-91G</subfield><subfield code="a">DE-92</subfield><subfield code="a">DE-20</subfield><subfield code="a">DE-898</subfield><subfield code="a">DE-634</subfield><subfield code="a">DE-573</subfield><subfield code="a">DE-83</subfield></datafield><datafield tag="082" ind1="0" ind2=" "><subfield code="a">621.3916</subfield><subfield code="2">22/ger</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 170</subfield><subfield code="0">(DE-625)143602:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 4904</subfield><subfield code="0">(DE-625)157419:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 5400</subfield><subfield code="0">(DE-625)157454:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 5600</subfield><subfield code="0">(DE-625)157468:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">DAT 190f</subfield><subfield code="2">stub</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">620</subfield><subfield code="2">sdnb</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Wecker, Dieter</subfield><subfield code="d">1940-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)1070231088</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Einführung in den Prozessorentwurf</subfield><subfield code="b">von der Planung bis zum Prototyp ; mit 35 Tabellen</subfield><subfield code="c">Dieter Wecker</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Renningen</subfield><subfield code="b">expert-Verl.</subfield><subfield code="c">2008</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">325 S.</subfield><subfield code="b">Ill., graph. Darst.</subfield><subfield code="e">1 CD-ROM (12 cm)</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="1" ind2=" "><subfield code="a">Edition expertsoft</subfield><subfield code="v">78</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Systementwurf</subfield><subfield code="0">(DE-588)4261480-6</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Anwendungsspezifischer Prozessor</subfield><subfield code="0">(DE-588)7582430-9</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4144384-6</subfield><subfield code="a">Beispielsammlung</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Systementwurf</subfield><subfield code="0">(DE-588)4261480-6</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Anwendungsspezifischer Prozessor</subfield><subfield code="0">(DE-588)7582430-9</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="2"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="830" ind1=" " ind2="0"><subfield code="a">Edition expertsoft</subfield><subfield code="v">78</subfield><subfield code="w">(DE-604)BV004057220</subfield><subfield code="9">78</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">HEBIS Datenaustausch Darmstadt</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=016462297&sequence=000003&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-016462297</subfield></datafield></record></collection> |
| genre | (DE-588)4144384-6 Beispielsammlung gnd-content |
| genre_facet | Beispielsammlung |
| id | DE-604.BV023277428 |
| illustrated | Illustrated |
| index_date | 2024-07-02T20:38:23Z |
| indexdate | 2024-07-09T21:14:47Z |
| institution | BVB |
| isbn | 9783816927822 3816927823 |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-016462297 |
| oclc_num | 227006619 |
| open_access_boolean | |
| owner | DE-1050 DE-859 DE-M347 DE-Aug4 DE-91G DE-BY-TUM DE-92 DE-20 DE-898 DE-BY-UBR DE-634 DE-573 DE-83 |
| owner_facet | DE-1050 DE-859 DE-M347 DE-Aug4 DE-91G DE-BY-TUM DE-92 DE-20 DE-898 DE-BY-UBR DE-634 DE-573 DE-83 |
| physical | 325 S. Ill., graph. Darst. 1 CD-ROM (12 cm) |
| publishDate | 2008 |
| publishDateSearch | 2008 |
| publishDateSort | 2008 |
| publisher | expert-Verl. |
| record_format | marc |
| series | Edition expertsoft |
| series2 | Edition expertsoft |
| spelling | Wecker, Dieter 1940- Verfasser (DE-588)1070231088 aut Einführung in den Prozessorentwurf von der Planung bis zum Prototyp ; mit 35 Tabellen Dieter Wecker Renningen expert-Verl. 2008 325 S. Ill., graph. Darst. 1 CD-ROM (12 cm) txt rdacontent n rdamedia nc rdacarrier Edition expertsoft 78 Systementwurf (DE-588)4261480-6 gnd rswk-swf Anwendungsspezifischer Prozessor (DE-588)7582430-9 gnd rswk-swf VHDL (DE-588)4254792-1 gnd rswk-swf (DE-588)4144384-6 Beispielsammlung gnd-content Systementwurf (DE-588)4261480-6 s Anwendungsspezifischer Prozessor (DE-588)7582430-9 s VHDL (DE-588)4254792-1 s DE-604 Edition expertsoft 78 (DE-604)BV004057220 78 HEBIS Datenaustausch Darmstadt application/pdf http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=016462297&sequence=000003&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA Inhaltsverzeichnis |
| spellingShingle | Wecker, Dieter 1940- Einführung in den Prozessorentwurf von der Planung bis zum Prototyp ; mit 35 Tabellen Edition expertsoft Systementwurf (DE-588)4261480-6 gnd Anwendungsspezifischer Prozessor (DE-588)7582430-9 gnd VHDL (DE-588)4254792-1 gnd |
| subject_GND | (DE-588)4261480-6 (DE-588)7582430-9 (DE-588)4254792-1 (DE-588)4144384-6 |
| title | Einführung in den Prozessorentwurf von der Planung bis zum Prototyp ; mit 35 Tabellen |
| title_auth | Einführung in den Prozessorentwurf von der Planung bis zum Prototyp ; mit 35 Tabellen |
| title_exact_search | Einführung in den Prozessorentwurf von der Planung bis zum Prototyp ; mit 35 Tabellen |
| title_exact_search_txtP | Einführung in den Prozessorentwurf von der Planung bis zum Prototyp ; mit 35 Tabellen |
| title_full | Einführung in den Prozessorentwurf von der Planung bis zum Prototyp ; mit 35 Tabellen Dieter Wecker |
| title_fullStr | Einführung in den Prozessorentwurf von der Planung bis zum Prototyp ; mit 35 Tabellen Dieter Wecker |
| title_full_unstemmed | Einführung in den Prozessorentwurf von der Planung bis zum Prototyp ; mit 35 Tabellen Dieter Wecker |
| title_short | Einführung in den Prozessorentwurf |
| title_sort | einfuhrung in den prozessorentwurf von der planung bis zum prototyp mit 35 tabellen |
| title_sub | von der Planung bis zum Prototyp ; mit 35 Tabellen |
| topic | Systementwurf (DE-588)4261480-6 gnd Anwendungsspezifischer Prozessor (DE-588)7582430-9 gnd VHDL (DE-588)4254792-1 gnd |
| topic_facet | Systementwurf Anwendungsspezifischer Prozessor VHDL Beispielsammlung |
| url | http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=016462297&sequence=000003&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| volume_link | (DE-604)BV004057220 |
| work_keys_str_mv | AT weckerdieter einfuhrungindenprozessorentwurfvonderplanungbiszumprototypmit35tabellen |