Towards efficient implementation of artifical neural networks in systems on chip:
Der Mangel an effektiv auf einem Chip implementierten künstlichen neuronalen Netze fordert einen neuen Ansatz. Die Ausnutzung der physikalischen Effekte, die uns die zur Realisierung benutzten Halbleitertechnologien bieten, können zum Beispiel für die flächensparende Implementierung genutzt werden....
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Buch |
| Sprache: | English |
| Veröffentlicht: |
Ilmenau
ISLE
2007
|
| Schlagworte: | |
| Zusammenfassung: | Der Mangel an effektiv auf einem Chip implementierten künstlichen neuronalen Netze fordert einen neuen Ansatz. Die Ausnutzung der physikalischen Effekte, die uns die zur Realisierung benutzten Halbleitertechnologien bieten, können zum Beispiel für die flächensparende Implementierung genutzt werden. Neuronale Netze als integrierter Bestandteil komplexer Systeme können nur dann eingebettet werden, wenn die Voraussetzungen für eine kompakte Realisierung erfüllt sind. Dazu zählt vor allem eine flächensparende Implementierung aller Komponenten.Diese Arbeit behandelt neue Ansätze zur Implementierung künstlicher neuronaler Netze in digitaler Hardware. Da diese meistens wesentlich mehr Chipfläche bedürfen, dafür aber mit wesentlich höherer Bandbreite und Datenraten arbeiten, wird es immer den Bedarf an platzoptimierten Realisierungen geben. Im weiteren wird eine Vorgehensweise für die Implemetierung temporärer Dynamik neuronaler Potentiale mit minimierter Ressourcen-Ausnutzung präsentiert. Als Beispielapplikation wurde ein System für die Schallquellenlokalisierung benutzt.Zusätzlich wurde eine Methode entwickelt, mit der es möglich ist, die Hardware-Realisierungen der künstlichen neuronalen Netze miteinander zu vergleichen und objektiv zu bewerten. Verschiedene Kriterien und Ansichtsweisen können dabei in Betracht gezogen werden, z.B. ob der Wert auf der Genauigkeit der Nachbildung liegt oder ob eher die Rechenleistung im Vordergrund steht. |
| Beschreibung: | Zugl.: Ilmenau, Techn. Univ., Diss., 2006 |
| Beschreibung: | XII, 131 S. graph. Darst. 21 cm |
| ISBN: | 9783938843239 |
Internformat
MARC
| LEADER | 00000nam a2200000 c 4500 | ||
|---|---|---|---|
| 001 | BV022821301 | ||
| 003 | DE-604 | ||
| 005 | 00000000000000.0 | ||
| 007 | t | ||
| 008 | 070925s2007 gw d||| m||| 00||| eng d | ||
| 015 | |a 07,H09,3384 |2 dnb | ||
| 016 | 7 | |a 98372461X |2 DE-101 | |
| 020 | |a 9783938843239 |c kart. |9 978-3-938843-23-9 | ||
| 035 | |a (OCoLC)255914800 | ||
| 035 | |a (DE-599)DNB98372461X | ||
| 040 | |a DE-604 |b ger |e rakddb | ||
| 041 | 0 | |a eng | |
| 044 | |a gw |c XA-DE | ||
| 049 | |a DE-20 | ||
| 082 | 0 | |a 621.3950285632 |2 22/ger | |
| 082 | 0 | |a 621.3950285632 |2 22//ger | |
| 084 | |a ST 301 |0 (DE-625)143651: |2 rvk | ||
| 084 | |a 004 |2 sdnb | ||
| 084 | |a 620 |2 sdnb | ||
| 100 | 1 | |a Ponca, Marek |d 1975 |e Verfasser |0 (DE-588)133173100 |4 aut | |
| 245 | 1 | 0 | |a Towards efficient implementation of artifical neural networks in systems on chip |c Marek Ponca |
| 264 | 1 | |a Ilmenau |b ISLE |c 2007 | |
| 300 | |a XII, 131 S. |b graph. Darst. |c 21 cm | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 500 | |a Zugl.: Ilmenau, Techn. Univ., Diss., 2006 | ||
| 520 | 8 | |a Der Mangel an effektiv auf einem Chip implementierten künstlichen neuronalen Netze fordert einen neuen Ansatz. Die Ausnutzung der physikalischen Effekte, die uns die zur Realisierung benutzten Halbleitertechnologien bieten, können zum Beispiel für die flächensparende Implementierung genutzt werden. Neuronale Netze als integrierter Bestandteil komplexer Systeme können nur dann eingebettet werden, wenn die Voraussetzungen für eine kompakte Realisierung erfüllt sind. Dazu zählt vor allem eine flächensparende Implementierung aller Komponenten.Diese Arbeit behandelt neue Ansätze zur Implementierung künstlicher neuronaler Netze in digitaler Hardware. Da diese meistens wesentlich mehr Chipfläche bedürfen, dafür aber mit wesentlich höherer Bandbreite und Datenraten arbeiten, wird es immer den Bedarf an platzoptimierten Realisierungen geben. Im weiteren wird eine Vorgehensweise für die Implemetierung temporärer Dynamik neuronaler Potentiale mit minimierter Ressourcen-Ausnutzung präsentiert. Als Beispielapplikation wurde ein System für die Schallquellenlokalisierung benutzt.Zusätzlich wurde eine Methode entwickelt, mit der es möglich ist, die Hardware-Realisierungen der künstlichen neuronalen Netze miteinander zu vergleichen und objektiv zu bewerten. Verschiedene Kriterien und Ansichtsweisen können dabei in Betracht gezogen werden, z.B. ob der Wert auf der Genauigkeit der Nachbildung liegt oder ob eher die Rechenleistung im Vordergrund steht. | |
| 650 | 4 | |a System-on-Chip - Neuronales Netz - Implementierung - Hardwareentwurf - Schallgeber - Lokalisation | |
| 650 | 0 | 7 | |a Lokalisation |0 (DE-588)4195351-4 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Hardwareentwurf |0 (DE-588)4159103-3 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Implementierung |g Informatik |0 (DE-588)4026663-1 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a System-on-Chip |0 (DE-588)4740357-3 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Neuronales Netz |0 (DE-588)4226127-2 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Schallgeber |0 (DE-588)4179371-7 |2 gnd |9 rswk-swf |
| 655 | 7 | |0 (DE-588)4113937-9 |a Hochschulschrift |2 gnd-content | |
| 689 | 0 | 0 | |a System-on-Chip |0 (DE-588)4740357-3 |D s |
| 689 | 0 | 1 | |a Neuronales Netz |0 (DE-588)4226127-2 |D s |
| 689 | 0 | 2 | |a Implementierung |g Informatik |0 (DE-588)4026663-1 |D s |
| 689 | 0 | 3 | |a Hardwareentwurf |0 (DE-588)4159103-3 |D s |
| 689 | 0 | 4 | |a Schallgeber |0 (DE-588)4179371-7 |D s |
| 689 | 0 | 5 | |a Lokalisation |0 (DE-588)4195351-4 |D s |
| 689 | 0 | |5 DE-604 | |
| 999 | |a oai:aleph.bib-bvb.de:BVB01-016026653 | ||
Datensatz im Suchindex
| _version_ | 1804137099007361024 |
|---|---|
| adam_txt | |
| any_adam_object | |
| any_adam_object_boolean | |
| author | Ponca, Marek 1975 |
| author_GND | (DE-588)133173100 |
| author_facet | Ponca, Marek 1975 |
| author_role | aut |
| author_sort | Ponca, Marek 1975 |
| author_variant | m p mp |
| building | Verbundindex |
| bvnumber | BV022821301 |
| classification_rvk | ST 301 |
| ctrlnum | (OCoLC)255914800 (DE-599)DNB98372461X |
| dewey-full | 621.3950285632 |
| dewey-hundreds | 600 - Technology (Applied sciences) |
| dewey-ones | 621 - Applied physics |
| dewey-raw | 621.3950285632 |
| dewey-search | 621.3950285632 |
| dewey-sort | 3621.3950285632 |
| dewey-tens | 620 - Engineering and allied operations |
| discipline | Maschinenbau / Maschinenwesen Informatik Elektrotechnik / Elektronik / Nachrichtentechnik |
| discipline_str_mv | Maschinenbau / Maschinenwesen Informatik Elektrotechnik / Elektronik / Nachrichtentechnik |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>03532nam a2200553 c 4500</leader><controlfield tag="001">BV022821301</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">00000000000000.0</controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">070925s2007 gw d||| m||| 00||| eng d</controlfield><datafield tag="015" ind1=" " ind2=" "><subfield code="a">07,H09,3384</subfield><subfield code="2">dnb</subfield></datafield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">98372461X</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">9783938843239</subfield><subfield code="c">kart.</subfield><subfield code="9">978-3-938843-23-9</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)255914800</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)DNB98372461X</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">eng</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">XA-DE</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-20</subfield></datafield><datafield tag="082" ind1="0" ind2=" "><subfield code="a">621.3950285632</subfield><subfield code="2">22/ger</subfield></datafield><datafield tag="082" ind1="0" ind2=" "><subfield code="a">621.3950285632</subfield><subfield code="2">22//ger</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 301</subfield><subfield code="0">(DE-625)143651:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">004</subfield><subfield code="2">sdnb</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">620</subfield><subfield code="2">sdnb</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Ponca, Marek</subfield><subfield code="d">1975</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)133173100</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Towards efficient implementation of artifical neural networks in systems on chip</subfield><subfield code="c">Marek Ponca</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Ilmenau</subfield><subfield code="b">ISLE</subfield><subfield code="c">2007</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">XII, 131 S.</subfield><subfield code="b">graph. Darst.</subfield><subfield code="c">21 cm</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="500" ind1=" " ind2=" "><subfield code="a">Zugl.: Ilmenau, Techn. Univ., Diss., 2006</subfield></datafield><datafield tag="520" ind1="8" ind2=" "><subfield code="a">Der Mangel an effektiv auf einem Chip implementierten künstlichen neuronalen Netze fordert einen neuen Ansatz. Die Ausnutzung der physikalischen Effekte, die uns die zur Realisierung benutzten Halbleitertechnologien bieten, können zum Beispiel für die flächensparende Implementierung genutzt werden. Neuronale Netze als integrierter Bestandteil komplexer Systeme können nur dann eingebettet werden, wenn die Voraussetzungen für eine kompakte Realisierung erfüllt sind. Dazu zählt vor allem eine flächensparende Implementierung aller Komponenten.Diese Arbeit behandelt neue Ansätze zur Implementierung künstlicher neuronaler Netze in digitaler Hardware. Da diese meistens wesentlich mehr Chipfläche bedürfen, dafür aber mit wesentlich höherer Bandbreite und Datenraten arbeiten, wird es immer den Bedarf an platzoptimierten Realisierungen geben. Im weiteren wird eine Vorgehensweise für die Implemetierung temporärer Dynamik neuronaler Potentiale mit minimierter Ressourcen-Ausnutzung präsentiert. Als Beispielapplikation wurde ein System für die Schallquellenlokalisierung benutzt.Zusätzlich wurde eine Methode entwickelt, mit der es möglich ist, die Hardware-Realisierungen der künstlichen neuronalen Netze miteinander zu vergleichen und objektiv zu bewerten. Verschiedene Kriterien und Ansichtsweisen können dabei in Betracht gezogen werden, z.B. ob der Wert auf der Genauigkeit der Nachbildung liegt oder ob eher die Rechenleistung im Vordergrund steht.</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">System-on-Chip - Neuronales Netz - Implementierung - Hardwareentwurf - Schallgeber - Lokalisation</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Lokalisation</subfield><subfield code="0">(DE-588)4195351-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Hardwareentwurf</subfield><subfield code="0">(DE-588)4159103-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Implementierung</subfield><subfield code="g">Informatik</subfield><subfield code="0">(DE-588)4026663-1</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">System-on-Chip</subfield><subfield code="0">(DE-588)4740357-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Neuronales Netz</subfield><subfield code="0">(DE-588)4226127-2</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Schallgeber</subfield><subfield code="0">(DE-588)4179371-7</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4113937-9</subfield><subfield code="a">Hochschulschrift</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">System-on-Chip</subfield><subfield code="0">(DE-588)4740357-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Neuronales Netz</subfield><subfield code="0">(DE-588)4226127-2</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="2"><subfield code="a">Implementierung</subfield><subfield code="g">Informatik</subfield><subfield code="0">(DE-588)4026663-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="3"><subfield code="a">Hardwareentwurf</subfield><subfield code="0">(DE-588)4159103-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="4"><subfield code="a">Schallgeber</subfield><subfield code="0">(DE-588)4179371-7</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="5"><subfield code="a">Lokalisation</subfield><subfield code="0">(DE-588)4195351-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-016026653</subfield></datafield></record></collection> |
| genre | (DE-588)4113937-9 Hochschulschrift gnd-content |
| genre_facet | Hochschulschrift |
| id | DE-604.BV022821301 |
| illustrated | Illustrated |
| index_date | 2024-07-02T18:40:07Z |
| indexdate | 2024-07-09T21:06:54Z |
| institution | BVB |
| isbn | 9783938843239 |
| language | English |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-016026653 |
| oclc_num | 255914800 |
| open_access_boolean | |
| owner | DE-20 |
| owner_facet | DE-20 |
| physical | XII, 131 S. graph. Darst. 21 cm |
| publishDate | 2007 |
| publishDateSearch | 2007 |
| publishDateSort | 2007 |
| publisher | ISLE |
| record_format | marc |
| spelling | Ponca, Marek 1975 Verfasser (DE-588)133173100 aut Towards efficient implementation of artifical neural networks in systems on chip Marek Ponca Ilmenau ISLE 2007 XII, 131 S. graph. Darst. 21 cm txt rdacontent n rdamedia nc rdacarrier Zugl.: Ilmenau, Techn. Univ., Diss., 2006 Der Mangel an effektiv auf einem Chip implementierten künstlichen neuronalen Netze fordert einen neuen Ansatz. Die Ausnutzung der physikalischen Effekte, die uns die zur Realisierung benutzten Halbleitertechnologien bieten, können zum Beispiel für die flächensparende Implementierung genutzt werden. Neuronale Netze als integrierter Bestandteil komplexer Systeme können nur dann eingebettet werden, wenn die Voraussetzungen für eine kompakte Realisierung erfüllt sind. Dazu zählt vor allem eine flächensparende Implementierung aller Komponenten.Diese Arbeit behandelt neue Ansätze zur Implementierung künstlicher neuronaler Netze in digitaler Hardware. Da diese meistens wesentlich mehr Chipfläche bedürfen, dafür aber mit wesentlich höherer Bandbreite und Datenraten arbeiten, wird es immer den Bedarf an platzoptimierten Realisierungen geben. Im weiteren wird eine Vorgehensweise für die Implemetierung temporärer Dynamik neuronaler Potentiale mit minimierter Ressourcen-Ausnutzung präsentiert. Als Beispielapplikation wurde ein System für die Schallquellenlokalisierung benutzt.Zusätzlich wurde eine Methode entwickelt, mit der es möglich ist, die Hardware-Realisierungen der künstlichen neuronalen Netze miteinander zu vergleichen und objektiv zu bewerten. Verschiedene Kriterien und Ansichtsweisen können dabei in Betracht gezogen werden, z.B. ob der Wert auf der Genauigkeit der Nachbildung liegt oder ob eher die Rechenleistung im Vordergrund steht. System-on-Chip - Neuronales Netz - Implementierung - Hardwareentwurf - Schallgeber - Lokalisation Lokalisation (DE-588)4195351-4 gnd rswk-swf Hardwareentwurf (DE-588)4159103-3 gnd rswk-swf Implementierung Informatik (DE-588)4026663-1 gnd rswk-swf System-on-Chip (DE-588)4740357-3 gnd rswk-swf Neuronales Netz (DE-588)4226127-2 gnd rswk-swf Schallgeber (DE-588)4179371-7 gnd rswk-swf (DE-588)4113937-9 Hochschulschrift gnd-content System-on-Chip (DE-588)4740357-3 s Neuronales Netz (DE-588)4226127-2 s Implementierung Informatik (DE-588)4026663-1 s Hardwareentwurf (DE-588)4159103-3 s Schallgeber (DE-588)4179371-7 s Lokalisation (DE-588)4195351-4 s DE-604 |
| spellingShingle | Ponca, Marek 1975 Towards efficient implementation of artifical neural networks in systems on chip System-on-Chip - Neuronales Netz - Implementierung - Hardwareentwurf - Schallgeber - Lokalisation Lokalisation (DE-588)4195351-4 gnd Hardwareentwurf (DE-588)4159103-3 gnd Implementierung Informatik (DE-588)4026663-1 gnd System-on-Chip (DE-588)4740357-3 gnd Neuronales Netz (DE-588)4226127-2 gnd Schallgeber (DE-588)4179371-7 gnd |
| subject_GND | (DE-588)4195351-4 (DE-588)4159103-3 (DE-588)4026663-1 (DE-588)4740357-3 (DE-588)4226127-2 (DE-588)4179371-7 (DE-588)4113937-9 |
| title | Towards efficient implementation of artifical neural networks in systems on chip |
| title_auth | Towards efficient implementation of artifical neural networks in systems on chip |
| title_exact_search | Towards efficient implementation of artifical neural networks in systems on chip |
| title_exact_search_txtP | Towards efficient implementation of artifical neural networks in systems on chip |
| title_full | Towards efficient implementation of artifical neural networks in systems on chip Marek Ponca |
| title_fullStr | Towards efficient implementation of artifical neural networks in systems on chip Marek Ponca |
| title_full_unstemmed | Towards efficient implementation of artifical neural networks in systems on chip Marek Ponca |
| title_short | Towards efficient implementation of artifical neural networks in systems on chip |
| title_sort | towards efficient implementation of artifical neural networks in systems on chip |
| topic | System-on-Chip - Neuronales Netz - Implementierung - Hardwareentwurf - Schallgeber - Lokalisation Lokalisation (DE-588)4195351-4 gnd Hardwareentwurf (DE-588)4159103-3 gnd Implementierung Informatik (DE-588)4026663-1 gnd System-on-Chip (DE-588)4740357-3 gnd Neuronales Netz (DE-588)4226127-2 gnd Schallgeber (DE-588)4179371-7 gnd |
| topic_facet | System-on-Chip - Neuronales Netz - Implementierung - Hardwareentwurf - Schallgeber - Lokalisation Lokalisation Hardwareentwurf Implementierung Informatik System-on-Chip Neuronales Netz Schallgeber Hochschulschrift |
| work_keys_str_mv | AT poncamarek towardsefficientimplementationofartificalneuralnetworksinsystemsonchip |