Hardware-Software-Codesign: Entwicklung flexibler Mikroprozessor-FPGA-Hochleistungssysteme
Gespeichert in:
| Hauptverfasser: | , |
|---|---|
| Format: | Buch |
| Sprache: | German |
| Veröffentlicht: |
Wiesbaden
Vieweg
2007
|
| Ausgabe: | 1. Aufl. |
| Schlagworte: | |
| Online-Zugang: | Inhaltstext Inhaltsverzeichnis |
| Beschreibung: | XV, 296 S. Ill., graph. Darst. |
| ISBN: | 9783834800480 3834800481 |
Internformat
MARC
| LEADER | 00000nam a2200000 c 4500 | ||
|---|---|---|---|
| 001 | BV022445592 | ||
| 003 | DE-604 | ||
| 005 | 20071127 | ||
| 007 | t | ||
| 008 | 070530s2007 ad|| |||| 00||| ger d | ||
| 015 | |a 05,N28,0031 |2 dnb | ||
| 016 | 7 | |a 975302086 |2 DE-101 | |
| 020 | |a 9783834800480 |9 978-3-8348-0048-0 | ||
| 020 | |a 3834800481 |c Pb. : ca. EUR 34.90 |9 3-8348-0048-1 | ||
| 024 | 3 | |a 9783834800480 | |
| 028 | 5 | 2 | |a 50012108 |
| 035 | |a (OCoLC)180150283 | ||
| 035 | |a (DE-599)BVBBV022445592 | ||
| 040 | |a DE-604 |b ger |e rakddb | ||
| 041 | 0 | |a ger | |
| 049 | |a DE-92 |a DE-29T |a DE-898 |a DE-573 |a DE-859 |a DE-860 |a DE-1051 |a DE-M347 |a DE-858 |a DE-523 |a DE-634 |a DE-11 |a DE-861 |a DE-Po75 | ||
| 082 | 0 | |a 004.19 |2 22/ger | |
| 082 | 0 | |a 005.12 |2 22/ger | |
| 084 | |a ST 170 |0 (DE-625)143602: |2 rvk | ||
| 084 | |a 004 |2 sdnb | ||
| 100 | 1 | |a Gessler, Ralf |e Verfasser |0 (DE-588)1058602950 |4 aut | |
| 245 | 1 | 0 | |a Hardware-Software-Codesign |b Entwicklung flexibler Mikroprozessor-FPGA-Hochleistungssysteme |c Ralf Gessler ; Thomas Mahr |
| 250 | |a 1. Aufl. | ||
| 264 | 1 | |a Wiesbaden |b Vieweg |c 2007 | |
| 300 | |a XV, 296 S. |b Ill., graph. Darst. | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 650 | 0 | 7 | |a Field programmable gate array |0 (DE-588)4347749-5 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a CASHE |0 (DE-588)4388634-6 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Hybrides System |0 (DE-588)4510314-8 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Eingebettetes System |0 (DE-588)4396978-1 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Softwareentwicklung |0 (DE-588)4116522-6 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Mikroprozessor |0 (DE-588)4039232-6 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Schaltungsentwurf |0 (DE-588)4179389-4 |2 gnd |9 rswk-swf |
| 689 | 0 | 0 | |a Mikroprozessor |0 (DE-588)4039232-6 |D s |
| 689 | 0 | 1 | |a Softwareentwicklung |0 (DE-588)4116522-6 |D s |
| 689 | 0 | |5 DE-604 | |
| 689 | 1 | 0 | |a Field programmable gate array |0 (DE-588)4347749-5 |D s |
| 689 | 1 | 1 | |a Schaltungsentwurf |0 (DE-588)4179389-4 |D s |
| 689 | 1 | 2 | |a CASHE |0 (DE-588)4388634-6 |D s |
| 689 | 1 | |5 DE-604 | |
| 689 | 2 | 0 | |a Eingebettetes System |0 (DE-588)4396978-1 |D s |
| 689 | 2 | |5 DE-604 | |
| 689 | 3 | 0 | |a Hybrides System |0 (DE-588)4510314-8 |D s |
| 689 | 3 | |5 DE-604 | |
| 700 | 1 | |a Mahr, Thomas |e Verfasser |4 aut | |
| 856 | 4 | 2 | |q text/html |u http://deposit.dnb.de/cgi-bin/dokserv?id=2650817&prov=M&dok_var=1&dok_ext=htm |3 Inhaltstext |
| 856 | 4 | 2 | |m GBV Datenaustausch |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=015653569&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
| 999 | |a oai:aleph.bib-bvb.de:BVB01-015653569 | ||
Datensatz im Suchindex
| _version_ | 1804136523284611072 |
|---|---|
| adam_text | RALF GESSLER THOMAS MAHR HARDWARE- SOFTWARE- CODESIGN ENTWICKLUNG
FLEXIBLER MIKROPROZESSOR-FPGA- HOCHLEISTUNGSSYSTEME MIT 134 ABBILDUNGEN
VIEWEG INHALTSVERZEICHNIS VORWORT ABKIIRZU NGSVERZEICH NIS 1 EINLEITUNG
1 2 EINGEBETTETE SYSTEME 5 2.1 DEFINITION 5 2.2 ENTWICKLUNG 6 2.2.1
SOFTWARE-ENTWICKLUNG 10 2.2.2 RECHNERARCHITEKTUREN 10 2.2.3
RECHENBAUSTEIN UTID HARDWARE-TECHNOLOGIE 11 2.2.4 RECHENMASCHINE 12 3
RECHENMASCHINEN 15 3.1 TURING-MASCHINE 15 3.2 IC-TECHNOLOGIE 20 3.2.1
SCHALTUNGSEBENE 20 3.2.2 LAYOUTEBENE 31 3.3 RECHENBAUSTEME . 31 3.4
UBERSICHT RECHENMASCHINEN 33 3.5 MIKROPROZESSOREN 36 3.5.1 DER ERSTE
MIKROPROZESSOR 36 3.5.2 GRUNDLEGENDE FUNKTIONSWEISE DER MIKROPROZESSOREN
38 3.5.3 MIKROPROZESSSOR-ARCHITEKTUREN 45 3.5.4 MIKROPROZESSOR- ARTEN 61
3.5.5 DIGITALE SIGNALPROZESSOREN . 64 3.5 6 AUSGEWAHLTE PROZESSOREN 73
3.6 PROGRAMMIERBARE LOGIKSCHALTKREISE 75 3.6.1 EINORDNUNG SCHALTKREISE
75 3.6.2 KENNGROBEN 76 3.6.3 PLD-ARCHITEKTUREN 77 3.6.4 KONFIGURATION 82
3.6.5 FPGA-ARCHITEKTUREN 86 3.6.6 DISKUSSION 100 VII INHATTSVERZEICHNIS
4 SOFTWARE-ENTWICKLUNG (MAHR) 103 4.1 WAS IST SOFTWARE-ENTWICKLUNG? 104
4.1.1 BEGRIFFSDEFINITIONEN 104 4.1.2 SOFTWARE-ENTWICKLUNG UND
BERGWANDERUNG ILL 4-2 DIE ENTWICKLUNG VON SOFTWARE 114 4.2.1 DAS PROBLEM
VERSTEHEN LERNEN 115 4.2.2 EINE LOSUNG FINDEN - ENTWURF DER SOFTWARE 123
4.2.3 DIE LOSUNG UMSETZEN - IMPLEMENTIERUNG DER SOFTWARE . . . . 134
4.2.4 DIE LOSUNG TESTEN 156 4.3 VORGEHENSMODELLE 159 4.3.1 DAS
WASSERFALL-MODELL - EIN HISTORISCHES MISSVERSTANDNIS ... 160 4.3.2
ITERATIV-INKREMENTELLE ENTWICKLUNG 162 5 DIGITALE SCHALTUNGSTECHNIK
(GESSLER) 167 5.1 BEGRIFFSBESTIMMUNG 167 5.2 ENTWURF DIGITALER
SCHALTJNGEN 170 5.2.1 EBENEN 170 5.2.2 SYSTEM-, ALGONTHMEN- UND
REGISTER-TRANSFER-EBENE 171 5.2.3 LOGIKEBENE 172 5.2.4 GENERELLES 179
5.3 RECHNERGESTIITZTER SCHALTUNGSENTWURF UND -IMPLEMENTIERUNG 184 5.4
BESCHREIBUNGSSPRACHEN 189 5.4.1 VHDL 190 5.4.2 VERILOG 198 6 HARD WARE-
SOFTWARE-CODESIGN (MAHR) 203 6.1 VERGLEICH SOFTWARE-ENTWICKLUNG UND
SCHALTUNGSENTWURF 204 6.2 SYNERGIE: SOFTWARE-METHODIK UND
SCHALTUNGSENTWURF 209 7 HYBRIDE ARCHITEKTUREN (GESSLER) 21 3 7.1 SYSTEM
ON CHIP 214 7.1.1 FPSLIC 215 7.1.2 FPGA 215 7.2 CASIP 219 7.3 FPFA 221
7.4 REKONFIGURIERBARE ARCHITEKTUREN 225 8 WERKZEUGE ZUM ENTWURF AUF
SYSTEMEBENE (GESSLER) 229 8,1 MATLAB/SIMULINK 229 8.1.1 MATLAB/SIMULINK
UND SYSTEM-GENERATOR 230 8.1.2 MATLAB/SIMULINK UND EMBEDDED TARGET 233 8
2 SYSTEMC 234 8.2.1 MOTIVATION 235 8.2.2 ENTWURF _ 235 VIII
TNHALTSVERZEICHNIS 9 UML-BASIERTE ENTWICKLUNG FUR HYBRIDE SYSTEME (MAHR)
239 9.1 HYBRIDE SYSTEME 239 9.2 SOFTWARE-ENTWICKLUNG FUR HYBRIDE SYSTEME
241 9.3 DER IDEALE CODESIGNER 246 9.3.1 WARUM MODELLIEREN UND
ABSTRAHIEREN? 248 9.3.2 WIE MODELLIEREN? GRAFISCH ODER SCHRIFTLICH? 252
9.3.3 WAS GRAFISCH MODELLIEREN? 254 9.3.4 TRANSFORMATION 255 9.4
UML-BASIERTER CODEGENERATOR 256 9.4.1 WARUM MODELLIERUNG IN UML? 256
9.4.2 CODEGENERATOREN 258 9.4.3 EIN EINFACHER UML-ZU-CODE-TRANSFORMATOR
258 9.4.4 BEISPIEL: BLINKLICHT 261 A ANHANG (GESSLER) 267 A.I
ZAHLENSYSTEME UND ARITHMETIK 267 A.1.1 DARSTELLUNG GANZER ZAHLEN 267
A.1.2 DARSTELLUNG REELLER ZAHLEN 268 A.1.3 ARITHMETIK 270 A.1.4
EMULATION VON GLEITKOMMAZAHLEN 272 A.2 AUSWAHLHIIFEN 272 A.2.1 MABZAHTEN
272 A.2.2 BENCHMARKS 276 LITERATURVERZEICHNIS 277 STICHWORTVERZEICHNIS
289 IX
|
| adam_txt |
RALF GESSLER THOMAS MAHR HARDWARE- SOFTWARE- CODESIGN ENTWICKLUNG
FLEXIBLER MIKROPROZESSOR-FPGA- HOCHLEISTUNGSSYSTEME MIT 134 ABBILDUNGEN
VIEWEG INHALTSVERZEICHNIS VORWORT ABKIIRZU NGSVERZEICH NIS 1 EINLEITUNG
1 2 EINGEBETTETE SYSTEME 5 2.1 DEFINITION 5 2.2 ENTWICKLUNG 6 2.2.1
SOFTWARE-ENTWICKLUNG 10 2.2.2 RECHNERARCHITEKTUREN 10 2.2.3
RECHENBAUSTEIN UTID HARDWARE-TECHNOLOGIE 11 2.2.4 RECHENMASCHINE 12 3
RECHENMASCHINEN 15 3.1 TURING-MASCHINE 15 3.2 IC-TECHNOLOGIE 20 3.2.1
SCHALTUNGSEBENE 20 3.2.2 LAYOUTEBENE 31 3.3 RECHENBAUSTEME . 31 3.4
UBERSICHT RECHENMASCHINEN 33 3.5 MIKROPROZESSOREN 36 3.5.1 DER ERSTE
MIKROPROZESSOR 36 3.5.2 GRUNDLEGENDE FUNKTIONSWEISE DER MIKROPROZESSOREN
38 3.5.3 MIKROPROZESSSOR-ARCHITEKTUREN 45 3.5.4 MIKROPROZESSOR- ARTEN 61
3.5.5 DIGITALE SIGNALPROZESSOREN . 64 3.5 6 AUSGEWAHLTE PROZESSOREN 73
3.6 PROGRAMMIERBARE LOGIKSCHALTKREISE 75 3.6.1 EINORDNUNG SCHALTKREISE
75 3.6.2 KENNGROBEN 76 3.6.3 PLD-ARCHITEKTUREN 77 3.6.4 KONFIGURATION 82
3.6.5 FPGA-ARCHITEKTUREN 86 3.6.6 DISKUSSION 100 VII INHATTSVERZEICHNIS
4 SOFTWARE-ENTWICKLUNG (MAHR) 103 4.1 WAS IST SOFTWARE-ENTWICKLUNG? 104
4.1.1 BEGRIFFSDEFINITIONEN 104 4.1.2 SOFTWARE-ENTWICKLUNG UND
BERGWANDERUNG ILL 4-2 DIE ENTWICKLUNG VON SOFTWARE 114 4.2.1 DAS PROBLEM
VERSTEHEN LERNEN 115 4.2.2 EINE LOSUNG FINDEN - ENTWURF DER SOFTWARE 123
4.2.3 DIE LOSUNG UMSETZEN - IMPLEMENTIERUNG DER SOFTWARE . . . . 134
4.2.4 DIE LOSUNG TESTEN 156 4.3 VORGEHENSMODELLE 159 4.3.1 DAS
WASSERFALL-MODELL - EIN HISTORISCHES MISSVERSTANDNIS . 160 4.3.2
ITERATIV-INKREMENTELLE ENTWICKLUNG 162 5 DIGITALE SCHALTUNGSTECHNIK
(GESSLER) 167 5.1 BEGRIFFSBESTIMMUNG 167 5.2 ENTWURF DIGITALER
SCHALTJNGEN 170 5.2.1 EBENEN 170 5.2.2 SYSTEM-, ALGONTHMEN- UND
REGISTER-TRANSFER-EBENE 171 5.2.3 LOGIKEBENE 172 5.2.4 GENERELLES 179
5.3 RECHNERGESTIITZTER SCHALTUNGSENTWURF UND -IMPLEMENTIERUNG 184 5.4
BESCHREIBUNGSSPRACHEN 189 5.4.1 VHDL 190 5.4.2 VERILOG 198 6 HARD WARE-
SOFTWARE-CODESIGN (MAHR) 203 6.1 VERGLEICH SOFTWARE-ENTWICKLUNG UND
SCHALTUNGSENTWURF 204 6.2 SYNERGIE: SOFTWARE-METHODIK UND
SCHALTUNGSENTWURF 209 7 HYBRIDE ARCHITEKTUREN (GESSLER) 21 3 7.1 SYSTEM
ON CHIP 214 7.1.1 FPSLIC 215 7.1.2 FPGA 215 7.2 CASIP 219 7.3 FPFA 221
7.4 REKONFIGURIERBARE ARCHITEKTUREN 225 8 WERKZEUGE ZUM ENTWURF AUF
SYSTEMEBENE (GESSLER) 229 8,1 MATLAB/SIMULINK 229 8.1.1 MATLAB/SIMULINK
UND SYSTEM-GENERATOR 230 8.1.2 MATLAB/SIMULINK UND EMBEDDED TARGET 233 8
2 SYSTEMC 234 8.2.1 MOTIVATION 235 8.2.2 ENTWURF _ 235 VIII
TNHALTSVERZEICHNIS 9 UML-BASIERTE ENTWICKLUNG FUR HYBRIDE SYSTEME (MAHR)
239 9.1 HYBRIDE SYSTEME 239 9.2 SOFTWARE-ENTWICKLUNG FUR HYBRIDE SYSTEME
241 9.3 DER IDEALE CODESIGNER 246 9.3.1 WARUM MODELLIEREN UND
ABSTRAHIEREN? 248 9.3.2 WIE MODELLIEREN? GRAFISCH ODER SCHRIFTLICH? 252
9.3.3 WAS GRAFISCH MODELLIEREN? 254 9.3.4 TRANSFORMATION 255 9.4
UML-BASIERTER CODEGENERATOR 256 9.4.1 WARUM MODELLIERUNG IN UML? 256
9.4.2 CODEGENERATOREN 258 9.4.3 EIN EINFACHER UML-ZU-CODE-TRANSFORMATOR
258 9.4.4 BEISPIEL: BLINKLICHT 261 A ANHANG (GESSLER) 267 A.I
ZAHLENSYSTEME UND ARITHMETIK 267 A.1.1 DARSTELLUNG GANZER ZAHLEN 267
A.1.2 DARSTELLUNG REELLER ZAHLEN 268 A.1.3 ARITHMETIK 270 A.1.4
EMULATION VON GLEITKOMMAZAHLEN 272 A.2 AUSWAHLHIIFEN 272 A.2.1 MABZAHTEN
272 A.2.2 BENCHMARKS 276 LITERATURVERZEICHNIS 277 STICHWORTVERZEICHNIS
289 IX |
| any_adam_object | 1 |
| any_adam_object_boolean | 1 |
| author | Gessler, Ralf Mahr, Thomas |
| author_GND | (DE-588)1058602950 |
| author_facet | Gessler, Ralf Mahr, Thomas |
| author_role | aut aut |
| author_sort | Gessler, Ralf |
| author_variant | r g rg t m tm |
| building | Verbundindex |
| bvnumber | BV022445592 |
| classification_rvk | ST 170 |
| ctrlnum | (OCoLC)180150283 (DE-599)BVBBV022445592 |
| dewey-full | 004.19 005.12 |
| dewey-hundreds | 000 - Computer science, information, general works |
| dewey-ones | 004 - Computer science 005 - Computer programming, programs, data, security |
| dewey-raw | 004.19 005.12 |
| dewey-search | 004.19 005.12 |
| dewey-sort | 14.19 |
| dewey-tens | 000 - Computer science, information, general works |
| discipline | Informatik |
| discipline_str_mv | Informatik |
| edition | 1. Aufl. |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>02614nam a2200625 c 4500</leader><controlfield tag="001">BV022445592</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20071127 </controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">070530s2007 ad|| |||| 00||| ger d</controlfield><datafield tag="015" ind1=" " ind2=" "><subfield code="a">05,N28,0031</subfield><subfield code="2">dnb</subfield></datafield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">975302086</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">9783834800480</subfield><subfield code="9">978-3-8348-0048-0</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3834800481</subfield><subfield code="c">Pb. : ca. EUR 34.90</subfield><subfield code="9">3-8348-0048-1</subfield></datafield><datafield tag="024" ind1="3" ind2=" "><subfield code="a">9783834800480</subfield></datafield><datafield tag="028" ind1="5" ind2="2"><subfield code="a">50012108</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)180150283</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV022445592</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-92</subfield><subfield code="a">DE-29T</subfield><subfield code="a">DE-898</subfield><subfield code="a">DE-573</subfield><subfield code="a">DE-859</subfield><subfield code="a">DE-860</subfield><subfield code="a">DE-1051</subfield><subfield code="a">DE-M347</subfield><subfield code="a">DE-858</subfield><subfield code="a">DE-523</subfield><subfield code="a">DE-634</subfield><subfield code="a">DE-11</subfield><subfield code="a">DE-861</subfield><subfield code="a">DE-Po75</subfield></datafield><datafield tag="082" ind1="0" ind2=" "><subfield code="a">004.19</subfield><subfield code="2">22/ger</subfield></datafield><datafield tag="082" ind1="0" ind2=" "><subfield code="a">005.12</subfield><subfield code="2">22/ger</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 170</subfield><subfield code="0">(DE-625)143602:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">004</subfield><subfield code="2">sdnb</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Gessler, Ralf</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)1058602950</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Hardware-Software-Codesign</subfield><subfield code="b">Entwicklung flexibler Mikroprozessor-FPGA-Hochleistungssysteme</subfield><subfield code="c">Ralf Gessler ; Thomas Mahr</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">1. Aufl.</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Wiesbaden</subfield><subfield code="b">Vieweg</subfield><subfield code="c">2007</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">XV, 296 S.</subfield><subfield code="b">Ill., graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Field programmable gate array</subfield><subfield code="0">(DE-588)4347749-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">CASHE</subfield><subfield code="0">(DE-588)4388634-6</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Hybrides System</subfield><subfield code="0">(DE-588)4510314-8</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Eingebettetes System</subfield><subfield code="0">(DE-588)4396978-1</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Softwareentwicklung</subfield><subfield code="0">(DE-588)4116522-6</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Mikroprozessor</subfield><subfield code="0">(DE-588)4039232-6</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Schaltungsentwurf</subfield><subfield code="0">(DE-588)4179389-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Mikroprozessor</subfield><subfield code="0">(DE-588)4039232-6</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Softwareentwicklung</subfield><subfield code="0">(DE-588)4116522-6</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">Field programmable gate array</subfield><subfield code="0">(DE-588)4347749-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="1"><subfield code="a">Schaltungsentwurf</subfield><subfield code="0">(DE-588)4179389-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="2"><subfield code="a">CASHE</subfield><subfield code="0">(DE-588)4388634-6</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="2" ind2="0"><subfield code="a">Eingebettetes System</subfield><subfield code="0">(DE-588)4396978-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="2" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="3" ind2="0"><subfield code="a">Hybrides System</subfield><subfield code="0">(DE-588)4510314-8</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="3" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="700" ind1="1" ind2=" "><subfield code="a">Mahr, Thomas</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="q">text/html</subfield><subfield code="u">http://deposit.dnb.de/cgi-bin/dokserv?id=2650817&prov=M&dok_var=1&dok_ext=htm</subfield><subfield code="3">Inhaltstext</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">GBV Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=015653569&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-015653569</subfield></datafield></record></collection> |
| id | DE-604.BV022445592 |
| illustrated | Illustrated |
| index_date | 2024-07-02T17:34:20Z |
| indexdate | 2024-07-09T20:57:45Z |
| institution | BVB |
| isbn | 9783834800480 3834800481 |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-015653569 |
| oclc_num | 180150283 |
| open_access_boolean | |
| owner | DE-92 DE-29T DE-898 DE-BY-UBR DE-573 DE-859 DE-860 DE-1051 DE-M347 DE-858 DE-523 DE-634 DE-11 DE-861 DE-Po75 |
| owner_facet | DE-92 DE-29T DE-898 DE-BY-UBR DE-573 DE-859 DE-860 DE-1051 DE-M347 DE-858 DE-523 DE-634 DE-11 DE-861 DE-Po75 |
| physical | XV, 296 S. Ill., graph. Darst. |
| publishDate | 2007 |
| publishDateSearch | 2007 |
| publishDateSort | 2007 |
| publisher | Vieweg |
| record_format | marc |
| spelling | Gessler, Ralf Verfasser (DE-588)1058602950 aut Hardware-Software-Codesign Entwicklung flexibler Mikroprozessor-FPGA-Hochleistungssysteme Ralf Gessler ; Thomas Mahr 1. Aufl. Wiesbaden Vieweg 2007 XV, 296 S. Ill., graph. Darst. txt rdacontent n rdamedia nc rdacarrier Field programmable gate array (DE-588)4347749-5 gnd rswk-swf CASHE (DE-588)4388634-6 gnd rswk-swf Hybrides System (DE-588)4510314-8 gnd rswk-swf Eingebettetes System (DE-588)4396978-1 gnd rswk-swf Softwareentwicklung (DE-588)4116522-6 gnd rswk-swf Mikroprozessor (DE-588)4039232-6 gnd rswk-swf Schaltungsentwurf (DE-588)4179389-4 gnd rswk-swf Mikroprozessor (DE-588)4039232-6 s Softwareentwicklung (DE-588)4116522-6 s DE-604 Field programmable gate array (DE-588)4347749-5 s Schaltungsentwurf (DE-588)4179389-4 s CASHE (DE-588)4388634-6 s Eingebettetes System (DE-588)4396978-1 s Hybrides System (DE-588)4510314-8 s Mahr, Thomas Verfasser aut text/html http://deposit.dnb.de/cgi-bin/dokserv?id=2650817&prov=M&dok_var=1&dok_ext=htm Inhaltstext GBV Datenaustausch application/pdf http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=015653569&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA Inhaltsverzeichnis |
| spellingShingle | Gessler, Ralf Mahr, Thomas Hardware-Software-Codesign Entwicklung flexibler Mikroprozessor-FPGA-Hochleistungssysteme Field programmable gate array (DE-588)4347749-5 gnd CASHE (DE-588)4388634-6 gnd Hybrides System (DE-588)4510314-8 gnd Eingebettetes System (DE-588)4396978-1 gnd Softwareentwicklung (DE-588)4116522-6 gnd Mikroprozessor (DE-588)4039232-6 gnd Schaltungsentwurf (DE-588)4179389-4 gnd |
| subject_GND | (DE-588)4347749-5 (DE-588)4388634-6 (DE-588)4510314-8 (DE-588)4396978-1 (DE-588)4116522-6 (DE-588)4039232-6 (DE-588)4179389-4 |
| title | Hardware-Software-Codesign Entwicklung flexibler Mikroprozessor-FPGA-Hochleistungssysteme |
| title_auth | Hardware-Software-Codesign Entwicklung flexibler Mikroprozessor-FPGA-Hochleistungssysteme |
| title_exact_search | Hardware-Software-Codesign Entwicklung flexibler Mikroprozessor-FPGA-Hochleistungssysteme |
| title_exact_search_txtP | Hardware-Software-Codesign Entwicklung flexibler Mikroprozessor-FPGA-Hochleistungssysteme |
| title_full | Hardware-Software-Codesign Entwicklung flexibler Mikroprozessor-FPGA-Hochleistungssysteme Ralf Gessler ; Thomas Mahr |
| title_fullStr | Hardware-Software-Codesign Entwicklung flexibler Mikroprozessor-FPGA-Hochleistungssysteme Ralf Gessler ; Thomas Mahr |
| title_full_unstemmed | Hardware-Software-Codesign Entwicklung flexibler Mikroprozessor-FPGA-Hochleistungssysteme Ralf Gessler ; Thomas Mahr |
| title_short | Hardware-Software-Codesign |
| title_sort | hardware software codesign entwicklung flexibler mikroprozessor fpga hochleistungssysteme |
| title_sub | Entwicklung flexibler Mikroprozessor-FPGA-Hochleistungssysteme |
| topic | Field programmable gate array (DE-588)4347749-5 gnd CASHE (DE-588)4388634-6 gnd Hybrides System (DE-588)4510314-8 gnd Eingebettetes System (DE-588)4396978-1 gnd Softwareentwicklung (DE-588)4116522-6 gnd Mikroprozessor (DE-588)4039232-6 gnd Schaltungsentwurf (DE-588)4179389-4 gnd |
| topic_facet | Field programmable gate array CASHE Hybrides System Eingebettetes System Softwareentwicklung Mikroprozessor Schaltungsentwurf |
| url | http://deposit.dnb.de/cgi-bin/dokserv?id=2650817&prov=M&dok_var=1&dok_ext=htm http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=015653569&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| work_keys_str_mv | AT gesslerralf hardwaresoftwarecodesignentwicklungflexiblermikroprozessorfpgahochleistungssysteme AT mahrthomas hardwaresoftwarecodesignentwicklungflexiblermikroprozessorfpgahochleistungssysteme |