Holdings: Rechneraufbau und Rechnerstrukturen

Rechneraufbau und Rechnerstrukturen:

Saved in:

Bibliographic Details
Main Authors:	Oberschelp, Walter 1933- (Author), Vossen, Gottfried 1955- (Author)
Format:	Book
Language:	German
Published:	München [u.a.] Oldenbourg 2006
Edition:	10., überarb. und erw. Aufl.
Subjects:	Computerarchitektur Parallelverarbeitung Lehrbuch
Online Access:	Inhaltstext Inhaltsverzeichnis
Item Description:	Literaturverzeichnis Seite 531 - 548
Physical Description:	XIX, 564 S. zahlr. graph. Darst. 1 DVD (12 cm)
Format:	Systemempfehlung: Pentium 4 oder vergleichbar;. - Soundausgabe;. - Windows XP
ISBN:	3486578499 9783486578492

Staff View

MARC


LEADER	00000nam a2200000 c 4500
001	BV021556948
003	DE-604
005	20231207
007	t
008	060424s2006 d\|\|\| \|\|\|\| 00\|\|\| ger d
016	7		\|a 978955064 \|2 DE-101
020			\|a 3486578499 \|9 3-486-57849-9
020			\|a 9783486578492 \|9 978-3-486-57849-2
035			\|a (OCoLC)162262667
035			\|a (DE-599)BVBBV021556948
040			\|a DE-604 \|b ger \|e rakddb
041	0		\|a ger
049			\|a DE-859 \|a DE-12 \|a DE-20 \|a DE-92 \|a DE-898 \|a DE-858 \|a DE-210 \|a DE-Aug4 \|a DE-M347 \|a DE-703 \|a DE-473 \|a DE-863 \|a DE-1102 \|a DE-573 \|a DE-824 \|a DE-706 \|a DE-355 \|a DE-860 \|a DE-29T \|a DE-19 \|a DE-523 \|a DE-634 \|a DE-83 \|a DE-11 \|a DE-91 \|a DE-188 \|a DE-B768
084			\|a QH 500 \|0 (DE-625)141607: \|2 rvk
084			\|a ST 150 \|0 (DE-625)143594: \|2 rvk
084			\|a DAT 100f \|2 stub
084			\|a DAT 200f \|2 stub
084			\|a 004 \|2 sdnb
100	1		\|a Oberschelp, Walter \|d 1933- \|e Verfasser \|0 (DE-588)105447870 \|4 aut
245	1	0	\|a Rechneraufbau und Rechnerstrukturen \|c von Walter Oberschelp ; Gottfried Vossen
250			\|a 10., überarb. und erw. Aufl.
264		1	\|a München [u.a.] \|b Oldenbourg \|c 2006
300			\|a XIX, 564 S. \|b zahlr. graph. Darst. \|e 1 DVD (12 cm)
336			\|b txt \|2 rdacontent
337			\|b n \|2 rdamedia
338			\|b nc \|2 rdacarrier
500			\|a Literaturverzeichnis Seite 531 - 548
538			\|a Systemempfehlung: Pentium 4 oder vergleichbar;. - Soundausgabe;. - Windows XP
650	0	7	\|a Computerarchitektur \|0 (DE-588)4048717-9 \|2 gnd \|9 rswk-swf
650	0	7	\|a Parallelverarbeitung \|0 (DE-588)4075860-6 \|2 gnd \|9 rswk-swf
655		7	\|0 (DE-588)4123623-3 \|a Lehrbuch \|2 gnd-content
689	0	0	\|a Computerarchitektur \|0 (DE-588)4048717-9 \|D s
689	0		\|5 DE-604
689	1	0	\|a Parallelverarbeitung \|0 (DE-588)4075860-6 \|D s
689	1		\|8 1\p \|5 DE-604
700	1		\|a Vossen, Gottfried \|d 1955- \|e Verfasser \|0 (DE-588)121017168 \|4 aut
856	4	2	\|q text/html \|u http://deposit.dnb.de/cgi-bin/dokserv?id=2785961&prov=M&dok_var=1&dok_ext=htm \|3 Inhaltstext
856	4	2	\|m SWB Datenaustausch \|q application/pdf \|u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=014772951&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA \|3 Inhaltsverzeichnis
999			\|a oai:aleph.bib-bvb.de:BVB01-014772951
883	1		\|8 1\p \|a cgwrk \|d 20201028 \|q DE-101 \|u https://d-nb.info/provenance/plan#cgwrk

Record in the Search Index

DE-BY-863_location	1000
DE-BY-FWS_call_number	1000/ST 150 O12(10)
DE-BY-FWS_katkey	267768
DE-BY-FWS_media_number	083100920775 083100920786
_version_	1824553569033912320
adam_text	INHALTSVERZEICHNIS AUSZUG ... X ... AUS DEM VORWORT ZUR ERSTEN AUFLAGE X ... AUS DEM VORWORT ZUR DRITTEN AUFLAGE XI ... AUS DEM VORWORT ZUR SECHSTEN AUFLAGE XU ... AUS DEM VORWORT ZUR SIEBTEN AUFLAGE XV ... AUS DEM VORWORT ZUR NEUNTEN AUFLAGE XVI VORWORT ZUR ZEHNTEN AUFLAGE XVXI I BAUSTEINE UND LOKALE GRUNDKONZEPTE 1 1 SCHALTFUNKTIONEN UND IHRE DARSTELLUNG 5 1.1 ZAHLENDARSTELLUNGEN 5 1.2 BOOLESCHE ALGEBRA 7 1.3 SCHALTFUNKTIONEN UND BOOLESCHE PUNKTIONEN 11 1.4 SCHALTNETZE 21 1.5 KOERPERSUMMENDARSTELLUNG BOOLESCHER PUNKTIONEN 27 1.6 NAND- UND NOR-DARSTELLUNGEN 29 1.7 UEBUNGEN 34 1.8 BIBLIOGRAPHISCHE HINWEISE 38 2 MULTIPLEXER UND ADDIERNETZE ALS SPEZIFISCHE SCHALTNETZE 39 2.1 VORUEBERLEGUNGEN ZUR SYNTHESE VON SCHALTNETZEN 39 2.2 MULTIPLEXER ZUR REALISIERUNG BOOLESCHER PUNKTIONEN . . , . . . , . . * 42 2.3 DEMULTIPLEXEX, DECODER UND ENCODER , , . . , . . . 51 2.4 ADDIERAETZE MIT HALB- UND VOLLADDIEREM 55 2.5 BESCHLEUNIGIMG DER UEBERTRAGSBERECHNUNG .....,,...,, : , , . , . , 59 2.6 UEBUNGEN , . . . . . . , . , . . . . . . . . , . , . . , . . , . . , . . . , , 67 2.7 BIBLIOGRAPHISCHE HINWEISE UND ERGAENZUNGEN ,..,.......,,.,,,. 69 V VI INHALT 3 OPTIMIERUNG UND TEST VON SCHALTNETZEN 71 3.1 VEREINFACHUNG VON SCHALTNETZEN 71 3.1.1 DAS VERFAHREN VON KAMAUGH 71 3.1.2 DAS VERFAHREN VON QUINE UND MCCLUSKEY 78 3.2 FEHLERDIAGNOSE VON SCHALTNETZEN 83 3.3 HASARDS IN SCHALTNETZEN 87 3.4 UEBUNGEN 96 3.5 BIBLIOGRAPHISCHE HINWEISE UND ERGAENZUNGEN 99 4 OBDDS UND KOMPLEXITAET 101 4.1 GEORDNETE BINAERE ENTSCHEIDUNGS-DIAGRAMME (OBDD) 101 4.1.1 BOOLESCHE DIFFERENTIATION UND SHANNON-ENTWICKLUNG 101 4.1.2 ENTSCHEIDUNGSBAEUME 105 4.1.3 OBDDS 109 4.2 VEREINFACHUNG UND KOMPOSITION VON OBDDS 113 4.3 UEBERDECKUNGSMATRIZEN UND MINIMALUEBERDECKUNGEN 121 4.4 NP-VOLLSTAENDIGE PROBLEME 125 4.5 UEBUNGEN 128 4.6 BIBLIOGRAPHISCHE HINWEISE 130 5 SCHALTUNGEN MI T DELAYS (SCHALTWERKE) 131 5.1 EINFUEHRUNG 131 5.2 ZUR TECHNISCHEN REALISIERUNG VON DELAYS 138 5.3 ADDIERWERKE 139 5.3.1 PARALLEL- UND SERIENADDIERER 139 5.3.2 DAS VON NEUMANN-ADDIERWERK 142 5.4 LINEARE SCHALTKREISE UND ANWENDUNGEN 147 5.4.1 LINEARE SCHALTKREISE 148 5.4.2 PSEUDO-ZUFALLSZAHLEN UND ZYKLISCHE LINEARCODES 150 5.5 UEBUNGEN 157 5.6 BIBLIOGRAPHISCHE HINWEISE , 159 6 DARSTELLUNG VON DATEN IM RECHNER. RECHNERARITHMETIK 161 6.1 DARSTELLUNG GANZER ZAHLEN. SUBTRAKTION 161 6.2 DARSTELLUNG VON GLEITKOMMA-ZAHLEN 167 6.3 RECHNERARITHMETIK, INSBESONDERE MULTIPLIKATION 173 6.4 DARSTELLUNG ALPHANUMERISCHER DATEN 178 6.4.1 DER ASCII-CODE 178 6.4.2 DER UNICODE 180 6.5 UEBUNGEN 183 6.6 BIBLIOGRAPHISCHE HINWEISE 186 7 PROGRAMMIERBARE LOGIK UND VLSI 189 7.1 EINFUEHRUNG 189 7.2 AUFBAU EINES PLAS 190 7.3 PROGRAMMIERUNG VON PLAS 196 7.4 ANWENDUNGEN VON PLAS: ROMS UND MIKROPROGRAMMIERUNG 200 7.5 KLASSIFIKATION VON LOGIK-DESIGNS 207 INHALT VII 7.6 EINFUEHRUNG IN VHDL .212 7.7 VLSI-SCHALTUNGEN: TECHNOLOGIE UND DEREN GRENZEN 216 7.8 UEBUNGEN 219 7.9 BIBLIOGRAPHISCHE HINWEISE 221 II RECHNERARCHITEKTUR (GLOBALE KONZEPTE) 223 8 ORGANISATIONSPLAN EINES VON-NEUMANN-RECHNERS 227 8.1 EINFUEHRUNG 227 8.2 DIE ARBEITSWEISE EINER ZENTRALEINHEIT (CPU) 232 8.3 DER SPEICHER 234 8.4 DIE E/A-EINHEIT. DAS KONZEPT DES INTERRUPTS 238 8.5 BUSSE 242 8.6 KLASSIFIKATION VON VON-NEUMANN-RECHNERN 245 8-6.1 GLOBALE RECHNER-KLASSIFIKATIONEN 247 8.6.2 LOKALE PROZESSOR-KLASSIFIKATIONEN 250 8.7 ALTERNATIVEN ZUM VON-NEUMANN-KONZEPT . , 254 8.8 UEBUNGEN 257 8.9 BIBLIOGRAPHISCHE HINWEISE 259 9 ARCHITEKTUR UND MASCHINENBEFEHLE EINES RISC-PROZESSORS 261 9.1 DIE ARCHITEKTUR DER POWERPC-FAMILIE 262 9.2 BEFEHLSFORMATE UND BEFEHLSSATZ DES POWERPC 601 270 9.2.1 ARITHMETISCHE UND LOGISCHE BEFEHLE 271 9.2.2 LOAD/STORE-BEFEHLE 274 9.2.3 FLOATING-POINT-BEFEHLE 275 9.2.4 PROZESSOX-KONTROLL-INSTRUKTIONEN . 275 9.3 ASSEMBLERPROGRAMMIERUNG UND BEISPIELPROGRAMME 275 9.4 POWERPC-VERSIONEN 282 9.5 UEBUNGEN 284 9.6 BIBLIOGRAPHISCHE HINWEISE L 286 10 EINE REGISTER-SPEICHER-ARCHITEKTUR. RECHNERSTEUERUNG 287 10.1 ARCHITEKTUR UND BEFEHLE DES AT&T WE32100 287 10.1.1 ZUR ASSEMBLER-SPRACHE DES WE32100 290 10.1.2 ADRESSIERUNGSARTEN 294 10.1.3 BEFEHLE UND PROGRAMMBEISPIELE 295 10.1.4 UNTERSCHIEDE ZUM POWERPC 302 10.2 ASSEMBLER, LINKER UND LADER 303 10.2.1 DER ASSEMBLER 303 10.2.2 DER LINKER 306 10.2.3 DER LADER 308 10.3 RECHNERSTEUERUNG, INSBESONDERE DURCH MIKROPROGRAIRMUEERUNG . . . . . 309 10.4 UEBUNGEN , 318 10.5 BIBLIOGRAPHISCHE HINWEISE 320 VIH ___ I INHALT 11 OPTIMIERUNG VON RESSOURCEN-NUTZUNG UND PROZESSORLEISTUNG 323 11.1 VIRTUELLE SPEICHERVERWALTUNG 324 11.1.1 AUFGABEN VON BETRIEBSSYSTEMEN . . . . , 324 11.1.2 VIRTUELLE SPEICHERUNG MITTELS PAGING , . . . . 328 11.1.3 SEGMENTIERUNG 331 11.1.4 BEISPIEL EINER HARDWARE-RAAESSIGEN UNTERSTUETZUNG: CACHE UND MMU DES POWERPC 334 11.1.5 ADRESSTRANSFORMATION BEIM POWERPC 341 11.2 PIPELMMG 342 11.2.1 GRUNDLEGENDE IDEEN 342 11.2.2 SUPERSKALARE BEFEHTSZUORDMMG , 345 11.2.3 PIPELINE-HASARDS 346 11.3 DYNAMISCHES SCHEDULING VON INSTRUKTIONEN NACH TOMASULO 348 11.4 WEITERE ILP-TECHNIKEN 355 11.5 GRENZEN DER PARALLELARBEIT; SCHEDULING BEI ZWEI PROZESSOREN . . . . . . 356 11.6 UEBUNGEN , . , . . . , , . . . . - 361 11.7 BIBLIOGRAPHISCHE HINWEISE . . . . , . . . . . , , 383 12 WEITERE PROZESSOR-BEISPIELE 367 12.1 ZILOG-PROZESSOREN 367 12.1.1 ZILOGZSOE . . 367 12.1.2 MODERNE ZILOG-PROZESSOREN 371 12.2 INTEL-PROZESSOREN 372 12.2.1 INTEL 8086 UND 8088 372 12.2.2 INTEL 80386 UND 80486 375 12.2.3 INTEL PENTIUM . 376 12.2.4 PENTIUM PRO 380 12.2.5 PENTIUM II UND III 382 12.2.6 PENTIUM 4 UND NACHFOLGER 382 12.3 MOTOROLA-PROZESSOREN 383 12.3.1 MOTOROLA 68000 384 12.3.2 MOTOROLA 68020 387 12.3.3 MOTOROLA 68CBG, 68040 UND 68060 388 12.3.4 DRAGONBALL-PROAESSOREN 388 12.4 SPARC-PROAESSOREN 390 12.6 EINGEBETTETE PROZESSOREN UND SYSTEME 395 12.6 UEBUNGEN 399 12.7 BIBLIOGRAPHISCHE HINWEISE UND HISTORISCHE ERGAENZUNGEN 400 HI FARALLELVERARBEITUNG (ALTERNATIVE RECHNERKONZEPTE) 403 13 GRUND-KONZEPTE UND -MODELLE FUER DIE PARAJLELVERARBEITUNG 407 13.1 VLSI-ALGORITHMEN. SYSTOLISCHE NETZE 407 13.2 SIMD-REDMER. DAS SPEICHERPROBLEM. DIE PRAM 417 13.3 KOMMUNIKATION BEI VERTEILTEM SPEICHER: SUPERKONZENTRATOREN 421 13.4 SPEZIELLE PERRNUTATIONSNETEE: RING, SHURAE, MESH, HYPERCUBE 425 13.5 BEISPIEL: MATRIX-MULTIPLIKATION AUF DEM HYPERCUBE . 432 INHALT IX 13.6 ROUTING IN PROGRAMMIERBAREN PERMUTATIONSNETZEN. DAS FL-NETZ ALS BIDELTA-NETZ 439 13.7 UNIVERSALITAET VON PERMUTATIONSNETZEN. DIE NETZE VON BENES UND CLOS 444 13.8 UEBUNGEN 449 13.9 BIBLIOGRAPHISCHE HINWEISE UND ERGAENZUNGEN . . 453 14 PARALLELRECHNER-ARCHITEKTUREN 457 14.1 UEBERSICHT 457 14.2 SIMD-ARCHITEKTUREN 459 14.3 MIMD-ARCHITEKTUREN , 46S 14.3.1 SHARED-MEINORY-MIMD-RECHNER 472 14.3.2 DISTRIBUTED-MEMORY-MIMD-RECHNER 476 14.4 NETZWERK-ARCHITEKTUREN , , , 478 14.4.1 CLUSTER 478 14.4.2 GRID-COMPUTING 479 14.5 UEBUNGEN 480 14.6 BIBLIOGRAPHISCHE HINWEISE UND ERGAENZUNGEN 481 15 GRUNDLAGEN DER RECHNERNETZ-TECHNIK 485 15.1 EINFUEHRUNG 4S5 15.2 DAS ISO-REFERENZ-MODELL 488 15.3 CODIERUNG VON DATEN IN NETZEN 499 15.4 LOKALE NETZE 502 15.4.1 CHARAKTERISRTIKA 503 15.4.2 TOPOLOGIEN UND UEBERTRAGUNGSMEDIEN 504 15.4.3 NETZZUGANGSVERFAHREN 506 15.4.4 HOCHGESCHWINDIGKEITSNETZE 513 15.5 GLOBALE NETZE. DAS INTERNET 514 15.5.1 CHARAKTERISTIKA 514 15.5.2 DAS INTERNET 515 15.5.3 TCP/IP-PROTOKOLLE 515 15.5.4 DAS WORLD-WIDE WEB 519 15.5.5 DIE ARBEITSWEISE EINER SUCHMASCHINE AM BEISPIEL GOOGLE ... 521 16.5.6 AUSBLICK 527 15.6 UEBUNGEN 528 15.7 BIBLIOGRAPHISCHE HINWEISE . . . . . , . , 529 LITERATURVERZEICHNIS 531 INDEX 549 PPN: 119328895 TITEL: RECHNERAUFBAU UND RECHNERSTRUKTUREN / VON WALTER OBERSCHELP; GOTTFRIED VOSSEN. - . - MUENCHEN : OLDENBOURG, 2006 ISBN: 3-486-57849-9; 978-3-486-57849-2 BIBLIOGRAPHISCHER DATENSATZ IM SWB-VERBUND
adam_txt	INHALTSVERZEICHNIS AUSZUG . X . AUS DEM VORWORT ZUR ERSTEN AUFLAGE X . AUS DEM VORWORT ZUR DRITTEN AUFLAGE XI . AUS DEM VORWORT ZUR SECHSTEN AUFLAGE XU . AUS DEM VORWORT ZUR SIEBTEN AUFLAGE XV . AUS DEM VORWORT ZUR NEUNTEN AUFLAGE XVI VORWORT ZUR ZEHNTEN AUFLAGE XVXI I BAUSTEINE UND LOKALE GRUNDKONZEPTE 1 1 SCHALTFUNKTIONEN UND IHRE DARSTELLUNG 5 1.1 ZAHLENDARSTELLUNGEN 5 1.2 BOOLESCHE ALGEBRA 7 1.3 SCHALTFUNKTIONEN UND BOOLESCHE PUNKTIONEN 11 1.4 SCHALTNETZE 21 1.5 KOERPERSUMMENDARSTELLUNG BOOLESCHER PUNKTIONEN 27 1.6 NAND- UND NOR-DARSTELLUNGEN 29 1.7 UEBUNGEN 34 1.8 BIBLIOGRAPHISCHE HINWEISE 38 2 MULTIPLEXER UND ADDIERNETZE ALS SPEZIFISCHE SCHALTNETZE 39 2.1 VORUEBERLEGUNGEN ZUR SYNTHESE VON SCHALTNETZEN 39 2.2 MULTIPLEXER ZUR REALISIERUNG BOOLESCHER PUNKTIONEN . . , . . . , . . * 42 2.3 DEMULTIPLEXEX, DECODER UND ENCODER , , . . , . . . 51 2.4 ADDIERAETZE MIT HALB- UND VOLLADDIEREM 55 2.5 BESCHLEUNIGIMG DER UEBERTRAGSBERECHNUNG .,,.,, : , , . , . , 59 2.6 UEBUNGEN , . . . . . . , . , . . . . . . . . , . , . . , . . , . . , . . . , , 67 2.7 BIBLIOGRAPHISCHE HINWEISE UND ERGAENZUNGEN ,.,.,,.,,,. 69 V VI INHALT 3 OPTIMIERUNG UND TEST VON SCHALTNETZEN 71 3.1 VEREINFACHUNG VON SCHALTNETZEN 71 3.1.1 DAS VERFAHREN VON KAMAUGH 71 3.1.2 DAS VERFAHREN VON QUINE UND MCCLUSKEY 78 3.2 FEHLERDIAGNOSE VON SCHALTNETZEN 83 3.3 HASARDS IN SCHALTNETZEN 87 3.4 UEBUNGEN 96 3.5 BIBLIOGRAPHISCHE HINWEISE UND ERGAENZUNGEN 99 4 OBDDS UND KOMPLEXITAET 101 4.1 GEORDNETE BINAERE ENTSCHEIDUNGS-DIAGRAMME (OBDD) 101 4.1.1 BOOLESCHE DIFFERENTIATION UND SHANNON-ENTWICKLUNG 101 4.1.2 ENTSCHEIDUNGSBAEUME 105 4.1.3 OBDDS 109 4.2 VEREINFACHUNG UND KOMPOSITION VON OBDDS 113 4.3 UEBERDECKUNGSMATRIZEN UND MINIMALUEBERDECKUNGEN 121 4.4 NP-VOLLSTAENDIGE PROBLEME 125 4.5 UEBUNGEN 128 4.6 BIBLIOGRAPHISCHE HINWEISE 130 5 SCHALTUNGEN MI T DELAYS (SCHALTWERKE) 131 5.1 EINFUEHRUNG 131 5.2 ZUR TECHNISCHEN REALISIERUNG VON DELAYS 138 5.3 ADDIERWERKE 139 5.3.1 PARALLEL- UND SERIENADDIERER 139 5.3.2 DAS VON NEUMANN-ADDIERWERK 142 5.4 LINEARE SCHALTKREISE UND ANWENDUNGEN 147 5.4.1 LINEARE SCHALTKREISE 148 5.4.2 PSEUDO-ZUFALLSZAHLEN UND ZYKLISCHE LINEARCODES 150 5.5 UEBUNGEN 157 5.6 BIBLIOGRAPHISCHE HINWEISE , 159 6 DARSTELLUNG VON DATEN IM RECHNER. RECHNERARITHMETIK 161 6.1 DARSTELLUNG GANZER ZAHLEN. SUBTRAKTION 161 6.2 DARSTELLUNG VON GLEITKOMMA-ZAHLEN 167 6.3 RECHNERARITHMETIK, INSBESONDERE MULTIPLIKATION 173 6.4 DARSTELLUNG ALPHANUMERISCHER DATEN 178 6.4.1 DER ASCII-CODE 178 6.4.2 DER UNICODE 180 6.5 UEBUNGEN 183 6.6 BIBLIOGRAPHISCHE HINWEISE 186 7 PROGRAMMIERBARE LOGIK UND VLSI 189 7.1 EINFUEHRUNG 189 7.2 AUFBAU EINES PLAS 190 7.3 PROGRAMMIERUNG VON PLAS 196 7.4 ANWENDUNGEN VON PLAS: ROMS UND MIKROPROGRAMMIERUNG 200 7.5 KLASSIFIKATION VON LOGIK-DESIGNS 207 INHALT VII 7.6 EINFUEHRUNG IN VHDL .212 7.7 VLSI-SCHALTUNGEN: TECHNOLOGIE UND DEREN GRENZEN 216 7.8 UEBUNGEN 219 7.9 BIBLIOGRAPHISCHE HINWEISE 221 II RECHNERARCHITEKTUR (GLOBALE KONZEPTE) 223 8 ORGANISATIONSPLAN EINES VON-NEUMANN-RECHNERS 227 8.1 EINFUEHRUNG 227 8.2 DIE ARBEITSWEISE EINER ZENTRALEINHEIT (CPU) 232 8.3 DER SPEICHER 234 8.4 DIE E/A-EINHEIT. DAS KONZEPT DES INTERRUPTS 238 8.5 BUSSE 242 8.6 KLASSIFIKATION VON VON-NEUMANN-RECHNERN 245 8-6.1 GLOBALE RECHNER-KLASSIFIKATIONEN 247 8.6.2 LOKALE PROZESSOR-KLASSIFIKATIONEN 250 8.7 ALTERNATIVEN ZUM VON-NEUMANN-KONZEPT . , 254 8.8 UEBUNGEN 257 8.9 BIBLIOGRAPHISCHE HINWEISE 259 9 ARCHITEKTUR UND MASCHINENBEFEHLE EINES RISC-PROZESSORS 261 9.1 DIE ARCHITEKTUR DER POWERPC-FAMILIE 262 9.2 BEFEHLSFORMATE UND BEFEHLSSATZ DES POWERPC 601 270 9.2.1 ARITHMETISCHE UND LOGISCHE BEFEHLE 271 9.2.2 LOAD/STORE-BEFEHLE 274 9.2.3 FLOATING-POINT-BEFEHLE 275 9.2.4 PROZESSOX-KONTROLL-INSTRUKTIONEN . 275 9.3 ASSEMBLERPROGRAMMIERUNG UND BEISPIELPROGRAMME 275 9.4 POWERPC-VERSIONEN 282 9.5 UEBUNGEN 284 9.6 BIBLIOGRAPHISCHE HINWEISE "L" 286 10 EINE REGISTER-SPEICHER-ARCHITEKTUR. RECHNERSTEUERUNG 287 10.1 ARCHITEKTUR UND BEFEHLE DES AT&T WE32100 287 10.1.1 ZUR ASSEMBLER-SPRACHE DES WE32100 290 10.1.2 ADRESSIERUNGSARTEN 294 10.1.3 BEFEHLE UND PROGRAMMBEISPIELE 295 10.1.4 UNTERSCHIEDE ZUM POWERPC 302 10.2 ASSEMBLER, LINKER UND LADER 303 10.2.1 DER ASSEMBLER 303 10.2.2 DER LINKER 306 10.2.3 DER LADER 308 10.3 RECHNERSTEUERUNG, INSBESONDERE DURCH MIKROPROGRAIRMUEERUNG . . . . . 309 10.4 UEBUNGEN , 318 10.5 BIBLIOGRAPHISCHE HINWEISE 320 VIH _ I INHALT 11 OPTIMIERUNG VON RESSOURCEN-NUTZUNG UND PROZESSORLEISTUNG 323 11.1 VIRTUELLE SPEICHERVERWALTUNG 324 11.1.1 AUFGABEN VON BETRIEBSSYSTEMEN . . . . , 324 11.1.2 VIRTUELLE SPEICHERUNG MITTELS PAGING , . . . . 328 11.1.3 SEGMENTIERUNG 331 11.1.4 BEISPIEL EINER HARDWARE-RAAESSIGEN UNTERSTUETZUNG: CACHE UND MMU DES POWERPC 334 11.1.5 ADRESSTRANSFORMATION BEIM POWERPC 341 11.2 PIPELMMG 342 11.2.1 GRUNDLEGENDE IDEEN 342 11.2.2 SUPERSKALARE BEFEHTSZUORDMMG , 345 11.2.3 PIPELINE-HASARDS 346 11.3 DYNAMISCHES SCHEDULING VON INSTRUKTIONEN NACH TOMASULO 348 11.4 WEITERE ILP-TECHNIKEN 355 11.5 GRENZEN DER PARALLELARBEIT; SCHEDULING BEI ZWEI PROZESSOREN . . . . . . 356 11.6 UEBUNGEN , . , . . . , , . . . . - 361 11.7 BIBLIOGRAPHISCHE HINWEISE . . . . , . . . . . , , 383 12 WEITERE PROZESSOR-BEISPIELE 367 12.1 ZILOG-PROZESSOREN 367 12.1.1 ZILOGZSOE . . 367 12.1.2 MODERNE ZILOG-PROZESSOREN 371 12.2 INTEL-PROZESSOREN 372 12.2.1 INTEL 8086 UND 8088 372 12.2.2 INTEL 80386 UND 80486 375 12.2.3 INTEL PENTIUM . 376 12.2.4 PENTIUM PRO 380 12.2.5 PENTIUM II UND III 382 12.2.6 PENTIUM 4 UND NACHFOLGER 382 12.3 MOTOROLA-PROZESSOREN 383 12.3.1 MOTOROLA 68000 384 12.3.2 MOTOROLA 68020 387 12.3.3 MOTOROLA 68CBG, 68040 UND 68060 388 12.3.4 DRAGONBALL-PROAESSOREN 388 12.4 SPARC-PROAESSOREN 390 12.6 EINGEBETTETE PROZESSOREN UND SYSTEME 395 12.6 UEBUNGEN 399 12.7 BIBLIOGRAPHISCHE HINWEISE UND HISTORISCHE ERGAENZUNGEN 400 HI FARALLELVERARBEITUNG (ALTERNATIVE RECHNERKONZEPTE) 403 13 GRUND-KONZEPTE UND -MODELLE FUER DIE PARAJLELVERARBEITUNG 407 13.1 VLSI-ALGORITHMEN. SYSTOLISCHE NETZE 407 13.2 SIMD-REDMER. DAS SPEICHERPROBLEM. DIE PRAM 417 13.3 KOMMUNIKATION BEI VERTEILTEM SPEICHER: SUPERKONZENTRATOREN 421 13.4 SPEZIELLE PERRNUTATIONSNETEE: RING, SHURAE, MESH, HYPERCUBE 425 13.5 BEISPIEL: MATRIX-MULTIPLIKATION AUF DEM HYPERCUBE . 432 INHALT IX 13.6 ROUTING IN PROGRAMMIERBAREN PERMUTATIONSNETZEN. DAS FL-NETZ ALS BIDELTA-NETZ 439 13.7 UNIVERSALITAET VON PERMUTATIONSNETZEN. DIE NETZE VON BENES UND CLOS 444 13.8 UEBUNGEN 449 13.9 BIBLIOGRAPHISCHE HINWEISE UND ERGAENZUNGEN . . 453 14 PARALLELRECHNER-ARCHITEKTUREN 457 14.1 UEBERSICHT 457 14.2 SIMD-ARCHITEKTUREN 459 14.3 MIMD-ARCHITEKTUREN , 46S 14.3.1 SHARED-MEINORY-MIMD-RECHNER 472 14.3.2 DISTRIBUTED-MEMORY-MIMD-RECHNER 476 14.4 NETZWERK-ARCHITEKTUREN , , , 478 14.4.1 CLUSTER 478 14.4.2 GRID-COMPUTING 479 14.5 UEBUNGEN 480 14.6 BIBLIOGRAPHISCHE HINWEISE UND ERGAENZUNGEN 481 15 GRUNDLAGEN DER RECHNERNETZ-TECHNIK 485 15.1 EINFUEHRUNG 4S5 15.2 DAS ISO-REFERENZ-MODELL 488 15.3 CODIERUNG VON DATEN IN NETZEN 499 15.4 LOKALE NETZE 502 15.4.1 CHARAKTERISRTIKA 503 15.4.2 TOPOLOGIEN UND UEBERTRAGUNGSMEDIEN 504 15.4.3 NETZZUGANGSVERFAHREN 506 15.4.4 HOCHGESCHWINDIGKEITSNETZE 513 15.5 GLOBALE NETZE. DAS INTERNET 514 15.5.1 CHARAKTERISTIKA 514 15.5.2 DAS INTERNET 515 15.5.3 TCP/IP-PROTOKOLLE 515 15.5.4 DAS WORLD-WIDE WEB 519 15.5.5 DIE ARBEITSWEISE EINER SUCHMASCHINE AM BEISPIEL GOOGLE . 521 16.5.6 AUSBLICK 527 15.6 UEBUNGEN 528 15.7 BIBLIOGRAPHISCHE HINWEISE . . . . . , . , 529 LITERATURVERZEICHNIS 531 INDEX 549 PPN: 119328895 TITEL: RECHNERAUFBAU UND RECHNERSTRUKTUREN / VON WALTER OBERSCHELP; GOTTFRIED VOSSEN. - . - MUENCHEN : OLDENBOURG, 2006 ISBN: 3-486-57849-9; 978-3-486-57849-2 BIBLIOGRAPHISCHER DATENSATZ IM SWB-VERBUND
any_adam_object	1
any_adam_object_boolean	1
author	Oberschelp, Walter 1933- Vossen, Gottfried 1955-
author_GND	(DE-588)105447870 (DE-588)121017168
author_facet	Oberschelp, Walter 1933- Vossen, Gottfried 1955-
author_role	aut aut
author_sort	Oberschelp, Walter 1933-
author_variant	w o wo g v gv
building	Verbundindex
bvnumber	BV021556948
classification_rvk	QH 500 ST 150
classification_tum	DAT 100f DAT 200f
ctrlnum	(OCoLC)162262667 (DE-599)BVBBV021556948
discipline	Informatik Wirtschaftswissenschaften
discipline_str_mv	Informatik Wirtschaftswissenschaften
edition	10., überarb. und erw. Aufl.
format	Book
fullrecord	<?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>02338nam a2200505 c 4500</leader><controlfield tag="001">BV021556948</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20231207 </controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">060424s2006 d\|\|\| \|\|\|\| 00\|\|\| ger d</controlfield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">978955064</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3486578499</subfield><subfield code="9">3-486-57849-9</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">9783486578492</subfield><subfield code="9">978-3-486-57849-2</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)162262667</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV021556948</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-859</subfield><subfield code="a">DE-12</subfield><subfield code="a">DE-20</subfield><subfield code="a">DE-92</subfield><subfield code="a">DE-898</subfield><subfield code="a">DE-858</subfield><subfield code="a">DE-210</subfield><subfield code="a">DE-Aug4</subfield><subfield code="a">DE-M347</subfield><subfield code="a">DE-703</subfield><subfield code="a">DE-473</subfield><subfield code="a">DE-863</subfield><subfield code="a">DE-1102</subfield><subfield code="a">DE-573</subfield><subfield code="a">DE-824</subfield><subfield code="a">DE-706</subfield><subfield code="a">DE-355</subfield><subfield code="a">DE-860</subfield><subfield code="a">DE-29T</subfield><subfield code="a">DE-19</subfield><subfield code="a">DE-523</subfield><subfield code="a">DE-634</subfield><subfield code="a">DE-83</subfield><subfield code="a">DE-11</subfield><subfield code="a">DE-91</subfield><subfield code="a">DE-188</subfield><subfield code="a">DE-B768</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">QH 500</subfield><subfield code="0">(DE-625)141607:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 150</subfield><subfield code="0">(DE-625)143594:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">DAT 100f</subfield><subfield code="2">stub</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">DAT 200f</subfield><subfield code="2">stub</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">004</subfield><subfield code="2">sdnb</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Oberschelp, Walter</subfield><subfield code="d">1933-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)105447870</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Rechneraufbau und Rechnerstrukturen</subfield><subfield code="c">von Walter Oberschelp ; Gottfried Vossen</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">10., überarb. und erw. Aufl.</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">München [u.a.]</subfield><subfield code="b">Oldenbourg</subfield><subfield code="c">2006</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">XIX, 564 S.</subfield><subfield code="b">zahlr. graph. Darst.</subfield><subfield code="e">1 DVD (12 cm)</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="500" ind1=" " ind2=" "><subfield code="a">Literaturverzeichnis Seite 531 - 548</subfield></datafield><datafield tag="538" ind1=" " ind2=" "><subfield code="a">Systemempfehlung: Pentium 4 oder vergleichbar;. - Soundausgabe;. - Windows XP</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Computerarchitektur</subfield><subfield code="0">(DE-588)4048717-9</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Parallelverarbeitung</subfield><subfield code="0">(DE-588)4075860-6</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4123623-3</subfield><subfield code="a">Lehrbuch</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Computerarchitektur</subfield><subfield code="0">(DE-588)4048717-9</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">Parallelverarbeitung</subfield><subfield code="0">(DE-588)4075860-6</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="700" ind1="1" ind2=" "><subfield code="a">Vossen, Gottfried</subfield><subfield code="d">1955-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)121017168</subfield><subfield code="4">aut</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="q">text/html</subfield><subfield code="u">http://deposit.dnb.de/cgi-bin/dokserv?id=2785961&prov=M&dok_var=1&dok_ext=htm</subfield><subfield code="3">Inhaltstext</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">SWB Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=014772951&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-014772951</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield></record></collection>
genre	(DE-588)4123623-3 Lehrbuch gnd-content
genre_facet	Lehrbuch
id	DE-604.BV021556948
illustrated	Illustrated
index_date	2024-07-02T14:33:27Z
indexdate	2025-02-20T06:37:57Z
institution	BVB
isbn	3486578499 9783486578492
language	German
oai_aleph_id	oai:aleph.bib-bvb.de:BVB01-014772951
oclc_num	162262667
open_access_boolean
owner	DE-859 DE-12 DE-20 DE-92 DE-898 DE-BY-UBR DE-858 DE-210 DE-Aug4 DE-M347 DE-703 DE-473 DE-BY-UBG DE-863 DE-BY-FWS DE-1102 DE-573 DE-824 DE-706 DE-355 DE-BY-UBR DE-860 DE-29T DE-19 DE-BY-UBM DE-523 DE-634 DE-83 DE-11 DE-91 DE-BY-TUM DE-188 DE-B768
owner_facet	DE-859 DE-12 DE-20 DE-92 DE-898 DE-BY-UBR DE-858 DE-210 DE-Aug4 DE-M347 DE-703 DE-473 DE-BY-UBG DE-863 DE-BY-FWS DE-1102 DE-573 DE-824 DE-706 DE-355 DE-BY-UBR DE-860 DE-29T DE-19 DE-BY-UBM DE-523 DE-634 DE-83 DE-11 DE-91 DE-BY-TUM DE-188 DE-B768
physical	XIX, 564 S. zahlr. graph. Darst. 1 DVD (12 cm)
publishDate	2006
publishDateSearch	2006
publishDateSort	2006
publisher	Oldenbourg
record_format	marc
spellingShingle	Oberschelp, Walter 1933- Vossen, Gottfried 1955- Rechneraufbau und Rechnerstrukturen Computerarchitektur (DE-588)4048717-9 gnd Parallelverarbeitung (DE-588)4075860-6 gnd
subject_GND	(DE-588)4048717-9 (DE-588)4075860-6 (DE-588)4123623-3
title	Rechneraufbau und Rechnerstrukturen
title_auth	Rechneraufbau und Rechnerstrukturen
title_exact_search	Rechneraufbau und Rechnerstrukturen
title_exact_search_txtP	Rechneraufbau und Rechnerstrukturen
title_full	Rechneraufbau und Rechnerstrukturen von Walter Oberschelp ; Gottfried Vossen
title_fullStr	Rechneraufbau und Rechnerstrukturen von Walter Oberschelp ; Gottfried Vossen
title_full_unstemmed	Rechneraufbau und Rechnerstrukturen von Walter Oberschelp ; Gottfried Vossen
title_short	Rechneraufbau und Rechnerstrukturen
title_sort	rechneraufbau und rechnerstrukturen
topic	Computerarchitektur (DE-588)4048717-9 gnd Parallelverarbeitung (DE-588)4075860-6 gnd
topic_facet	Computerarchitektur Parallelverarbeitung Lehrbuch
url	http://deposit.dnb.de/cgi-bin/dokserv?id=2785961&prov=M&dok_var=1&dok_ext=htm http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=014772951&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA
work_keys_str_mv	AT oberschelpwalter rechneraufbauundrechnerstrukturen AT vossengottfried rechneraufbauundrechnerstrukturen

Holdings

Description

THWS Würzburg Zentralbibliothek Lesesaal

Holdings details from THWS Würzburg Zentralbibliothek Lesesaal
Call Number:	1000 ST 150 O12(10)
Copy 1	ausleihbar Checked out – Due: 06.05.2026 Recall This
Copy 2	ausleihbar Available Place a Hold

MARC

Record in the Search Index

THWS Würzburg Zentralbibliothek Lesesaal

Similar Items