Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs:
Saved in:
| Main Authors: | , |
|---|---|
| Format: | Book |
| Language: | German |
| Published: |
München [u.a.]
Oldenbourg
2006
|
| Series: | Oldenbourg Lehrbücher für Ingenieure
|
| Subjects: | |
| Online Access: | Inhaltstext Inhaltsverzeichnis |
| Physical Description: | XVI, 548 S. graph. Darst. |
| ISBN: | 9783486575569 3486575562 |
Staff View
MARC
| LEADER | 00000nam a2200000 c 4500 | ||
|---|---|---|---|
| 001 | BV021496174 | ||
| 003 | DE-604 | ||
| 005 | 20200821 | ||
| 007 | t | ||
| 008 | 060302s2006 d||| |||| 00||| ger d | ||
| 016 | 7 | |a 978081463 |2 DE-101 | |
| 020 | |a 9783486575569 |9 978-3-486-57556-9 | ||
| 020 | |a 3486575562 |9 3-486-57556-2 | ||
| 035 | |a (OCoLC)162333383 | ||
| 035 | |a (DE-599)BVBBV021496174 | ||
| 040 | |a DE-604 |b ger |e rakddb | ||
| 041 | 0 | |a ger | |
| 049 | |a DE-91 |a DE-12 |a DE-210 |a DE-1043 |a DE-1046 |a DE-898 |a DE-M347 |a DE-Aug4 |a DE-706 |a DE-859 |a DE-523 |a DE-634 |a DE-83 | ||
| 084 | |a ZN 4904 |0 (DE-625)157419: |2 rvk | ||
| 084 | |a ZN 4940 |0 (DE-625)157423: |2 rvk | ||
| 084 | |a ZN 5600 |0 (DE-625)157468: |2 rvk | ||
| 084 | |a 520 |2 sdnb | ||
| 084 | |a 68M01 |2 msc | ||
| 084 | |a ELT 453f |2 stub | ||
| 084 | |a DAT 190f |2 stub | ||
| 100 | 1 | |a Kesel, Frank |d 1960- |e Verfasser |0 (DE-588)131547437 |4 aut | |
| 245 | 1 | 0 | |a Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs |c von Frank Kesel und Ruben Bartholomä |
| 264 | 1 | |a München [u.a.] |b Oldenbourg |c 2006 | |
| 300 | |a XVI, 548 S. |b graph. Darst. | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 490 | 0 | |a Oldenbourg Lehrbücher für Ingenieure | |
| 650 | 0 | 7 | |a Hardwareentwurf |0 (DE-588)4159103-3 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a VHDL |0 (DE-588)4254792-1 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a SystemC |0 (DE-588)4737678-8 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Logiksynthese |0 (DE-588)4348178-4 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Digitalschaltung |0 (DE-588)4012295-5 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Field programmable gate array |0 (DE-588)4347749-5 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Entwurfsautomation |0 (DE-588)4312536-0 |2 gnd |9 rswk-swf |
| 655 | 7 | |0 (DE-588)4123623-3 |a Lehrbuch |2 gnd-content | |
| 689 | 0 | 0 | |a Entwurfsautomation |0 (DE-588)4312536-0 |D s |
| 689 | 0 | 1 | |a Digitalschaltung |0 (DE-588)4012295-5 |D s |
| 689 | 0 | 2 | |a Field programmable gate array |0 (DE-588)4347749-5 |D s |
| 689 | 0 | 3 | |a VHDL |0 (DE-588)4254792-1 |D s |
| 689 | 0 | 4 | |a SystemC |0 (DE-588)4737678-8 |D s |
| 689 | 0 | |5 DE-604 | |
| 689 | 1 | 0 | |a Entwurfsautomation |0 (DE-588)4312536-0 |D s |
| 689 | 1 | 1 | |a Digitalschaltung |0 (DE-588)4012295-5 |D s |
| 689 | 1 | 2 | |a Field programmable gate array |0 (DE-588)4347749-5 |D s |
| 689 | 1 | 3 | |a VHDL |0 (DE-588)4254792-1 |D s |
| 689 | 1 | 4 | |a Logiksynthese |0 (DE-588)4348178-4 |D s |
| 689 | 1 | 5 | |a Hardwareentwurf |0 (DE-588)4159103-3 |D s |
| 689 | 1 | |8 1\p |5 DE-604 | |
| 700 | 1 | |a Bartholomä, Ruben |e Verfasser |4 aut | |
| 856 | 4 | 2 | |q text/html |u http://deposit.dnb.de/cgi-bin/dokserv?id=2763425&prov=M&dok_var=1&dok_ext=htm |3 Inhaltstext |
| 856 | 4 | 2 | |m HEBIS Datenaustausch Darmstadt |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=014712951&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
| 999 | |a oai:aleph.bib-bvb.de:BVB01-014712951 | ||
| 883 | 1 | |8 1\p |a cgwrk |d 20201028 |q DE-101 |u https://d-nb.info/provenance/plan#cgwrk | |
Record in the Search Index
| _version_ | 1804135225275449344 |
|---|---|
| adam_text | ENTWURF VON DIGITALEN SCHALTUNGEN UND SYSTEMEN MIT HDLS UND FPGAS VON
FRANK KESEL UND RUEBEN BARTHOLOMAE OLDENBOURG VERLAG MUENCHEN WIEN .
INHALTSVERZEICHNIS 1 EINLEITUNG 1 1.1 DIGITALTECHNIK UND DIE
MIKROELEKTRONISCHE REVOLUTION 1 1.2 ABSTRAKTIONSEBENEN UND EDA-WERKZEUGE
10 1.3 ZIELE UND AUFBAU DES BUCHES 17 2 MODELLIERUNG VON DIGITALEN
SCHALTUNGEN MIT VHDL 21 2.1 HISTORISCHE ENTWICKLUNG VON VHDL 22 2.2
GRUNDLEGENDE KONZEPTE VON VHDL 25 2.2.1 ENTITY UND ARCHITECTURE 25 2.2.2
VERHALTENSBESCHREIBUNGEN UND PROZESSE 29 2.2.3 STRUKTURBESCHREIBUNGEN 35
2.2.4 TESTBENCHES UND DIE VERIFIKATION VON VHDL-ENTWUERFEN 40 .2.5
KOMPILATION VON VHDL-MODELLEN 44 2.2.6 SIMULATION VON VHDL-MODELLEN 46 !
2.2.7 MODELLIERUNG VON VERZOEGERUNGSZEITEN IN VHDL 52 2.2.8 VARIABLE
UND SIGNAL 54 13 OBJEKTE, DATENTYPEN UND OPERATOREN 57 2.3.1 DEKLARATION
UND VERWENDUNG VON OBJEKTEN 57 ; 2.3.2 UEBERLADEN VON OPERATOREN UND
FUNKTIONEN 60 12.3.3 GUELTIGKEITSBEREICH VON OBJEKTEN 61 11.3.4 UEBERSICHT
UEBER DIE VHDL-DATENTYPEN UND OPERATOREN 62 |J?.3.5 ATTRIBUTE 68 I Z.4
SEQUENTIELLE ANWEISUNGEN 70 14.4.1 IF-VERZWEIGUNGEN 70 [44.2
CASE-VERZWEIGUNGEN 74 JI;4.3 SCHLEIFEN 77 IS.4.4 WEITERE SEQUENTIELLE
ANWEISUNGEN 81 1.5 NEBENLAEUFIGE ANWEISUNGEN 83 FC.5.1 UNBEDINGTE
NEBENLAEUFIGE ANWEISUNGEN 83 1.5.2 BEDINGTE NEBENLAEUFIGE ANWEISUNGEN 84
XII ^_- INHALTSVERZEICHNIS S» 2.6 UNTERPROGRAMME UND PACKAGES. * 86 2.7
AUFLOESUNGSFUNKTIONEN, MEHRWERTIGE LOGIK UND IEEE-DATENTYPEN 91 2.7.1
AUFLOESUNGSFUNKTIONEN UND MEHRWERTIGE LOGIK 91 2.7.2 DIE IEEE
1164-DATENTYPEN 96 2.8 WEITERE KONSTRUKTIONEN FUER STRUKTURBESCHREIBUNGEN
102 2.8.1 PARAMETRISIERUNG VON KOMPONENTEN 102 2.8.2 ITERATIVE UND
BEDINGTE INSTANZIERUNG 105 2.8.3 BINDUNG VON KOMPONENTEN 106 2.9 WEITERE
VHDL-KONSTRUKTIONEN 112 2.10 ZUSAMMENFASSUNG ZU KAPITEL 2 114 2.11
UEBUNGSAUFGABEN 117 3 DIGITALE INTEGRIERTE SCHALTUNGEN 119 3.1 AUSWAHL
VON IMPLEMENTIERUNGSFORMEN FUER INTEGRIERTE SCHALTUNGEN 119 3.2
GRUNDLAGEN DER CMOS-SCHALTUNGSTECHNIK 126 3.2.1 DER
MOS-FELDEFFEKTTRANSISTOR 127 3.2.2 DER CMOS-INVERTER 138 3.2.3
STATISCHES VERHALTEN DES CMOS-INVERTERS 139 3.2.4 DYNAMISCHES VERHALTEN
DES CMOS-INVERTERS 143 3.2.5 LEISTUNGS- UND ENERGIEAUFNAHME VON
CMOS-SCHALTUNGEN 150 3.3 KOMBINATORISCHE CMOS-SCHALTUNGEN 156 3.3.1
KOMPLEMENTAERE STATISCHE CMOS LOGIKGATTER 156 3.3.2 PASS-TRANSISTOR-LOGIK
UND TRANSMISSION-GATE-LOGIK 160 3.3.3 TRI-STATE-TREIBER 164 3.4
SEQUENTIELLE CMOS-SCHALTUNGEN 165 3.4.1 DAS BISTABILITAETS-PRINZIP 166
3.4.2 TAKTZUSTANDSGESTEUERTE LATCHES 167 3.4.3 TAKTFLANKENGESTEUERTE
FLIPFLOPS 168 3.4.4 METASTABILITAET UND SYNCHRONISATION 170 3.5 MOS
HALBLEITERSPEICHER 175 3.5.1 UEBERSICHT UND KLASSIFIKATION VON
HALBLEITERSPEICHERN 176 3.5.2 MATRIXSPEICHER-ARCHITEKTUREN 180 3.5.3
SRAM?SPEICHERZELLEN 183 3.5.4 EPROM SPEICHERZELLEN 185 3.5.5 EEPROM
SPEICHERZELLEN 187 3.5.6 FLASH SPEICHERZELLEN 189 3.6
PROGRAMMIERUNGSTECHNOLOGIEN VON MOS-PLDS 193 3.6.1 PROGRAMMIERUNG MIT
SRAM-ZELLEN 193 INHALTSVERZEICHNIS XIII 3.6.2 PROGRAMMIERUNG MIT
FLOATING-GATE-ZELLEN 196 3.6.3 PROGRA RNMIERUNG MIT ANTIFUSES 197 3.7
SPLD/CPLD-ARCHITEKTUREN 199 3.7.1 IMPLEMENTIERUNG VON SCHALTFUNKTIONEN
MIT PROMS 199 3.7.2 SPLDS: PLA- UND PAL-STRUKTUREN 202 3.7.3 CPLDS 205
3.8 FPGA-ARCHITEKTUREN 208 3.8.1 MULTIPLEXER-BASISZELLEN 209 3.8.2
LUT-BASISZELLEN 211 3.8.3 VERBINDUNGSARCHITEKTUREN 214 3.8.4 I/O-BLOECKE
220 *. 3.8.5 ENTWICKLUNGSTRENDS BEI FPGAS 221 3.9 ZUSAMMENFASSUNG ZU
KAPITEL 3 224 9.10 UEBUNGSAUFGABEN 227 4 VON DER
REGISTER-TRANSFER-EBENE ZUR GATTEREBENE 229 L EINFUEHRUNG IN DIE
LOGIKSYNTHESE 229 I. 1.1 UEBERSETZUNG UND INFERENZ DES VHDL-CODES 230
1.1.2 SCHALTWERKSSYNTHESE 233 J.1.3 ZEITLICHE RANDBEDINGUNGEN FUER DIE
SYNTHESE 240 M.4 STATISCHE TIMING-ANALYSE 242 U.5 DAS PROBLEM DES
*FALSCHEN PFADES 246 1.1.6 UMGEBUNG DES DESIGNS UND BETRIEBSBEDINGUNGEN
249 IF.1.7 LOGIKOPTIMIERUNG UND TECHNOLOGIEABBILDUNG 251 1.1.8
MEHRSTUFIGE LOGIKOPTIMIERUNG 252 1.1.9 TECHNOLOGIEABBILDUNG FUER
SRAM-FPGAS 255 1.10 EINFLUSS DER OPTIMIERUNGSVORGABEN AUF DAS
SYNTHESEERGEBNIS 258 EIN 4-BIT-MIKROPROZESSOR ALS BEISPIEL 261 K3
SCHALTWERKE UND ZAEHLER 264 3.1 STEUERWERK DES BEISPIEL-PROZESSORS 264
3.2 EINFLUSS DER ZUSTANDSCODIERUNG AUF DAS SYNTHESEERGEBNIS 268 3.3 DAS
PROBLEM DER UNBENUTZTEN ZUSTAENDE 270 3.4 VERWENDUNG VON SIGNALEN UND
VARIABLEN IN GETAKTETEN UND KOMBINATORISCHEN PROZESSEN 275 3.5
BESCHREIBUNG VON ZAEHLERN IN VHDL 281 3.6 IMPLEMENTIERUNG VON ZAEHLERN IN
FPGAS 285 ARITHMETISCHE EINHEITEN 289 1.1 ALU DES BEISPIEL-PROZESSORS
289 12 IMPLEMENTIERUNG VON ADDIERERN IN FPGAS 292 XTV ^
INHALTSVERZEICHNIS 4.4.3 IMPLEMENTIERUNG VON SUBTRAHIERERN IN FPGAS 296
4.4.4 IMPLEMENTIERUNG VON MULTIPLIZIE^ERN IN FPGAS 300 4.4.5
RESSOURCENBEDARF VON LOGISCHEN, RELATIONALEN UND ARITHMETISCHEN
OPERATOREN 304 4.4.6 MEHRFACHNUTZUNG VON ARITHMETISCHEN RESSOURCEN 305
4.4.7 DARSTELLUNG VORZEICHENBEHAFTETER UND VORZEICHENLOSER ZAHLEN 307
4.5 INTEGRATION VON MATRIXSPEICHERN: RAM UND ROM 311 4.5.1
PROGRAMMSPEICHER DES BEISPIEL-PROZESSORS 312 4.5.2 VERWENDUNG VON
SYNCHRONEN ,31OCK RAM -SPEICHERN 315 4.5.3 DATENSPEICHER DES
BEISPIEL-PROZESSORS 319 4.5.4 VERGLEICH VON *DISTRIBUTED RAM UND *BLOCK
RAM 322 4.5.5 INSTANZIERUNG VON MAKROS UND VERWENDUNG VON
MAKRO-GENERATOREN 323 4.6 ON-CHIP-BUSSE UND I/O-SCHNITTSTELLEN 326 4.6.1
DATENBUS DES BEISPIEL-PROZESSORS 327 4.6.2 MULTIPLEXER- UND LOGIK-BUSSE
329 4.6.3 TRISTATE-BUSSE 332 4.6.4 VERGLEICH VON TRISTATE-BUS UND
LOGIK-BUS 336 4.6.5 PARALLELER PORT DES BEISPIEL-PROZESSORS 337 4.7
HAEUFIG BEGANGENE FEHLER UND WEITERE ASPEKTE DES RTL-ENTWURFS 340 4.7.1
HAEUFIGE FEHLER IN GETAKTETEN PROZESSEN (FLIPFLOPS) 341 4.7.2 HAEUFIGE
FEHLER IN KOMBINATORISCHEN PROZESSEN (SCHALTNETZE) 344 4.7.3 OPTIMIERUNG
DER SCHALTUNG 345 4.7.4 PARTITIONIERUNG DES ENTWURFS 350 4.8
ZUSAMMENFASSUNG ZU KAPITEL 4 352 4.9 UEBUNGSAUFGABEN 355 5 VON DER
GATTEREBENE ZUR PHYSIKALISCHEN REALISIERUNG 359 5.1 ENTWURFSABLAUF FUER
FPGAS 359 5.2 PHYSIKALISCHER ENTWURF VON FPGAS 363 5.2.1 ERSTELLEN DES
FLOORPLANS 363 5.2.2 PLATZIERUNG DER KOMPONENTEN IM FPGA 366 5.2.3
VERDRAHTUNG DER KOMPONENTEN IM FPGA 370 5.2.4 PLATZIERUNG UND
VERDRAHTUNG DES BEISPIEL-PROZESSORS 375 5.3 EINFLUSFC DER VERDRAHTUNG
AUF DAS ZEITVERHALTEN 376 5.3.1 ELEKTRISCHE PARAMETER DER VERDRAHTUNG
377 5.3.2 MODELLIERUNG DER VERZOEGERUNGSZEITEN DURCH DAS ELMORE-MODELL
379 5.3.3 INDUKTIVE UND KAPAZITIVE LEITUNGSEFFEKTE 383 5.3.4 VERDRAHTUNG
UND ZEITVERHALTEN IM FPGA 386 5.3.5 LOGIKSYNTHESE UND PHYSIKALISCHER
ENTWURF 393 ILTSVERZEICHNIS XV SYNCHRONER ENTWURF UND TAKTVERTEILUNG 395
SYNCRFRONE UND ASYNCHRONE DIGITALE SYSTEME 396 FLANKENGESTEUERTE UND
PEGELGESTEUERTE SCHALTUNGEN 401 URSACHEN UND AUSWIRKUNGEN VON
TAKTVERSATZ UND JITTER 403 TAKTVERTEILUNG IN FPGAS 410 SYNCHRONE
ENTWURFSTECHNIKEN 418 SIMULATION DES ZEITVERHALTENS MIT VHDL 425
MODELLIERUNG DER SCHALTUNG MIT VITAL-KOMPONENTEN 425 AUSTAUSCH VON
TIMING-DATEN MIT SDF 433 SIMULATION DES ZEITVERHALTENS MIT EINEM
VHDL-SIMULATOR 436 BESTIMMUNG DER CHIPTEMPERATUR 440 ZUSAMMENFASSUNG ZU
KAPITEL 5 441 UEBUNGSAUFGABEN 444 MODELLIERUNG VON DIGITALEN SCHALTUNGEN
MIT SYSTEMC 447 MODELLIERUNG AUF REGISTER-TRANSFER-EBENE MIT SYSTEMC 448
MODULE 448 VERHALTENSBESCHREIBUNGEN AUF REGISTER-TRANSFER-EBENE 451
STRUKTURBESCHREIBUNGEN 455 TESTBENCHES 458 SIMULATION 461
HARDWAREORIENTIERTE SYSTEMC-DATENTYPEN 465 LOGIK-DATENTYPEN 465
INTEGER-DATENTYPEN 468 FIXPUNKT-DATENTYPEN 469 MODELLIERUNG AUF
ALGORITHMISCHER EBENE MIT SYSTEMC 472 VERHALTENSBESCHREIBUNGEN AUF
ALGORITHMISCHER EBENE 473 VON DER ALGORITHMISCHEN EBENE ZUR
REGISTER-TRANSFER-EBENE 481 ZUSAMMENFASSUNG ZU KAPITEL 6 490 ANHANG 491
VERWENDETE SCHALTZEICHEN, ABKUERZUNGEN UND FORMELZEICHEN 491
SCHALTZEICHEN 491 ABKUERZUNGEN 493 FORMELZEICHEN 496 VHDL-SYNTAX 498
VHDL-STRUKTURBESCHREIBUNG DES BEISPIEL-PROZESSORS 506 XVI ^
INHALTSVERZEICHNIS A.4 LOESUNGEN DER UEBUNGSAUFGABEN 509 A.4.1
UEBUNGSAUFGABEN AUS KAPITEL 2 . .* 509 A.4.2 UEBUNGSAUFGABEN AUS KAPITEL 3
512 A.4.3 UEBUNGSAUFGABEN AUS KAPITEL 4 515 A.4.4 UEBUNGSAUFGABEN AUS
KAPITEL 5 525 LITERATURVERZEICHNIS 529 INDEX 537
|
| adam_txt |
ENTWURF VON DIGITALEN SCHALTUNGEN UND SYSTEMEN MIT HDLS UND FPGAS VON
FRANK KESEL UND RUEBEN BARTHOLOMAE OLDENBOURG VERLAG MUENCHEN WIEN \.
INHALTSVERZEICHNIS 1 EINLEITUNG 1 1.1 DIGITALTECHNIK UND DIE
MIKROELEKTRONISCHE REVOLUTION 1 1.2 ABSTRAKTIONSEBENEN UND EDA-WERKZEUGE
10 1.3 ZIELE UND AUFBAU DES BUCHES 17 2 MODELLIERUNG VON DIGITALEN
SCHALTUNGEN MIT VHDL 21 2.1 HISTORISCHE ENTWICKLUNG VON VHDL 22 2.2
GRUNDLEGENDE KONZEPTE VON VHDL 25 2.2.1 ENTITY UND ARCHITECTURE 25 2.2.2
VERHALTENSBESCHREIBUNGEN UND PROZESSE 29 2.2.3 STRUKTURBESCHREIBUNGEN 35
2.2.4 TESTBENCHES UND DIE VERIFIKATION VON VHDL-ENTWUERFEN 40 \ .2.5
KOMPILATION VON VHDL-MODELLEN 44 2.2.6 SIMULATION VON VHDL-MODELLEN 46 !
2.2.7 MODELLIERUNG VON VERZOEGERUNGSZEITEN IN VHDL 52 \ 2.2.8 VARIABLE
UND SIGNAL 54 13 OBJEKTE, DATENTYPEN UND OPERATOREN 57 2.3.1 DEKLARATION
UND VERWENDUNG VON OBJEKTEN 57 ; 2.3.2 UEBERLADEN VON OPERATOREN UND
FUNKTIONEN 60 12.3.3 GUELTIGKEITSBEREICH VON OBJEKTEN 61 11.3.4 UEBERSICHT
UEBER DIE VHDL-DATENTYPEN UND OPERATOREN 62 |J?.3.5 ATTRIBUTE 68 I Z.4
SEQUENTIELLE ANWEISUNGEN 70 14.4.1 IF-VERZWEIGUNGEN 70 [44.2
CASE-VERZWEIGUNGEN 74 JI;4.3 SCHLEIFEN 77 IS.4.4 WEITERE SEQUENTIELLE
ANWEISUNGEN 81 1.5 NEBENLAEUFIGE ANWEISUNGEN 83 FC.5.1 UNBEDINGTE
NEBENLAEUFIGE ANWEISUNGEN 83 1.5.2 BEDINGTE NEBENLAEUFIGE ANWEISUNGEN 84
XII ^_- INHALTSVERZEICHNIS 'S» 2.6 UNTERPROGRAMME UND PACKAGES. * 86 2.7
AUFLOESUNGSFUNKTIONEN, MEHRWERTIGE LOGIK UND IEEE-DATENTYPEN 91 2.7.1
AUFLOESUNGSFUNKTIONEN UND MEHRWERTIGE LOGIK 91 2.7.2 DIE IEEE
1164-DATENTYPEN 96 2.8 WEITERE KONSTRUKTIONEN FUER STRUKTURBESCHREIBUNGEN
102 2.8.1 PARAMETRISIERUNG VON KOMPONENTEN 102 2.8.2 ITERATIVE UND
BEDINGTE INSTANZIERUNG 105 2.8.3 BINDUNG VON KOMPONENTEN 106 2.9 WEITERE
VHDL-KONSTRUKTIONEN 112 2.10 ZUSAMMENFASSUNG ZU KAPITEL 2 114 2.11
UEBUNGSAUFGABEN 117 3 DIGITALE INTEGRIERTE SCHALTUNGEN 119 3.1 AUSWAHL
VON IMPLEMENTIERUNGSFORMEN FUER INTEGRIERTE SCHALTUNGEN 119 3.2
GRUNDLAGEN DER CMOS-SCHALTUNGSTECHNIK 126 3.2.1 DER
MOS-FELDEFFEKTTRANSISTOR 127 3.2.2 DER CMOS-INVERTER 138 3.2.3
STATISCHES VERHALTEN DES CMOS-INVERTERS 139 3.2.4 DYNAMISCHES VERHALTEN
DES CMOS-INVERTERS 143 3.2.5 LEISTUNGS- UND ENERGIEAUFNAHME VON
CMOS-SCHALTUNGEN 150 3.3 KOMBINATORISCHE CMOS-SCHALTUNGEN 156 3.3.1
KOMPLEMENTAERE STATISCHE CMOS LOGIKGATTER 156 3.3.2 PASS-TRANSISTOR-LOGIK
UND TRANSMISSION-GATE-LOGIK 160 3.3.3 TRI-STATE-TREIBER 164 3.4
SEQUENTIELLE CMOS-SCHALTUNGEN 165 3.4.1 DAS BISTABILITAETS-PRINZIP 166
3.4.2 TAKTZUSTANDSGESTEUERTE LATCHES 167 3.4.3 TAKTFLANKENGESTEUERTE
FLIPFLOPS 168 3.4.4 METASTABILITAET UND SYNCHRONISATION 170 3.5 MOS
HALBLEITERSPEICHER 175 3.5.1 UEBERSICHT UND KLASSIFIKATION VON
HALBLEITERSPEICHERN 176 3.5.2 MATRIXSPEICHER-ARCHITEKTUREN 180 3.5.3
SRAM?SPEICHERZELLEN 183 3.5.4 EPROM SPEICHERZELLEN 185 3.5.5 EEPROM
SPEICHERZELLEN 187 3.5.6 FLASH SPEICHERZELLEN 189 3.6
PROGRAMMIERUNGSTECHNOLOGIEN VON MOS-PLDS 193 3.6.1 PROGRAMMIERUNG MIT
SRAM-ZELLEN 193 INHALTSVERZEICHNIS XIII 3.6.2 PROGRAMMIERUNG MIT
FLOATING-GATE-ZELLEN 196 3.6.3 PROGRA"RNMIERUNG MIT ANTIFUSES 197 3.7
SPLD/CPLD-ARCHITEKTUREN 199 3.7.1 IMPLEMENTIERUNG VON SCHALTFUNKTIONEN
MIT PROMS 199 3.7.2 SPLDS: PLA- UND PAL-STRUKTUREN 202 3.7.3 CPLDS 205
3.8 FPGA-ARCHITEKTUREN 208 3.8.1 MULTIPLEXER-BASISZELLEN 209 3.8.2
LUT-BASISZELLEN 211 3.8.3 VERBINDUNGSARCHITEKTUREN 214 3.8.4 I/O-BLOECKE
220 *. 3.8.5 ENTWICKLUNGSTRENDS BEI FPGAS 221 3.9 ZUSAMMENFASSUNG ZU
KAPITEL 3 224 9.10 UEBUNGSAUFGABEN 227 \ 4 VON DER
REGISTER-TRANSFER-EBENE ZUR GATTEREBENE 229 L EINFUEHRUNG IN DIE
LOGIKSYNTHESE 229 I. 1.1 UEBERSETZUNG UND INFERENZ DES VHDL-CODES 230
1.1.2 SCHALTWERKSSYNTHESE 233 J.1.3 ZEITLICHE RANDBEDINGUNGEN FUER DIE
SYNTHESE 240 M.4 STATISCHE TIMING-ANALYSE 242 U.5 DAS PROBLEM DES
*FALSCHEN PFADES" 246 1.1.6 UMGEBUNG DES DESIGNS UND BETRIEBSBEDINGUNGEN
249 IF.1.7 LOGIKOPTIMIERUNG UND TECHNOLOGIEABBILDUNG 251 1.1.8
MEHRSTUFIGE LOGIKOPTIMIERUNG 252 1.1.9 TECHNOLOGIEABBILDUNG FUER
SRAM-FPGAS 255 1.10 EINFLUSS DER OPTIMIERUNGSVORGABEN AUF DAS
SYNTHESEERGEBNIS 258 EIN 4-BIT-MIKROPROZESSOR ALS BEISPIEL 261 K3
SCHALTWERKE UND ZAEHLER 264 3.1 STEUERWERK DES BEISPIEL-PROZESSORS 264
3.2 EINFLUSS DER ZUSTANDSCODIERUNG AUF DAS SYNTHESEERGEBNIS 268 3.3 DAS
PROBLEM DER UNBENUTZTEN ZUSTAENDE 270 3.4 VERWENDUNG VON SIGNALEN UND
VARIABLEN IN GETAKTETEN UND KOMBINATORISCHEN PROZESSEN 275 3.5
BESCHREIBUNG VON ZAEHLERN IN VHDL 281 3.6 IMPLEMENTIERUNG VON ZAEHLERN IN
FPGAS 285 ARITHMETISCHE EINHEITEN 289 1.1 ALU DES BEISPIEL-PROZESSORS
289 12 IMPLEMENTIERUNG VON ADDIERERN IN FPGAS 292 XTV ^
INHALTSVERZEICHNIS 4.4.3 IMPLEMENTIERUNG VON SUBTRAHIERERN IN FPGAS 296
4.4.4 IMPLEMENTIERUNG VON MULTIPLIZIE^ERN IN FPGAS 300 4.4.5
RESSOURCENBEDARF VON LOGISCHEN, RELATIONALEN UND ARITHMETISCHEN
OPERATOREN 304 4.4.6 MEHRFACHNUTZUNG VON ARITHMETISCHEN RESSOURCEN 305
4.4.7 DARSTELLUNG VORZEICHENBEHAFTETER UND VORZEICHENLOSER ZAHLEN 307
4.5 INTEGRATION VON MATRIXSPEICHERN: RAM UND ROM 311 4.5.1
PROGRAMMSPEICHER DES BEISPIEL-PROZESSORS 312 4.5.2 VERWENDUNG VON
SYNCHRONEN ,31OCK RAM"-SPEICHERN 315 4.5.3 DATENSPEICHER DES
BEISPIEL-PROZESSORS 319 4.5.4 VERGLEICH VON *DISTRIBUTED RAM" UND *BLOCK
RAM" 322 4.5.5 INSTANZIERUNG VON MAKROS UND VERWENDUNG VON
MAKRO-GENERATOREN 323 4.6 ON-CHIP-BUSSE UND I/O-SCHNITTSTELLEN 326 4.6.1
DATENBUS DES BEISPIEL-PROZESSORS 327 4.6.2 MULTIPLEXER- UND LOGIK-BUSSE
329 4.6.3 TRISTATE-BUSSE 332 4.6.4 VERGLEICH VON TRISTATE-BUS UND
LOGIK-BUS 336 4.6.5 PARALLELER PORT DES BEISPIEL-PROZESSORS 337 4.7
HAEUFIG BEGANGENE FEHLER UND WEITERE ASPEKTE DES RTL-ENTWURFS 340 4.7.1
HAEUFIGE FEHLER IN GETAKTETEN PROZESSEN (FLIPFLOPS) 341 4.7.2 HAEUFIGE
FEHLER IN KOMBINATORISCHEN PROZESSEN (SCHALTNETZE) 344 4.7.3 OPTIMIERUNG
DER SCHALTUNG 345 4.7.4 PARTITIONIERUNG DES ENTWURFS 350 4.8
ZUSAMMENFASSUNG ZU KAPITEL 4 352 4.9 UEBUNGSAUFGABEN 355 5 VON DER
GATTEREBENE ZUR PHYSIKALISCHEN REALISIERUNG 359 5.1 ENTWURFSABLAUF FUER
FPGAS 359 5.2 PHYSIKALISCHER ENTWURF VON FPGAS 363 5.2.1 ERSTELLEN DES
FLOORPLANS 363 5.2.2 PLATZIERUNG DER KOMPONENTEN IM FPGA 366 5.2.3
VERDRAHTUNG DER KOMPONENTEN IM FPGA 370 5.2.4 PLATZIERUNG UND
VERDRAHTUNG DES BEISPIEL-PROZESSORS 375 5.3 EINFLUSFC DER VERDRAHTUNG
AUF DAS ZEITVERHALTEN 376 5.3.1 ELEKTRISCHE PARAMETER DER VERDRAHTUNG
377 5.3.2 MODELLIERUNG DER VERZOEGERUNGSZEITEN DURCH DAS ELMORE-MODELL
379 5.3.3 INDUKTIVE UND KAPAZITIVE LEITUNGSEFFEKTE 383 5.3.4 VERDRAHTUNG
UND ZEITVERHALTEN IM FPGA 386 5.3.5 LOGIKSYNTHESE UND PHYSIKALISCHER
ENTWURF 393 ILTSVERZEICHNIS XV SYNCHRONER ENTWURF UND TAKTVERTEILUNG 395
SYNCRFRONE UND ASYNCHRONE DIGITALE SYSTEME 396 FLANKENGESTEUERTE UND
PEGELGESTEUERTE SCHALTUNGEN 401 URSACHEN UND AUSWIRKUNGEN VON
TAKTVERSATZ UND JITTER 403 TAKTVERTEILUNG IN FPGAS 410 SYNCHRONE
ENTWURFSTECHNIKEN 418 SIMULATION DES ZEITVERHALTENS MIT VHDL 425
MODELLIERUNG DER SCHALTUNG MIT VITAL-KOMPONENTEN 425 AUSTAUSCH VON
TIMING-DATEN MIT SDF 433 SIMULATION DES ZEITVERHALTENS MIT EINEM
VHDL-SIMULATOR 436 BESTIMMUNG DER CHIPTEMPERATUR 440 ZUSAMMENFASSUNG ZU
KAPITEL 5 441 UEBUNGSAUFGABEN 444 MODELLIERUNG VON DIGITALEN SCHALTUNGEN
MIT SYSTEMC 447 MODELLIERUNG AUF REGISTER-TRANSFER-EBENE MIT SYSTEMC 448
MODULE 448 VERHALTENSBESCHREIBUNGEN AUF REGISTER-TRANSFER-EBENE 451
STRUKTURBESCHREIBUNGEN 455 TESTBENCHES 458 SIMULATION 461
HARDWAREORIENTIERTE SYSTEMC-DATENTYPEN 465 LOGIK-DATENTYPEN 465
INTEGER-DATENTYPEN 468 FIXPUNKT-DATENTYPEN 469 MODELLIERUNG AUF
ALGORITHMISCHER EBENE MIT SYSTEMC 472 VERHALTENSBESCHREIBUNGEN AUF
ALGORITHMISCHER EBENE 473 VON DER ALGORITHMISCHEN EBENE ZUR
REGISTER-TRANSFER-EBENE 481 ZUSAMMENFASSUNG ZU KAPITEL 6 490 ANHANG 491
VERWENDETE SCHALTZEICHEN, ABKUERZUNGEN UND FORMELZEICHEN 491
SCHALTZEICHEN 491 ABKUERZUNGEN 493 FORMELZEICHEN 496 VHDL-SYNTAX 498
VHDL-STRUKTURBESCHREIBUNG DES BEISPIEL-PROZESSORS 506 XVI ^
INHALTSVERZEICHNIS A.4 LOESUNGEN DER UEBUNGSAUFGABEN 509 A.4.1
UEBUNGSAUFGABEN AUS KAPITEL 2 . .* 509 A.4.2 UEBUNGSAUFGABEN AUS KAPITEL 3
512 A.4.3 UEBUNGSAUFGABEN AUS KAPITEL 4 515 A.4.4 UEBUNGSAUFGABEN AUS
KAPITEL 5 525 LITERATURVERZEICHNIS 529 INDEX 537 |
| any_adam_object | 1 |
| any_adam_object_boolean | 1 |
| author | Kesel, Frank 1960- Bartholomä, Ruben |
| author_GND | (DE-588)131547437 |
| author_facet | Kesel, Frank 1960- Bartholomä, Ruben |
| author_role | aut aut |
| author_sort | Kesel, Frank 1960- |
| author_variant | f k fk r b rb |
| building | Verbundindex |
| bvnumber | BV021496174 |
| classification_rvk | ZN 4904 ZN 4940 ZN 5600 |
| classification_tum | ELT 453f DAT 190f |
| ctrlnum | (OCoLC)162333383 (DE-599)BVBBV021496174 |
| discipline | Informatik Elektrotechnik Elektrotechnik / Elektronik / Nachrichtentechnik Geographie |
| discipline_str_mv | Informatik Elektrotechnik Elektrotechnik / Elektronik / Nachrichtentechnik Geographie |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>02952nam a2200673 c 4500</leader><controlfield tag="001">BV021496174</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20200821 </controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">060302s2006 d||| |||| 00||| ger d</controlfield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">978081463</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">9783486575569</subfield><subfield code="9">978-3-486-57556-9</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3486575562</subfield><subfield code="9">3-486-57556-2</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)162333383</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV021496174</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-91</subfield><subfield code="a">DE-12</subfield><subfield code="a">DE-210</subfield><subfield code="a">DE-1043</subfield><subfield code="a">DE-1046</subfield><subfield code="a">DE-898</subfield><subfield code="a">DE-M347</subfield><subfield code="a">DE-Aug4</subfield><subfield code="a">DE-706</subfield><subfield code="a">DE-859</subfield><subfield code="a">DE-523</subfield><subfield code="a">DE-634</subfield><subfield code="a">DE-83</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 4904</subfield><subfield code="0">(DE-625)157419:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 4940</subfield><subfield code="0">(DE-625)157423:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 5600</subfield><subfield code="0">(DE-625)157468:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">520</subfield><subfield code="2">sdnb</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">68M01</subfield><subfield code="2">msc</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ELT 453f</subfield><subfield code="2">stub</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">DAT 190f</subfield><subfield code="2">stub</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Kesel, Frank</subfield><subfield code="d">1960-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)131547437</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs</subfield><subfield code="c">von Frank Kesel und Ruben Bartholomä</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">München [u.a.]</subfield><subfield code="b">Oldenbourg</subfield><subfield code="c">2006</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">XVI, 548 S.</subfield><subfield code="b">graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="0" ind2=" "><subfield code="a">Oldenbourg Lehrbücher für Ingenieure</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Hardwareentwurf</subfield><subfield code="0">(DE-588)4159103-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">SystemC</subfield><subfield code="0">(DE-588)4737678-8</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Logiksynthese</subfield><subfield code="0">(DE-588)4348178-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Digitalschaltung</subfield><subfield code="0">(DE-588)4012295-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Field programmable gate array</subfield><subfield code="0">(DE-588)4347749-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Entwurfsautomation</subfield><subfield code="0">(DE-588)4312536-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4123623-3</subfield><subfield code="a">Lehrbuch</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Entwurfsautomation</subfield><subfield code="0">(DE-588)4312536-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Digitalschaltung</subfield><subfield code="0">(DE-588)4012295-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="2"><subfield code="a">Field programmable gate array</subfield><subfield code="0">(DE-588)4347749-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="3"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="4"><subfield code="a">SystemC</subfield><subfield code="0">(DE-588)4737678-8</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">Entwurfsautomation</subfield><subfield code="0">(DE-588)4312536-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="1"><subfield code="a">Digitalschaltung</subfield><subfield code="0">(DE-588)4012295-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="2"><subfield code="a">Field programmable gate array</subfield><subfield code="0">(DE-588)4347749-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="3"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="4"><subfield code="a">Logiksynthese</subfield><subfield code="0">(DE-588)4348178-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="5"><subfield code="a">Hardwareentwurf</subfield><subfield code="0">(DE-588)4159103-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="700" ind1="1" ind2=" "><subfield code="a">Bartholomä, Ruben</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="q">text/html</subfield><subfield code="u">http://deposit.dnb.de/cgi-bin/dokserv?id=2763425&prov=M&dok_var=1&dok_ext=htm</subfield><subfield code="3">Inhaltstext</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">HEBIS Datenaustausch Darmstadt</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=014712951&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-014712951</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield></record></collection> |
| genre | (DE-588)4123623-3 Lehrbuch gnd-content |
| genre_facet | Lehrbuch |
| id | DE-604.BV021496174 |
| illustrated | Illustrated |
| index_date | 2024-07-02T14:14:07Z |
| indexdate | 2024-07-09T20:37:07Z |
| institution | BVB |
| isbn | 9783486575569 3486575562 |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-014712951 |
| oclc_num | 162333383 |
| open_access_boolean | |
| owner | DE-91 DE-BY-TUM DE-12 DE-210 DE-1043 DE-1046 DE-898 DE-BY-UBR DE-M347 DE-Aug4 DE-706 DE-859 DE-523 DE-634 DE-83 |
| owner_facet | DE-91 DE-BY-TUM DE-12 DE-210 DE-1043 DE-1046 DE-898 DE-BY-UBR DE-M347 DE-Aug4 DE-706 DE-859 DE-523 DE-634 DE-83 |
| physical | XVI, 548 S. graph. Darst. |
| publishDate | 2006 |
| publishDateSearch | 2006 |
| publishDateSort | 2006 |
| publisher | Oldenbourg |
| record_format | marc |
| series2 | Oldenbourg Lehrbücher für Ingenieure |
| spelling | Kesel, Frank 1960- Verfasser (DE-588)131547437 aut Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs von Frank Kesel und Ruben Bartholomä München [u.a.] Oldenbourg 2006 XVI, 548 S. graph. Darst. txt rdacontent n rdamedia nc rdacarrier Oldenbourg Lehrbücher für Ingenieure Hardwareentwurf (DE-588)4159103-3 gnd rswk-swf VHDL (DE-588)4254792-1 gnd rswk-swf SystemC (DE-588)4737678-8 gnd rswk-swf Logiksynthese (DE-588)4348178-4 gnd rswk-swf Digitalschaltung (DE-588)4012295-5 gnd rswk-swf Field programmable gate array (DE-588)4347749-5 gnd rswk-swf Entwurfsautomation (DE-588)4312536-0 gnd rswk-swf (DE-588)4123623-3 Lehrbuch gnd-content Entwurfsautomation (DE-588)4312536-0 s Digitalschaltung (DE-588)4012295-5 s Field programmable gate array (DE-588)4347749-5 s VHDL (DE-588)4254792-1 s SystemC (DE-588)4737678-8 s DE-604 Logiksynthese (DE-588)4348178-4 s Hardwareentwurf (DE-588)4159103-3 s 1\p DE-604 Bartholomä, Ruben Verfasser aut text/html http://deposit.dnb.de/cgi-bin/dokserv?id=2763425&prov=M&dok_var=1&dok_ext=htm Inhaltstext HEBIS Datenaustausch Darmstadt application/pdf http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=014712951&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA Inhaltsverzeichnis 1\p cgwrk 20201028 DE-101 https://d-nb.info/provenance/plan#cgwrk |
| spellingShingle | Kesel, Frank 1960- Bartholomä, Ruben Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs Hardwareentwurf (DE-588)4159103-3 gnd VHDL (DE-588)4254792-1 gnd SystemC (DE-588)4737678-8 gnd Logiksynthese (DE-588)4348178-4 gnd Digitalschaltung (DE-588)4012295-5 gnd Field programmable gate array (DE-588)4347749-5 gnd Entwurfsautomation (DE-588)4312536-0 gnd |
| subject_GND | (DE-588)4159103-3 (DE-588)4254792-1 (DE-588)4737678-8 (DE-588)4348178-4 (DE-588)4012295-5 (DE-588)4347749-5 (DE-588)4312536-0 (DE-588)4123623-3 |
| title | Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs |
| title_auth | Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs |
| title_exact_search | Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs |
| title_exact_search_txtP | Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs |
| title_full | Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs von Frank Kesel und Ruben Bartholomä |
| title_fullStr | Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs von Frank Kesel und Ruben Bartholomä |
| title_full_unstemmed | Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs von Frank Kesel und Ruben Bartholomä |
| title_short | Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs |
| title_sort | entwurf von digitalen schaltungen und systemen mit hdls und fpgas |
| topic | Hardwareentwurf (DE-588)4159103-3 gnd VHDL (DE-588)4254792-1 gnd SystemC (DE-588)4737678-8 gnd Logiksynthese (DE-588)4348178-4 gnd Digitalschaltung (DE-588)4012295-5 gnd Field programmable gate array (DE-588)4347749-5 gnd Entwurfsautomation (DE-588)4312536-0 gnd |
| topic_facet | Hardwareentwurf VHDL SystemC Logiksynthese Digitalschaltung Field programmable gate array Entwurfsautomation Lehrbuch |
| url | http://deposit.dnb.de/cgi-bin/dokserv?id=2763425&prov=M&dok_var=1&dok_ext=htm http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=014712951&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| work_keys_str_mv | AT keselfrank entwurfvondigitalenschaltungenundsystemenmithdlsundfpgas AT bartholomaruben entwurfvondigitalenschaltungenundsystemenmithdlsundfpgas |