Computerarchitektur: Strukturen, Konzepte, Grundlagen
Gespeichert in:
| Späterer Titel: | Tanenbaum, Andrew S. Rechnerarchitektur |
|---|---|
| 1. Verfasser: | |
| Format: | Buch |
| Sprache: | German |
| Veröffentlicht: |
München [u.a.]
Pearson Studium
2006
|
| Ausgabe: | 5. Aufl. |
| Schriftenreihe: | Informatik : Rechnerarchitektur
|
| Schlagworte: | |
| Online-Zugang: | Inhaltsverzeichnis Inhaltsverzeichnis |
| Beschreibung: | 829 S. graph. Darst. |
| ISBN: | 3827371511 9783827371515 |
Internformat
MARC
| LEADER | 00000nam a2200000 c 4500 | ||
|---|---|---|---|
| 001 | BV021275211 | ||
| 003 | DE-604 | ||
| 005 | 20230104 | ||
| 007 | t | ||
| 008 | 051222s2006 gw d||| |||| 00||| ger d | ||
| 016 | 7 | |a 977565947 |2 DE-101 | |
| 020 | |a 3827371511 |9 3-8273-7151-1 | ||
| 020 | |a 9783827371515 |9 978-3-8273-7151-5 | ||
| 035 | |a (OCoLC)166106382 | ||
| 035 | |a (DE-599)BVBBV021275211 | ||
| 040 | |a DE-604 |b ger |e rakddb | ||
| 041 | 0 | |a ger | |
| 044 | |a gw |c XA-DE-BY | ||
| 049 | |a DE-92 |a DE-12 |a DE-91G |a DE-859 |a DE-1051 |a DE-863 |a DE-Aug4 |a DE-20 |a DE-824 |a DE-473 |a DE-573 |a DE-703 |a DE-739 |a DE-858 |a DE-860 |a DE-898 |a DE-29T |a DE-M347 |a DE-1029 |a DE-29 |a DE-861 |a DE-19 |a DE-523 |a DE-83 |a DE-526 |a DE-384 |a DE-11 |a DE-2070s |a DE-188 |a DE-B768 | ||
| 084 | |a ST 150 |0 (DE-625)143594: |2 rvk | ||
| 084 | |a 004 |2 sdnb | ||
| 084 | |a DAT 200f |2 stub | ||
| 100 | 1 | |a Tanenbaum, Andrew S. |d 1944- |e Verfasser |0 (DE-588)120278979 |4 aut | |
| 240 | 1 | 0 | |a Structured computer organization |
| 245 | 1 | 0 | |a Computerarchitektur |b Strukturen, Konzepte, Grundlagen |c Andrew S. Tanenbaum |
| 250 | |a 5. Aufl. | ||
| 264 | 1 | |a München [u.a.] |b Pearson Studium |c 2006 | |
| 300 | |a 829 S. |b graph. Darst. | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 490 | 0 | |a Informatik : Rechnerarchitektur | |
| 650 | 0 | 7 | |a Computer |0 (DE-588)4070083-5 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Computerarchitektur |0 (DE-588)4048717-9 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Betriebssystem |0 (DE-588)4006216-8 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Rechnerorganisation |0 (DE-588)4177175-8 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Datenverarbeitung |0 (DE-588)4011152-0 |2 gnd |9 rswk-swf |
| 655 | 7 | |8 1\p |0 (DE-588)4123623-3 |a Lehrbuch |2 gnd-content | |
| 689 | 0 | 0 | |a Computerarchitektur |0 (DE-588)4048717-9 |D s |
| 689 | 0 | 1 | |a Rechnerorganisation |0 (DE-588)4177175-8 |D s |
| 689 | 0 | 2 | |a Betriebssystem |0 (DE-588)4006216-8 |D s |
| 689 | 0 | 3 | |a Datenverarbeitung |0 (DE-588)4011152-0 |D s |
| 689 | 0 | |8 2\p |5 DE-604 | |
| 689 | 1 | 0 | |a Computer |0 (DE-588)4070083-5 |D s |
| 689 | 1 | |8 3\p |5 DE-604 | |
| 689 | 2 | 0 | |a Rechnerorganisation |0 (DE-588)4177175-8 |D s |
| 689 | 2 | |5 DE-604 | |
| 689 | 3 | 0 | |a Betriebssystem |0 (DE-588)4006216-8 |D s |
| 689 | 3 | |5 DE-604 | |
| 785 | 0 | 0 | |i Später u.d.T. |a Tanenbaum, Andrew S. |t Rechnerarchitektur |
| 856 | 4 | |u http://www3.ub.tu-berlin.de/ihv/001710371.pdf |3 Inhaltsverzeichnis | |
| 856 | 4 | 2 | |m Digitalisierung UB Passau |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=014596268&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
| 999 | |a oai:aleph.bib-bvb.de:BVB01-014596268 | ||
| 883 | 1 | |8 1\p |a cgwrk |d 20201028 |q DE-101 |u https://d-nb.info/provenance/plan#cgwrk | |
| 883 | 1 | |8 2\p |a cgwrk |d 20201028 |q DE-101 |u https://d-nb.info/provenance/plan#cgwrk | |
| 883 | 1 | |8 3\p |a cgwrk |d 20201028 |q DE-101 |u https://d-nb.info/provenance/plan#cgwrk | |
Datensatz im Suchindex
| DE-BY-863_location | 1000 |
|---|---|
| DE-BY-FWS_call_number | 1000/ST 150 T164(5) |
| DE-BY-FWS_katkey | 264940 |
| DE-BY-FWS_media_number | 083100904264 083100904275 |
| _version_ | 1806174324731674624 |
| adam_text | Vorwort zur deutschen Ausgabe
Vorwort zur Originalausgabe 14
Kapitel 1 Einführung 17
1.1 Strukturierte Computerorganisation............................... 19
1.1.1 Sprachen, Ebenen und virtuelle Maschinen.................. 19
1.1.2 Moderne mehrschichtige Maschinen........................ 21
1.1.3 Evolution mehrschichtiger Maschinen...................... 25
1.2 Meilensteine der Computerarchitektur............................. 30
1.2.1 Die nullte Generation - Mechanische Computer (1642-1945)___ 31
1.2.2 Die erste Generation - Vakuumröhren (1945-1955)............ 33
1.2.3 Die zweite Generation - Transistoren (1955-1965)............ 36
1.2.4 Die dritte Generation - integrierte Schaltungen (1965-1980)___ 38
1.2.5 Die vierte Generation-VLSI (1980-?)..................... 40
1.2.6 Die fünfte Generation - Unsichtbare Computer............... 42
1.3 Vielfalt der Computer........................................... 43
1.3.1 Technologische und wirtschaftliche Kräfte................... 43
1.3.2 Das Computer-Spektrum................................. 45
1.3.3 Wegwerfcomputer...................................... 46
1.3.4 Mikrocontroller......................................... 48
1.3.5 Spielkonsolen.......................................... 49
1.3.6 Personalcomputer....................................... 50
1.3.7 Server................................................ 51
1.3.8 Verbund von Workstations............................... 52
1.3.9 Mainframes............................................ 52
1.4 Beispiele von Computerfamilien.................................. 53
1.4.1 Einführung in den Pentium 4............................. 53
1.4.2 Einführung in UltraSPARC
1.4.3 Einführung in den 8051.................................. 60
1.5 Metrische Einheiten............................................ 62
1.6 Gliederung dieses Buchs........................................ 63
Kapitel 2 Aufbau von
2.1 Prozessoren................................................... 71
2.1.1 Aufbau der CPU........................................ 72
2.1.2 Befehlsausführung...................................... 73
2.1.3 raSC kontra CISC....................................... 77
2.1.4 Designprinzipien moderner Computer...................... 78
2.1.5 Parallelität auf Befehlsebene.............................. 80
2.1.6 Parallelität auf Prozessorebene............................ 84
2.2 Hauptspeicher CPrimärspeicher)................................. 87
2.2.1 Bits.................................................. 87
2.2.2 Speicheradressen...................................... 88
2.2.3 Bytereihenfolge........................................ 89
2.2.4 Fehlerkorrekturcodes................................... 91
2.2.5 Cache-Speicher........................................ 95
2.2.6 Speicherbaueinheiten und -typen......................... 98
2.3 Sekundärspeicher............................................. 98
2.3.1 Speicherhierarchien.................................... 99
2.3.2 Festplatten............................................ 100
2.3.3 Disketten............................................. 103
2.3.4 IDE-Festplatten........................................ 103
2.3.5 SCSI-Festplatten....................................... 105
2.3.6 RAID................................................ 107
2.3.7 CD-ROMs............................................. 110
2.3.8 Einmal beschreibbare CDs............................... 114
2.3.9 Wiederbeschreibbare CDs................................ 116
2.3.10 DVD................................................. 117
2.3.11 Blu-Ray.............................................. 119
2.4 Eingabe/Ausgabe.............................................. 119
2.4.1 Busse................................................ 119
2.4.2 Terminals............................................. 122
2.4.3 Mäuse................................................ 127
2.4.4 Drucker........................................;..... 128
2.4.5 Telekommunikationsgeräte.............................. 134
2.4.6 Digitalkameras......................................... 142
2.4.7 Zeichencodes.......................................... 144
Kapitel 3 Die Ebene der digitalen Logik 155
3.1 Gatter und boolesche Algebra................................... 157
3.1.1 Gatter.....,.......................................... 157
3.1.2 Boolesche Algebra...................................... 159
3.1.3 Implementierung von booleschen Funktionen............... 161
3.1.4 Schaltungsäquivalenz................................... 163
3.2 Grundschaltungen der digitalen Logik............................ 166
3.2.1 Integrierte Schaltungen.................................. 167
3.2.2 Schaltnetze........................................... 168
3.2.3 Arithmetische Schaltungen.............................. 173
3.2.4 Taktgeber............................................. 177
3.3 Speicher.................................................... 178
3.3.1
3.3.2 Flipflops............................................. 181
3.3.3 Register.............................................. 183
3.3.4 Speicherorganisation................................... 185
3.3.5 Speicherchips......................................... 187
3.3.6 RAMundROM........................................ 190
3.4 CPU-Chips und Busse.......................................... 193
3.4.1 Prozessorchips......................................... 193
3.4.2 Computer-Busse........................................ 195
3.4.3 Busbreite.............................................. 198
3.4.4 Bustaktung............................................ 199
3.4.5 Bus-Verwaltung........................................ 204
3.4.6 Busoperationen......................................... 206
3.5 Beispiele für CPU-Chips........................................ 209
3.5.1 Pentium 4............................................. 209
3.5.2 UltraSPARC
3.5.3 Der 8051.............................................. 219
3.6 Beispielbusse................................................. 221
3.6.1 ISA-Bus............................................... 222
3.6.2 PCI-Bus............................................... 223
3.6.3 PCI Express............................................ 231
3.6.4 USB (Universal
3.7 Schnittstellen................................................. 239
3.7.1 E/A-Chips............................................. 239
3.7.2 Dekodierung von Adressen............................... 240
Kapitel 4 Die Mikroarchitakturebene 251
4.1 Beispiel einer Mikroarchitektur................................... 253
4.1.1 Der Datenpfad.......................................... 254
4.1.2 Mikrobefehle........................................... 259
4.1.3 Mikrobefehlssteuerung: Mic-1............................. 262
4.2 Eine Beispiel-ISA: 1JVM......................................... 266
4.2.1 Keller................................................. 266
4;2.2 Das IJVM-Speicherraodell................................ 268
4.2.3 Der IJVM-Befehlssatz.................................... 270
4.2.4 Java zu IJVM kompilieren................................ 274
4.3 Beispielimplementierung........................................ 276
4.3.1 Mikrobefehle und Notation............................... 276
4.3.2 IJVM mit der Mic-1 implementieren........................ 280
4.4 Design der Mikroarchitekturebene................................ 294
■ 4.4.1 Geschwindigkeit und Kosten.............................. 295
4.4.2 Die Länge des Ausfuhrungspfads reduzieren................. 297
4.4.3 Design mit Prefetching: Mic-2............................. 304
4.4.4 Fließbandverarbeitung: Mic-3............................. 309
4.4.5 Siebenstafige Pipeline: Mic-4............................. 314
4.5 Leistungsverbesserung.......................................... 317
4.5.1 Cache-Speicher......................................... 318
4.5.2 Sprungvorhersage....................................... 324
4.5.3 Out-of-Order-Ausführung und Registerumbenennung.......... 329
4.5.4 Spekulative Ausführung................................. 334
4.6 Beispiele der Mikroarchitekturebene.............................. 337
4.6.1 Die Mikroarchitektur des Pentium 4....................... 337
4.6.2 Die Mikroarchitektur der UltraSPARC DI-CPU............... 342
4.6.3 Die Mikroarchitektur der 8051-CPU........................ 347
4.7 Pentium, UltraSPARC und 8051 im Vergleich....................... 349
Kapitel 5 Die ISA-Ebene 357
5.1 Übersicht über die ISA-Ebene................................... 360
5.1.1 Eigenschaften der ISA-Ebene............................. 360
5.1.2 Speichermodeüe....................................... 361
5.1.3 Register.............................................. 363
5.1.4 Befehle............................................... 365
5.1.5 Übersicht über die ISA-Ebene des Pentium 4................ 365
5.1.6 Übersicht über die ISA-Ebene des UltraSPARC
5.1.7 Übersicht über die ISA-Ebene des 8051..................... 370
5.2 Datentypen.................................................. 373
5.2.1 Numerische Datentypen................................. 374
5.2.2 Nicht numerische Datentypen............................ 374
5.2.3 Datentypen des Pentium 4............................... 375
5.2.4 Datentypen des UltraSPARC
5.2.5 Datentypen des 8051.................................... 376
5.3 Befehlsformate............................................... 377
5.3.1 Designkriterien für Befehlsformate........................ 378
5.3.2
5.3.3 Befehlsformate des Pentium 4............................ 382
5.3.4 Befehlsformate des UltraSPARC
5.3.5 Befehlsformate des 8051................................. 385
5.4 Adressierung................................................. 385
5.4.1 Adressierungsmodi..................................... 385
5.4.2 Unmittelbare Adressierung............................... 386
5.4.3 Direkte Adressierung................................... 386
5.4.4 Registeradressierung.................................... 386
5.4.5 Indirekte Registeradressierung............................. 387
5.4.6 Indizierte Adressierung................................. 388
5.4.7 Basisindizierte Adressierung............................. 389
5.4.8 Kelleradressierung..................................... 390
5.4.9 Adressierungsmodi für Verzweigungen..................... 393
5.4.10 Orthogonalität von
5.4.11 Adressierungsmodi des Pentium 4......................... 396
5.4.12 Adressierungsmodi des UltraSPARC
5.4.13 Adressierungsmodi des 8051............................. 398
5.4.14 Adressierungsmodi im Vergleich.......................... 398
5.5 Befehlstypen................................................. 400
5.5.1 Befehle zur Datenbewegung.............................. 400
5.5.2 Dyadische Operationen.................................. 401
5.5.3 Monadische Operationen................................ 402
5.5.4 Vergleiche und bedingte Verzweigungen.................... 404
5.5.5 Befehle für Prozeduraufrufe...............................405
5.5.6 Schleifensteuerung......................................406
5.5.7
5.5.8 Befehle des Pentium 4...................................411
5.5.9 Befehle des UltraSPARC
5.5.10 Befehle des 8051........................................420
5.5.11 Befehlssätze im Vergleich................................424
5.6 Ablaufsteuerung............................................... 425
5.6.1 Sequenzielle Ablaufsteuerung und Sprünge..................425
5.6.2 Prozeduren............................................ 426
5.6.3 Goroutinen............................................ 430
5.6.4 Traps................................................. 433
5.6.5 Interrupts............................................. 433
5.7 Ausführliches Beispiel: Die Türme von Hanoi.......................437
5.7.1 Türme von Hanoi in der Pentium 4-Assemblersprache.........438
5.7.2 Türme von Hanoi in der UltraSPARC
5.8 Die IA-64-Axchitektur und der Itanium 2...........................441
5.8.1 Das Problem mit dem Pentium 4...........................442
5.8.2 Das IA-64-Modell:
5.8.3 Verringerung von Speicherreferenzen.......................444
5.8.4 Befehlsplanung.........................................445
5.8.5 Bedingte Verzweigungen verringern: Prädücation.............446
5.8.6 Spekulative Ladeoperationen.............................449
Kapitel 6 Die Ebene der Betriebssystemmaschine 457
6.1 Virtueller Speicher............................................. 459
6.1.1 Seitenauslagerung.......................................460
6.1.2 Implementierung der Seitenauslagerung.....................462
6.1.3 Seitenanforderung und Arbeitsbereich......................465
6.1.4 Seitenersetzung.........................................466
6.1.5 Seitengröße und Fragmentierung...........................468
6.1.6 Segmentierung.........................................469
6.1.7 Implementierung der Segmentierung.......................472
6.1.8 Virtueller Speicher im Pentium 4..........................475
6.1.9 Virtueller Speicher im UltraSPARC
6.1.10 Virtuelle Speicher und
6.2 Virtuelle E/A-Befehle........................................... 482
6.2.1 Dateien............................................... 483
6.2.2 Implementierung virtueller E/A-Befehle.....................485
6.2.3 Befehle für die Verzeichnisverwaltung......................488
6.3 Virtuelle Befehle für parallele Verarbeitung.........................489
6.3.1 Erstellen von Prozessen..................................490
6.3.2
6.3.3
6.4 Beispiele von Betriebssystemen.................................. 498
6.4.1 Einführung............................................ 498
6.4.2 Beispiele für virtuellen Speicher.......................... 507
6.4.3 Beispiele für virtuelle Ein-/Ausgabe....................... 511
6.4.4 Beispiele der Prozessverwaltung.......................... 523
Kapitel 7 Die Ebene der Assemblersprache 539
7.1 Einführung in die Assemblersprache.............................. 541
7.1.1 Was ist eine Assemblersprache?........................... 541
7.1.2 Wofür braucht man eine Assemblersprache?................. 542
7.1.3 Format einer Anweisung in Assemblersprache............... 544
7.1.4 Pseudobefehle......................................... 547
7.2 Makros...................................................... 550
7.2.1 Definition, Aufruf und Erweiterung eines Makros............ 550
7.2.2 Makros mit Parametern.................................. 552
7.2.3 Erweiterte Funktionen.................................. 553
7.2.4 Makrotechnik in einem Assemblierer implementieren......... 554
7.3 Der Assemblierungsprozess..................................... 555
7.3.1 Zwei-Pass-Assemblierer................................. 555
7.3.2 Erster Lauf............................................ 556
7.3.3 Zweiter Lauf.......................................... 560
7.3.4 Die Symboltabelle...................................... 561
7.4 Binden und Laden............................................ 563
7.4.1 Aufgaben des Linkers................................... 564
7.4.2 Struktur eines Objektmoduls............................. 567
7.4.3 Bindezeit und dynamische Relokation..................... 568
7.4.4 Dynamisches Binden................................... 571
7.4.5 Dynamisches Binden unter Unix.......................... 574
Kapitel 8 ParalSele Rechnerarchitekturen 581
8.1 Parallelität auf demselben Chip.................................. 583
8.1.1 Parallelität auf Befehlsebene ............................. 583
8.1.2 On-Chip-Multithreading................................. 590
8.1.3 Chip-Multiprozessoren.................................. 596
8.2 Coprozessoren................................................ 601
8.2.1 Netzwerkprozessoren................................... 602
8.2.2 Medienprozessoren..................................... 610
8.2.3 Kryptoprozessoren..................................... 615
8.3 Multiprozessoren mit gemeinsamem Speicher...................... 616
8.3.1 Multiprozessoren und
8.3.2 Speichersemantik...................................... 623
8.3.3 Symmetrische UMA-Multiprozessorarchitekturen............ 628
8.3.4 NUMA-Mulüprozessoren................................ 636
8.3.5 COMA-Multiprozessorsysteme............................ 644
8.4
8.4.1 Verbindungsnetze....................................... 647
8.4.2 MPPs — Massiv parallele Prozessorsysteme................... 650
8.4.3 Cluster-Rechner........................................ 680
8.4.4 Kommunikationssoftware für
8.4.5
8.4.6 Gemeinsamer Speicher auf Anwendungsebene............... 668
8.4.7 Leistung............................................... 675
8.5
Kapitel 9 Literaturhinwelse und Quellenverzeichnis 689
9.1 Vorschläge für weiterführende Literatur............................ 691
9.1.1 Einführung und allgemeine Arbeiten....................... 691
9.1.2 Organisation von Computersystemen....................... 692
9.1.3 Die Ebene der digitalen Logik............................. 693
9.1.4 Die Mikroarchitekturebene............................... 694
9.1.5 Die ISA-Ebene.......................................... 695
9.1.6 Die Ebene der Betriebssystemmaschine..................... 695
9.1.7 Die Ebene der Assemblersprache........................... 696
9.1.8 Architektur von Parallelrechnern.......................... 697
9.1.9 Binär- und Gleitkommazahlen............................. 699
9.1.10 Assemblerprogrammierung............................... 699
9.2 Alphabetisches Literaturverzeichnis............................... 700
Anhang
A.1 Zahlen mit endlicher Genauigkeit................................. 715
A.2 Zahlensysteme mit anderen Basen................................ 716
A.3 Umwandlung von einer Basis in eine andere........................ 719
A.4 Negative Binärzahlen........................................... 721
A.5 Binärarithmetik............................................... 724
Anhang
B.l Grundlagen der Gleitkommaarithmetik............................ 729
B.2 IEEE-Standard 754 für Gleitkommazahlen.......................... 732
Anhang
Cl Überblick.................................................... 741
C.l.l Assemblersprache....................................... 741
C.1.2 Ein kleines Assemblerprogramm........................... 741
C.2 Der 8088-Prozessor............................................. 743
C.2.1 Der Prozessorzyklus..................................... 743
C.2.2 Die allgemeinen Register................................. 744
C.2.3 Zeigerregister.......................................... 746
G.3
C.3.1 Speicherorganisation und Segmente....................... 747
C.3.2 Adressierung.......................................... 749
G.4 Der Befehlssatz des 8088....................................... 753
C.4.1 Lade-, Kopier und Arithmetikbefehle...................... 756
C.4.2 Logische Operationen, Bit- und Verschiebeoperationen........ 758
C.4.3 Schleifen und wiederholte Zeichenfolgenoperationen......... 759
C.4.4 Sprung- und Aufrufbefehle............................... 759
C.4.5 Unterprogrammaufrufe.................................. 761
C.4.6 Systemaufrufe und Systemunterprogramme................. 763
C.4.7 Abschließende Bemerkungen zum Befehlssatz............... 766
C.5 Der Assemblierer............................................. 766
C.5.1 Einführung............................................ 767
G.5.2 Der ACK-basierte Assemblierer as88....................... 767
G.5.3 Einige Unterschiede zu anderen 8088-Assemblierem.......... 771
C.6 Der Tracer................................................... 773
C.6.1 Tracer-Kommandos..................................... 774
C.7 Erste Schritte................................................. 776
G.8 Beispiele.................................................... 777
C.8.1 Das Beispiel Hello World................................ 777
C.8.2 Beispiel für allgemeine Register........................... 780
C.8.3 Der CALL-Befehl und Zeigerregister....................... 782
C.8.4 Fehler in einem Programm zur Ausgabe von Feldern suchen ... 785
C.8.5 Zeichenfolgenmanipulation und Zeichenfolgenbefehle........ 788
G.8.6 Verzweigungstabellen................................... 791
C.8.7 Gepufferter und wahlfreier Dateizugriff..................... 794
Über den Autor 801
Register 803
|
| adam_txt |
Vorwort zur deutschen Ausgabe
Vorwort zur Originalausgabe 14
Kapitel 1 Einführung 17
1.1 Strukturierte Computerorganisation. 19
1.1.1 Sprachen, Ebenen und virtuelle Maschinen. 19
1.1.2 Moderne mehrschichtige Maschinen. 21
1.1.3 Evolution mehrschichtiger Maschinen. 25
1.2 Meilensteine der Computerarchitektur. 30
1.2.1 Die nullte Generation - Mechanische Computer (1642-1945)_ 31
1.2.2 Die erste Generation - Vakuumröhren (1945-1955). 33
1.2.3 Die zweite Generation - Transistoren (1955-1965). 36
1.2.4 Die dritte Generation - integrierte Schaltungen (1965-1980)_ 38
1.2.5 Die vierte Generation-VLSI (1980-?). 40
1.2.6 Die fünfte Generation - Unsichtbare Computer. 42
1.3 Vielfalt der Computer. 43
1.3.1 Technologische und wirtschaftliche Kräfte. 43
1.3.2 Das Computer-Spektrum. 45
1.3.3 Wegwerfcomputer. 46
1.3.4 Mikrocontroller. 48
1.3.5 Spielkonsolen. 49
1.3.6 Personalcomputer. 50
1.3.7 Server. 51
1.3.8 Verbund von Workstations. 52
1.3.9 Mainframes. 52
1.4 Beispiele von Computerfamilien. 53
1.4.1 Einführung in den Pentium 4. 53
1.4.2 Einführung in UltraSPARC
1.4.3 Einführung in den 8051. 60
1.5 Metrische Einheiten. 62
1.6 Gliederung dieses Buchs. 63
Kapitel 2 Aufbau von
2.1 Prozessoren. 71
2.1.1 Aufbau der CPU. 72
2.1.2 Befehlsausführung. 73
2.1.3 raSC kontra CISC. 77
2.1.4 Designprinzipien moderner Computer. 78
2.1.5 Parallelität auf Befehlsebene. 80
2.1.6 Parallelität auf Prozessorebene. 84
2.2 Hauptspeicher CPrimärspeicher). 87
2.2.1 Bits. 87
2.2.2 Speicheradressen. 88
2.2.3 Bytereihenfolge. 89
2.2.4 Fehlerkorrekturcodes. 91
2.2.5 Cache-Speicher. 95
2.2.6 Speicherbaueinheiten und -typen. 98
2.3 Sekundärspeicher. 98
2.3.1 Speicherhierarchien. 99
2.3.2 Festplatten. 100
2.3.3 Disketten. 103
2.3.4 IDE-Festplatten. 103
2.3.5 SCSI-Festplatten. 105
2.3.6 RAID. 107
2.3.7 CD-ROMs. 110
2.3.8 Einmal beschreibbare CDs. 114
2.3.9 Wiederbeschreibbare CDs. 116
2.3.10 DVD. 117
2.3.11 Blu-Ray. 119
2.4 Eingabe/Ausgabe. 119
2.4.1 Busse. 119
2.4.2 Terminals. 122
2.4.3 Mäuse. 127
2.4.4 Drucker.;. 128
2.4.5 Telekommunikationsgeräte. 134
2.4.6 Digitalkameras. 142
2.4.7 Zeichencodes. 144
Kapitel 3 Die Ebene der digitalen Logik 155
3.1 Gatter und boolesche Algebra. 157
3.1.1 Gatter.,. 157
3.1.2 Boolesche Algebra. 159
3.1.3 Implementierung von booleschen Funktionen. 161
3.1.4 Schaltungsäquivalenz. 163
3.2 Grundschaltungen der digitalen Logik. 166
3.2.1 Integrierte Schaltungen. 167
3.2.2 Schaltnetze. 168
3.2.3 Arithmetische Schaltungen. 173
3.2.4 Taktgeber. 177
3.3 Speicher. 178
3.3.1
3.3.2 Flipflops. 181
3.3.3 Register. 183
3.3.4 Speicherorganisation. 185
3.3.5 Speicherchips. 187
3.3.6 RAMundROM. 190
3.4 CPU-Chips und Busse. 193
3.4.1 Prozessorchips. 193
3.4.2 Computer-Busse. 195
3.4.3 Busbreite. 198
3.4.4 Bustaktung. 199
3.4.5 Bus-Verwaltung. 204
3.4.6 Busoperationen. 206
3.5 Beispiele für CPU-Chips. 209
3.5.1 Pentium 4. 209
3.5.2 UltraSPARC
3.5.3 Der 8051. 219
3.6 Beispielbusse. 221
3.6.1 ISA-Bus. 222
3.6.2 PCI-Bus. 223
3.6.3 PCI Express. 231
3.6.4 USB (Universal
3.7 Schnittstellen. 239
3.7.1 E/A-Chips. 239
3.7.2 Dekodierung von Adressen. 240
Kapitel 4 Die Mikroarchitakturebene 251
4.1 Beispiel einer Mikroarchitektur. 253
4.1.1 Der Datenpfad. 254
4.1.2 Mikrobefehle. 259
4.1.3 Mikrobefehlssteuerung: Mic-1. 262
4.2 Eine Beispiel-ISA: 1JVM. 266
4.2.1 Keller. 266
4;2.2 Das IJVM-Speicherraodell. 268
4.2.3 Der IJVM-Befehlssatz. 270
4.2.4 Java zu IJVM kompilieren. 274
4.3 Beispielimplementierung. 276
4.3.1 Mikrobefehle und Notation. 276
4.3.2 IJVM mit der Mic-1 implementieren. 280
4.4 Design der Mikroarchitekturebene. 294
■ 4.4.1 Geschwindigkeit und Kosten. 295
4.4.2 Die Länge des Ausfuhrungspfads reduzieren. 297
4.4.3 Design mit Prefetching: Mic-2. 304
4.4.4 Fließbandverarbeitung: Mic-3. 309
4.4.5 Siebenstafige Pipeline: Mic-4. 314
4.5 Leistungsverbesserung. 317
4.5.1 Cache-Speicher. 318
4.5.2 Sprungvorhersage. 324
4.5.3 Out-of-Order-Ausführung und Registerumbenennung. 329
4.5.4 Spekulative Ausführung. 334
4.6 Beispiele der Mikroarchitekturebene. 337
4.6.1 Die Mikroarchitektur des Pentium 4. 337
4.6.2 Die Mikroarchitektur der UltraSPARC DI-CPU. 342
4.6.3 Die Mikroarchitektur der 8051-CPU. 347
4.7 Pentium, UltraSPARC und 8051 im Vergleich. 349
Kapitel 5 Die ISA-Ebene 357
5.1 Übersicht über die ISA-Ebene. 360
5.1.1 Eigenschaften der ISA-Ebene. 360
5.1.2 Speichermodeüe. 361
5.1.3 Register. 363
5.1.4 Befehle. 365
5.1.5 Übersicht über die ISA-Ebene des Pentium 4. 365
5.1.6 Übersicht über die ISA-Ebene des UltraSPARC
5.1.7 Übersicht über die ISA-Ebene des 8051. 370
5.2 Datentypen. 373
5.2.1 Numerische Datentypen. 374
5.2.2 Nicht numerische Datentypen. 374
5.2.3 Datentypen des Pentium 4. 375
5.2.4 Datentypen des UltraSPARC
5.2.5 Datentypen des 8051. 376
5.3 Befehlsformate. 377
5.3.1 Designkriterien für Befehlsformate. 378
5.3.2
5.3.3 Befehlsformate des Pentium 4. 382
5.3.4 Befehlsformate des UltraSPARC
5.3.5 Befehlsformate des 8051. 385
5.4 Adressierung. 385
5.4.1 Adressierungsmodi. 385
5.4.2 Unmittelbare Adressierung. 386
5.4.3 Direkte Adressierung. 386
5.4.4 Registeradressierung. 386
5.4.5 Indirekte Registeradressierung. 387
5.4.6 Indizierte Adressierung. 388
5.4.7 Basisindizierte Adressierung. 389
5.4.8 Kelleradressierung. 390
5.4.9 Adressierungsmodi für Verzweigungen. 393
5.4.10 Orthogonalität von
5.4.11 Adressierungsmodi des Pentium 4. 396
5.4.12 Adressierungsmodi des UltraSPARC
5.4.13 Adressierungsmodi des 8051. 398
5.4.14 Adressierungsmodi im Vergleich. 398
5.5 Befehlstypen. 400
5.5.1 Befehle zur Datenbewegung. 400
5.5.2 Dyadische Operationen. 401
5.5.3 Monadische Operationen. 402
5.5.4 Vergleiche und bedingte Verzweigungen. 404
5.5.5 Befehle für Prozeduraufrufe.405
5.5.6 Schleifensteuerung.406
5.5.7
5.5.8 Befehle des Pentium 4.411
5.5.9 Befehle des UltraSPARC
5.5.10 Befehle des 8051.420
5.5.11 Befehlssätze im Vergleich.424
5.6 Ablaufsteuerung. 425
5.6.1 Sequenzielle Ablaufsteuerung und Sprünge.425
5.6.2 Prozeduren. 426
5.6.3 Goroutinen. 430
5.6.4 Traps. 433
5.6.5 Interrupts. 433
5.7 Ausführliches Beispiel: Die Türme von Hanoi.437
5.7.1 Türme von Hanoi in der Pentium 4-Assemblersprache.438
5.7.2 Türme von Hanoi in der UltraSPARC
5.8 Die IA-64-Axchitektur und der Itanium 2.441
5.8.1 Das Problem mit dem Pentium 4.442
5.8.2 Das IA-64-Modell:
5.8.3 Verringerung von Speicherreferenzen.444
5.8.4 Befehlsplanung.445
5.8.5 Bedingte Verzweigungen verringern: Prädücation.446
5.8.6 Spekulative Ladeoperationen.449
Kapitel 6 Die Ebene der Betriebssystemmaschine 457
6.1 Virtueller Speicher. 459
6.1.1 Seitenauslagerung.460
6.1.2 Implementierung der Seitenauslagerung.462
6.1.3 Seitenanforderung und Arbeitsbereich.465
6.1.4 Seitenersetzung.466
6.1.5 Seitengröße und Fragmentierung.468
6.1.6 Segmentierung.469
6.1.7 Implementierung der Segmentierung.472
6.1.8 Virtueller Speicher im Pentium 4.475
6.1.9 Virtueller Speicher im UltraSPARC
6.1.10 Virtuelle Speicher und
6.2 Virtuelle E/A-Befehle. 482
6.2.1 Dateien. 483
6.2.2 Implementierung virtueller E/A-Befehle.485
6.2.3 Befehle für die Verzeichnisverwaltung.488
6.3 Virtuelle Befehle für parallele Verarbeitung.489
6.3.1 Erstellen von Prozessen.490
6.3.2
6.3.3
6.4 Beispiele von Betriebssystemen. 498
6.4.1 Einführung. 498
6.4.2 Beispiele für virtuellen Speicher. 507
6.4.3 Beispiele für virtuelle Ein-/Ausgabe. 511
6.4.4 Beispiele der Prozessverwaltung. 523
Kapitel 7 Die Ebene der Assemblersprache 539
7.1 Einführung in die Assemblersprache. 541
7.1.1 Was ist eine Assemblersprache?. 541
7.1.2 Wofür braucht man eine Assemblersprache?. 542
7.1.3 Format einer Anweisung in Assemblersprache. 544
7.1.4 Pseudobefehle. 547
7.2 Makros. 550
7.2.1 Definition, Aufruf und Erweiterung eines Makros. 550
7.2.2 Makros mit Parametern. 552
7.2.3 Erweiterte Funktionen. 553
7.2.4 Makrotechnik in einem Assemblierer implementieren. 554
7.3 Der Assemblierungsprozess. 555
7.3.1 Zwei-Pass-Assemblierer. 555
7.3.2 Erster Lauf. 556
7.3.3 Zweiter Lauf. 560
7.3.4 Die Symboltabelle. 561
7.4 Binden und Laden. 563
7.4.1 Aufgaben des Linkers. 564
7.4.2 Struktur eines Objektmoduls. 567
7.4.3 Bindezeit und dynamische Relokation. 568
7.4.4 Dynamisches Binden. 571
7.4.5 Dynamisches Binden unter Unix. 574
Kapitel 8 ParalSele Rechnerarchitekturen 581
8.1 Parallelität auf demselben Chip. 583
8.1.1 Parallelität auf Befehlsebene . 583
8.1.2 On-Chip-Multithreading. 590
8.1.3 Chip-Multiprozessoren. 596
8.2 Coprozessoren. 601
8.2.1 Netzwerkprozessoren. 602
8.2.2 Medienprozessoren. 610
8.2.3 Kryptoprozessoren. 615
8.3 Multiprozessoren mit gemeinsamem Speicher. 616
8.3.1 Multiprozessoren und
8.3.2 Speichersemantik. 623
8.3.3 Symmetrische UMA-Multiprozessorarchitekturen. 628
8.3.4 NUMA-Mulüprozessoren. 636
8.3.5 COMA-Multiprozessorsysteme. 644
8.4
8.4.1 Verbindungsnetze. 647
8.4.2 MPPs — Massiv parallele Prozessorsysteme. 650
8.4.3 Cluster-Rechner. 680
8.4.4 Kommunikationssoftware für
8.4.5
8.4.6 Gemeinsamer Speicher auf Anwendungsebene. 668
8.4.7 Leistung. 675
8.5
Kapitel 9 Literaturhinwelse und Quellenverzeichnis 689
9.1 Vorschläge für weiterführende Literatur. 691
9.1.1 Einführung und allgemeine Arbeiten. 691
9.1.2 Organisation von Computersystemen. 692
9.1.3 Die Ebene der digitalen Logik. 693
9.1.4 Die Mikroarchitekturebene. 694
9.1.5 Die ISA-Ebene. 695
9.1.6 Die Ebene der Betriebssystemmaschine. 695
9.1.7 Die Ebene der Assemblersprache. 696
9.1.8 Architektur von Parallelrechnern. 697
9.1.9 Binär- und Gleitkommazahlen. 699
9.1.10 Assemblerprogrammierung. 699
9.2 Alphabetisches Literaturverzeichnis. 700
Anhang
A.1 Zahlen mit endlicher Genauigkeit. 715
A.2 Zahlensysteme mit anderen Basen. 716
A.3 Umwandlung von einer Basis in eine andere. 719
A.4 Negative Binärzahlen. 721
A.5 Binärarithmetik. 724
Anhang
B.l Grundlagen der Gleitkommaarithmetik. 729
B.2 ' IEEE-Standard 754 für Gleitkommazahlen. 732
Anhang
Cl Überblick. 741
C.l.l Assemblersprache. 741
C.1.2 Ein kleines Assemblerprogramm. 741
C.2 Der 8088-Prozessor. 743
C.2.1 Der Prozessorzyklus. 743
C.2.2 Die allgemeinen Register. 744
C.2.3 Zeigerregister. 746
G.3
C.3.1 Speicherorganisation und Segmente. 747
C.3.2 Adressierung. 749
G.4 Der Befehlssatz des 8088. 753
C.4.1 Lade-, Kopier und Arithmetikbefehle. 756
C.4.2 Logische Operationen, Bit- und Verschiebeoperationen. 758
C.4.3 Schleifen und wiederholte Zeichenfolgenoperationen. 759
C.4.4 Sprung- und Aufrufbefehle. 759
C.4.5 Unterprogrammaufrufe. 761
C.4.6 Systemaufrufe und Systemunterprogramme. 763
C.4.7 Abschließende Bemerkungen zum Befehlssatz. 766
C.5 Der Assemblierer. 766
C.5.1 Einführung. 767
G.5.2 Der ACK-basierte Assemblierer as88. 767
G.5.3 Einige Unterschiede zu anderen 8088-Assemblierem. 771
C.6 Der Tracer. 773
C.6.1 Tracer-Kommandos. 774
C.7 Erste Schritte. 776
G.8 Beispiele. 777
C.8.1 Das Beispiel Hello World. 777
C.8.2 Beispiel für allgemeine Register. 780
C.8.3 Der CALL-Befehl und Zeigerregister. 782
C.8.4 Fehler in einem Programm zur Ausgabe von Feldern suchen . 785
C.8.5 Zeichenfolgenmanipulation und Zeichenfolgenbefehle. 788
G.8.6 Verzweigungstabellen. 791
C.8.7 Gepufferter und wahlfreier Dateizugriff. 794
Über den Autor 801
Register 803 |
| any_adam_object | 1 |
| any_adam_object_boolean | 1 |
| author | Tanenbaum, Andrew S. 1944- |
| author_GND | (DE-588)120278979 |
| author_facet | Tanenbaum, Andrew S. 1944- |
| author_role | aut |
| author_sort | Tanenbaum, Andrew S. 1944- |
| author_variant | a s t as ast |
| building | Verbundindex |
| bvnumber | BV021275211 |
| classification_rvk | ST 150 |
| classification_tum | DAT 200f |
| ctrlnum | (OCoLC)166106382 (DE-599)BVBBV021275211 |
| discipline | Informatik |
| discipline_str_mv | Informatik |
| edition | 5. Aufl. |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>02877nam a2200637 c 4500</leader><controlfield tag="001">BV021275211</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20230104 </controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">051222s2006 gw d||| |||| 00||| ger d</controlfield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">977565947</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3827371511</subfield><subfield code="9">3-8273-7151-1</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">9783827371515</subfield><subfield code="9">978-3-8273-7151-5</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)166106382</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV021275211</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">XA-DE-BY</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-92</subfield><subfield code="a">DE-12</subfield><subfield code="a">DE-91G</subfield><subfield code="a">DE-859</subfield><subfield code="a">DE-1051</subfield><subfield code="a">DE-863</subfield><subfield code="a">DE-Aug4</subfield><subfield code="a">DE-20</subfield><subfield code="a">DE-824</subfield><subfield code="a">DE-473</subfield><subfield code="a">DE-573</subfield><subfield code="a">DE-703</subfield><subfield code="a">DE-739</subfield><subfield code="a">DE-858</subfield><subfield code="a">DE-860</subfield><subfield code="a">DE-898</subfield><subfield code="a">DE-29T</subfield><subfield code="a">DE-M347</subfield><subfield code="a">DE-1029</subfield><subfield code="a">DE-29</subfield><subfield code="a">DE-861</subfield><subfield code="a">DE-19</subfield><subfield code="a">DE-523</subfield><subfield code="a">DE-83</subfield><subfield code="a">DE-526</subfield><subfield code="a">DE-384</subfield><subfield code="a">DE-11</subfield><subfield code="a">DE-2070s</subfield><subfield code="a">DE-188</subfield><subfield code="a">DE-B768</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 150</subfield><subfield code="0">(DE-625)143594:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">004</subfield><subfield code="2">sdnb</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">DAT 200f</subfield><subfield code="2">stub</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Tanenbaum, Andrew S.</subfield><subfield code="d">1944-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)120278979</subfield><subfield code="4">aut</subfield></datafield><datafield tag="240" ind1="1" ind2="0"><subfield code="a">Structured computer organization</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Computerarchitektur</subfield><subfield code="b">Strukturen, Konzepte, Grundlagen</subfield><subfield code="c">Andrew S. Tanenbaum</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">5. Aufl.</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">München [u.a.]</subfield><subfield code="b">Pearson Studium</subfield><subfield code="c">2006</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">829 S.</subfield><subfield code="b">graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="0" ind2=" "><subfield code="a">Informatik : Rechnerarchitektur</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Computer</subfield><subfield code="0">(DE-588)4070083-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Computerarchitektur</subfield><subfield code="0">(DE-588)4048717-9</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Betriebssystem</subfield><subfield code="0">(DE-588)4006216-8</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Rechnerorganisation</subfield><subfield code="0">(DE-588)4177175-8</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Datenverarbeitung</subfield><subfield code="0">(DE-588)4011152-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="8">1\p</subfield><subfield code="0">(DE-588)4123623-3</subfield><subfield code="a">Lehrbuch</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Computerarchitektur</subfield><subfield code="0">(DE-588)4048717-9</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Rechnerorganisation</subfield><subfield code="0">(DE-588)4177175-8</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="2"><subfield code="a">Betriebssystem</subfield><subfield code="0">(DE-588)4006216-8</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="3"><subfield code="a">Datenverarbeitung</subfield><subfield code="0">(DE-588)4011152-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="8">2\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">Computer</subfield><subfield code="0">(DE-588)4070083-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="8">3\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="2" ind2="0"><subfield code="a">Rechnerorganisation</subfield><subfield code="0">(DE-588)4177175-8</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="2" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="3" ind2="0"><subfield code="a">Betriebssystem</subfield><subfield code="0">(DE-588)4006216-8</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="3" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="785" ind1="0" ind2="0"><subfield code="i">Später u.d.T.</subfield><subfield code="a">Tanenbaum, Andrew S.</subfield><subfield code="t">Rechnerarchitektur</subfield></datafield><datafield tag="856" ind1="4" ind2=" "><subfield code="u">http://www3.ub.tu-berlin.de/ihv/001710371.pdf</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">Digitalisierung UB Passau</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=014596268&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-014596268</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">2\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">3\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield></record></collection> |
| genre | 1\p (DE-588)4123623-3 Lehrbuch gnd-content |
| genre_facet | Lehrbuch |
| id | DE-604.BV021275211 |
| illustrated | Illustrated |
| index_date | 2024-07-02T13:45:45Z |
| indexdate | 2024-08-01T10:47:44Z |
| institution | BVB |
| isbn | 3827371511 9783827371515 |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-014596268 |
| oclc_num | 166106382 |
| open_access_boolean | |
| owner | DE-92 DE-12 DE-91G DE-BY-TUM DE-859 DE-1051 DE-863 DE-BY-FWS DE-Aug4 DE-20 DE-824 DE-473 DE-BY-UBG DE-573 DE-703 DE-739 DE-858 DE-860 DE-898 DE-BY-UBR DE-29T DE-M347 DE-1029 DE-29 DE-861 DE-19 DE-BY-UBM DE-523 DE-83 DE-526 DE-384 DE-11 DE-2070s DE-188 DE-B768 |
| owner_facet | DE-92 DE-12 DE-91G DE-BY-TUM DE-859 DE-1051 DE-863 DE-BY-FWS DE-Aug4 DE-20 DE-824 DE-473 DE-BY-UBG DE-573 DE-703 DE-739 DE-858 DE-860 DE-898 DE-BY-UBR DE-29T DE-M347 DE-1029 DE-29 DE-861 DE-19 DE-BY-UBM DE-523 DE-83 DE-526 DE-384 DE-11 DE-2070s DE-188 DE-B768 |
| physical | 829 S. graph. Darst. |
| publishDate | 2006 |
| publishDateSearch | 2006 |
| publishDateSort | 2006 |
| publisher | Pearson Studium |
| record_format | marc |
| series2 | Informatik : Rechnerarchitektur |
| spellingShingle | Tanenbaum, Andrew S. 1944- Computerarchitektur Strukturen, Konzepte, Grundlagen Computer (DE-588)4070083-5 gnd Computerarchitektur (DE-588)4048717-9 gnd Betriebssystem (DE-588)4006216-8 gnd Rechnerorganisation (DE-588)4177175-8 gnd Datenverarbeitung (DE-588)4011152-0 gnd |
| subject_GND | (DE-588)4070083-5 (DE-588)4048717-9 (DE-588)4006216-8 (DE-588)4177175-8 (DE-588)4011152-0 (DE-588)4123623-3 |
| title | Computerarchitektur Strukturen, Konzepte, Grundlagen |
| title_alt | Structured computer organization |
| title_auth | Computerarchitektur Strukturen, Konzepte, Grundlagen |
| title_exact_search | Computerarchitektur Strukturen, Konzepte, Grundlagen |
| title_exact_search_txtP | Computerarchitektur Strukturen, Konzepte, Grundlagen |
| title_full | Computerarchitektur Strukturen, Konzepte, Grundlagen Andrew S. Tanenbaum |
| title_fullStr | Computerarchitektur Strukturen, Konzepte, Grundlagen Andrew S. Tanenbaum |
| title_full_unstemmed | Computerarchitektur Strukturen, Konzepte, Grundlagen Andrew S. Tanenbaum |
| title_new | Tanenbaum, Andrew S. Rechnerarchitektur |
| title_short | Computerarchitektur |
| title_sort | computerarchitektur strukturen konzepte grundlagen |
| title_sub | Strukturen, Konzepte, Grundlagen |
| topic | Computer (DE-588)4070083-5 gnd Computerarchitektur (DE-588)4048717-9 gnd Betriebssystem (DE-588)4006216-8 gnd Rechnerorganisation (DE-588)4177175-8 gnd Datenverarbeitung (DE-588)4011152-0 gnd |
| topic_facet | Computer Computerarchitektur Betriebssystem Rechnerorganisation Datenverarbeitung Lehrbuch |
| url | http://www3.ub.tu-berlin.de/ihv/001710371.pdf http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=014596268&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| work_keys_str_mv | AT tanenbaumandrews structuredcomputerorganization AT tanenbaumandrews computerarchitekturstrukturenkonzeptegrundlagen |
Inhaltsverzeichnis
Inhaltsverzeichnis
Inhaltsverzeichnis
Würzburg Zentralbibliothek Lesesaal
| Signatur: |
1000 ST 150 T164(5) |
|---|---|
| Exemplar 1 | ausleihbar Verfügbar Bestellen |
| Exemplar 2 | ausleihbar Verfügbar Bestellen |