Hardware-Design: formaler Entwurf digitaler Schaltungen
Gespeichert in:
| Hauptverfasser: | , |
|---|---|
| Format: | Buch |
| Sprache: | German |
| Veröffentlicht: |
Stuttgart [u.a.]
Teubner
2005
|
| Ausgabe: | 3., durchges. Aufl. |
| Schriftenreihe: | Teubner-Texte zur Informatik
15 |
| Schlagworte: | |
| Online-Zugang: | Inhaltsverzeichnis |
| Beschreibung: | 399 S. graph. Darst. |
| ISBN: | 351923047X |
Internformat
MARC
| LEADER | 00000nam a2200000 cb4500 | ||
|---|---|---|---|
| 001 | BV019721924 | ||
| 003 | DE-604 | ||
| 005 | 20110318 | ||
| 007 | t | ||
| 008 | 050304s2005 gw d||| |||| 00||| ger d | ||
| 015 | |a 05,N05,0055 |2 dnb | ||
| 016 | 7 | |a 973304995 |2 DE-101 | |
| 020 | |a 351923047X |c Pb. : ca. EUR 49.90 |9 3-519-23047-X | ||
| 024 | 3 | |a 9783519230472 | |
| 035 | |a (OCoLC)76635860 | ||
| 035 | |a (DE-599)BVBBV019721924 | ||
| 040 | |a DE-604 |b ger |e rakddb | ||
| 041 | 0 | |a ger | |
| 044 | |a gw |c XA-DE-HE | ||
| 049 | |a DE-859 |a DE-1046 |a DE-1051 |a DE-573 |a DE-1043 |a DE-Aug4 |a DE-29T |a DE-83 |a DE-20 |a DE-739 |a DE-11 | ||
| 082 | 0 | |a 004 | |
| 084 | |a ST 120 |0 (DE-625)143585: |2 rvk | ||
| 084 | |a ST 150 |0 (DE-625)143594: |2 rvk | ||
| 084 | |a ST 195 |0 (DE-625)143608: |2 rvk | ||
| 084 | |a ZN 5620 |0 (DE-625)157469: |2 rvk | ||
| 084 | |a ZN 5630 |0 (DE-625)157471: |2 rvk | ||
| 084 | |a 004 |2 sdnb | ||
| 100 | 1 | |a Keller, Jörg |e Verfasser |4 aut | |
| 245 | 1 | 0 | |a Hardware-Design |b formaler Entwurf digitaler Schaltungen |c Jörg Keller ; Wolfgang J. Paul |
| 246 | 1 | 3 | |a Hardware Design |
| 250 | |a 3., durchges. Aufl. | ||
| 264 | 1 | |a Stuttgart [u.a.] |b Teubner |c 2005 | |
| 300 | |a 399 S. |b graph. Darst. | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 490 | 1 | |a Teubner-Texte zur Informatik |v 15 | |
| 650 | 0 | 7 | |a Formale Methode |0 (DE-588)4333722-3 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Entwurf |0 (DE-588)4121208-3 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Logische Schaltung |0 (DE-588)4131023-8 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Digitalschaltung |0 (DE-588)4012295-5 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Hardwareentwurf |0 (DE-588)4159103-3 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Schaltungsentwurf |0 (DE-588)4179389-4 |2 gnd |9 rswk-swf |
| 655 | 7 | |0 (DE-588)4123623-3 |a Lehrbuch |2 gnd-content | |
| 689 | 0 | 0 | |a Logische Schaltung |0 (DE-588)4131023-8 |D s |
| 689 | 0 | 1 | |a Entwurf |0 (DE-588)4121208-3 |D s |
| 689 | 0 | |5 DE-604 | |
| 689 | 1 | 0 | |a Logische Schaltung |0 (DE-588)4131023-8 |D s |
| 689 | 1 | 1 | |a Schaltungsentwurf |0 (DE-588)4179389-4 |D s |
| 689 | 1 | |5 DE-604 | |
| 689 | 2 | 0 | |a Digitalschaltung |0 (DE-588)4012295-5 |D s |
| 689 | 2 | 1 | |a Schaltungsentwurf |0 (DE-588)4179389-4 |D s |
| 689 | 2 | |5 DE-604 | |
| 689 | 3 | 0 | |a Hardwareentwurf |0 (DE-588)4159103-3 |D s |
| 689 | 3 | 1 | |a Formale Methode |0 (DE-588)4333722-3 |D s |
| 689 | 3 | |5 DE-604 | |
| 700 | 1 | |a Paul, Wolfgang J. |d 1951- |e Verfasser |0 (DE-588)132287005 |4 aut | |
| 830 | 0 | |a Teubner-Texte zur Informatik |v 15 |w (DE-604)BV035418302 |9 15 | |
| 856 | 4 | 2 | |m Digitalisierung UB Passau |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=013049022&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
| 999 | |a oai:aleph.bib-bvb.de:BVB01-013049022 | ||
Datensatz im Suchindex
| _version_ | 1804133180278571008 |
|---|---|
| adam_text | Inhaltsverzeichnis
Mathematische Grundlagen 13
1.1 Über Gott und die Welt............................ 13
1.2 Elementare Konzepte............................. 17
1.2.1 Natürliche Zahlen........................... 17
1.2.2 Induktion............................... 19
1.2.3 Variablen und der naive Mengenbegriff............... 19
1.2.4 Funktionen und Relationen...................... 23
1.2.5 Zeichenreihen............................. 28
1.2.6 Zeichensätze............................. 32
1.3 Rechnen.................................... 35
1.3.1 Vollständig geklammerte Ausdrücke................. 37
1.3.2 Auswertung von Ausdrücken..................... 42
1.3.3 Identitäten .............................. 44
1.3.4 Unvollständig geklammerte Ausdrücke............... 48
1.4 Zahlen..................................... 56
1.4.1 Ganze Zahlen, rationale Zahlen, reelle Zahlen............ 56
1.4.2 Zahlendarstellungen......................... 60
1.4.3 Abzählbarkeit............................. 61
1.5 Formale Logik ................................ 67
1.5.1 Prädikate............................... 67
1.5.2 Formale Fassung des Mengenkonzepts................ 72
1.5.3 Beweissysteme............................ 80
1.6 Übungen.................................... 83
Boolesche Ausdrücke 87
2.1 Mächtigkeit endlicher Mengen........................ 87
2.2 Rechnen mit
Boole
sehen Ausdrücken.................... 91
2.2.1 Vollständig geklammerte Ausdrücke................. 93
2.2.2 Einsetzungen............................. 94
2.2.3 Identitäten und Ungleichungen .................... 96
2.2.4 Lösen von Gleichungen ....................... 100
2.2.5 Der Darstellungssatz......................... 102
2.3 Kosten von Ausdrücken............................ 103
2.3.1 Definitionen ............................. 103
2.3.2 * Allgemeine Schranken ....................... 105
2.4 Polynome und Resolution........................... 109
2.4.1 Polynome und Primimplikanten................... 109
2.4.2 Das Verfahren von Quine-McQuskey................ 111
2.4.3 Monome und «-Würfel........................ 114
2.4.4 Bestimmung von Minimalpolynomen................ 124
2.4.5 *Nullstellen und Erfüllbarkeit................... . 126
2.4.6 * Erfüllbarkeit von
konjunkti ven
Normalformen........... 130
2.4.7 * Resolutionsbeweise......................... 133
2.5 Übungen .................................... 139
3 Schaltkreise 142
3.1 Gerichtete Graphen und Schaltkreise..................... 142
3.1.1 Gerichtete Graphen.......................... 142
3.1.2 Gatter................................. 144
3.1.3 Schaltkreise.............................. 145
3.2 Rechnen mit Schaltkreisen.......................... 147
3.2.1 Einsetzungen............................. 147
3.2.2 Identitäten und berechnete Funktionen................ 149
3.2.3 Anfangsschaltkreise ......................... 151
3.3 Darstellungssatz................................ 153
3.4 Schaltkreiskomplexität............................ 157
3.4.1 Komplexitätsmaße.......................... 157
3.4.2 Assoziativität und balancierte Bäume................ 159
3.5 * Schaltkreise und Boole sche Ausdrücke................... 164
3.5.1 Subfunktionen............................ 164
3.5.2 Das Kriterium von Neciporak.................... 166
3.5.3 Selektoren .............................. 169
3.5.4 Funktionen mit vielen Subfunktionen................ 171
3.6 Übungen.................................... 173
4 Arithmetik 176
4.1 Zahlendarstellungen.............................. 176
4.1.1 Stellenwertsysteme.......................... 176
4.1.2 Binärzahlen.............................. 178
4.1.3 2 s-Complement-Darstellung..................... 179
4.2 Addierer.................................... 182
4.2.1 Halb-und Volladdierer........................ 183
4.2.2
Carry-Chain
Addierer........................ 184
4.2.3
bicrementer
.............................. 187
4.2.4
Conditional-Sum
Addierer...................... 188
4.2.5 Carry-Lookahead Addierer ..................... 194
4.3 Subtraktion.................................. 198
4.3.1 Addition von 2 s-Complement-Zahlen................ 198
4.3.2 Addierer und Subtrahierer...................... 200
4.4
*Multiplizierer
................................ 201
4.4.1 Multiplikation nach der Schulmethode............... . 202
4.4.2
Wallace-Tree
Multiplizierer ..................... 207
4.4.3 Multiplikation nach Karatsuba und Ofman.............. 212
4.5 Aufbau von Arithmetikeinheiten....................... 215
4.5.1 Bit
Slice
Designs........................... 219
4.6 Übungen.................................... 221
5 Speicher und Tristate-Bausteine 225
5.1 Physikalische Eigenschaften von Gattern................... 226
5.1.1 Logische und physikalische Signale................. 227
5.1.2 Fanout ................................ 228
5.1.3 Verzögerungszeiten.......................... 229
5.1.4
*Transferfunktionen
......................... 233
5.1.5 Kapazitive Last............................ 235
5.1.6
Worst Case Timing-
Analyse..................... 237
5.1.7 Spikefreies Umschalten von Gattern................. 240
5.2 Flipflops.................................... 242
5.2.1 R/S-Flipflop............................. 242
5.2.2 D-Latch................................ 245
5.2.3 D-Flipflop.............................. 248
5.3 Bausteine mit Flipflops............................ 251
5.3.1 Register................................ 251
5.3.2 Zähler................................. 251
5.4 Statischer Speicher.............................. 253
5.4.1 Mehrfaches
OR
............................ 253
5.4.2 Treiberbäume............................. 254
5.4.3 Dekodierer.............................. 258
5.4.4 Aufbau eines statischen Speichers.................. 259
5.5 Tristate-Treiber, Busse und Pipelines..................... 264
5.5.1 Speicher und Bus Contention .................... 269
5.5.2
Wired OR
............................... 271
5.6 Übungen.................................... 271
6 Ein einfacher Rechner 275
6.1 Die abstrakte RESA-Maschine........................ 276
6.1.1
Load
und
Store
............................ 278
6.1.2
Compute
Befehle........................... 279
6.1.3
Immediate
Befehle.......................... 280
6.1.4 Indexregister............................. 281
6.1.5 Sprangbefehle ............................ 282
6.2 Instruktionssatz............................... . 284
6.2.1 Instraktionsformate.......................... 285
6.2.2
Load
Befehle............................. 286
6.2.3 Store Befehle............................. 287
6.2.4
Compute
Befehle........................... 287
6.2.5 Sprangbefehle............................ 288
6.2.6 Erzeugung großer Konstanten und
Shifts
............. . 289
6.2.7 Selbstmodifikation und von Neumann-Architektur ......... 290
6.2.8
Sign Extension
............................ 291
6.3 Datenpfade.................................. 292
6.4 Idealisierte Timing-Diagramme........................ 301
6.5 PLAs, PROMs und PALs........................... 304
6.5.1 PLAs................................. 304
6.5.2 PROMs und EPROMs........................ 306
6.5.3 PALs................................. 307
6.5.4 PALASM............................... 309
6.6
Kontrollogik
.................................. 313
6.6.1
Clock-
und Phasensignale...................... 314
6.6.2 Clocksignale............................. 315
6.6.3 Output
enable
Signale........................ 317
6.6.4 Kontrolle der ALU und
Sign-Extension
............... 321
6.6.5 Laden des Befehlszählers....................... 323
6.6.6 Asynchrone Signale und
Reset
.................... 324
6.6.7 Ansteuerang des Speichers...................... 326
6.7 Exakte
Timing-Analyse
............................ 328
6.7.1
Kontrollogik.............................
329
6.7.2 Vermeidung von Bus
contention
................... 330
6.7.3 Inkrementieren des Befehlszählers.................. 331
6.7.4
Compute
Befehle........................... 332
6.7.5 LOADIN1 und STOREIN1 ..................... 335
6.7.6 Jump................................. 336
6.7.7 Zykluszeit und Befehlsrate...................... 337
6.7.8 ALUs mit
Carry Lookahead
und
Conditional Sum
......... 337
6.7.9 Kontrollsignale mit 3.5 Zyklen Dauer................ 340
6.7.10 Verkürzung des Fetch-Zyklus.................... 342
6.7.11 Einschalten des Stroms........................ 344
6.8 Ein- und Ausgabe.............................. . 345
6.8.1
I/O-Ports
und
Interfaces
...................... . 347
6.8.2
UART
................................. 349
6.8.3
EPROM................................
351
6.8.4 Datenpfade und
Memory
Map.................... 351
6.8.5 Busprotokoll und Wait-Zyklen.................... 353
6.8.6 Zustandsdiagramme ......................... 359
6.8.7 Kontrolle des Speichers ....................... 363
6.9 Übungen.................................... 369
Anhang 377
A
Verwendete Bauteile 377
A.l Gatter..................................... 377
A.2
Multiplexer
.................................. 377
A.3 Register.................................... 378
A.4 Zähler..................................... 379
A.5 Treiber..................................... 380
A.6 ALU Bausteine................................ 380
A.7 PALs...................................... 381
A.8 Speicherbausteine............................... 382
A.9 Ein-und Ausgabe............................... 383
В
PAL-GIeichungen 384
B.l CPU-Kontrolle ................................ 384
B.2 SRAM-Kontrolle............................... 385
B.3 EPROM-Kontrolle .............................. 386
B.4 UART-Kontrolle................................ 387
Literaturverzeichnis 389
Index 392
|
| any_adam_object | 1 |
| author | Keller, Jörg Paul, Wolfgang J. 1951- |
| author_GND | (DE-588)132287005 |
| author_facet | Keller, Jörg Paul, Wolfgang J. 1951- |
| author_role | aut aut |
| author_sort | Keller, Jörg |
| author_variant | j k jk w j p wj wjp |
| building | Verbundindex |
| bvnumber | BV019721924 |
| classification_rvk | ST 120 ST 150 ST 195 ZN 5620 ZN 5630 |
| ctrlnum | (OCoLC)76635860 (DE-599)BVBBV019721924 |
| dewey-full | 004 |
| dewey-hundreds | 000 - Computer science, information, general works |
| dewey-ones | 004 - Computer science |
| dewey-raw | 004 |
| dewey-search | 004 |
| dewey-sort | 14 |
| dewey-tens | 000 - Computer science, information, general works |
| discipline | Informatik Elektrotechnik / Elektronik / Nachrichtentechnik |
| edition | 3., durchges. Aufl. |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>02736nam a2200685 cb4500</leader><controlfield tag="001">BV019721924</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20110318 </controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">050304s2005 gw d||| |||| 00||| ger d</controlfield><datafield tag="015" ind1=" " ind2=" "><subfield code="a">05,N05,0055</subfield><subfield code="2">dnb</subfield></datafield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">973304995</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">351923047X</subfield><subfield code="c">Pb. : ca. EUR 49.90</subfield><subfield code="9">3-519-23047-X</subfield></datafield><datafield tag="024" ind1="3" ind2=" "><subfield code="a">9783519230472</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)76635860</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV019721924</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">XA-DE-HE</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-859</subfield><subfield code="a">DE-1046</subfield><subfield code="a">DE-1051</subfield><subfield code="a">DE-573</subfield><subfield code="a">DE-1043</subfield><subfield code="a">DE-Aug4</subfield><subfield code="a">DE-29T</subfield><subfield code="a">DE-83</subfield><subfield code="a">DE-20</subfield><subfield code="a">DE-739</subfield><subfield code="a">DE-11</subfield></datafield><datafield tag="082" ind1="0" ind2=" "><subfield code="a">004</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 120</subfield><subfield code="0">(DE-625)143585:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 150</subfield><subfield code="0">(DE-625)143594:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 195</subfield><subfield code="0">(DE-625)143608:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 5620</subfield><subfield code="0">(DE-625)157469:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 5630</subfield><subfield code="0">(DE-625)157471:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">004</subfield><subfield code="2">sdnb</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Keller, Jörg</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Hardware-Design</subfield><subfield code="b">formaler Entwurf digitaler Schaltungen</subfield><subfield code="c">Jörg Keller ; Wolfgang J. Paul</subfield></datafield><datafield tag="246" ind1="1" ind2="3"><subfield code="a">Hardware Design</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">3., durchges. Aufl.</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Stuttgart [u.a.]</subfield><subfield code="b">Teubner</subfield><subfield code="c">2005</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">399 S.</subfield><subfield code="b">graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="1" ind2=" "><subfield code="a">Teubner-Texte zur Informatik</subfield><subfield code="v">15</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Formale Methode</subfield><subfield code="0">(DE-588)4333722-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Entwurf</subfield><subfield code="0">(DE-588)4121208-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Logische Schaltung</subfield><subfield code="0">(DE-588)4131023-8</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Digitalschaltung</subfield><subfield code="0">(DE-588)4012295-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Hardwareentwurf</subfield><subfield code="0">(DE-588)4159103-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Schaltungsentwurf</subfield><subfield code="0">(DE-588)4179389-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4123623-3</subfield><subfield code="a">Lehrbuch</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Logische Schaltung</subfield><subfield code="0">(DE-588)4131023-8</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Entwurf</subfield><subfield code="0">(DE-588)4121208-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">Logische Schaltung</subfield><subfield code="0">(DE-588)4131023-8</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="1"><subfield code="a">Schaltungsentwurf</subfield><subfield code="0">(DE-588)4179389-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="2" ind2="0"><subfield code="a">Digitalschaltung</subfield><subfield code="0">(DE-588)4012295-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="2" ind2="1"><subfield code="a">Schaltungsentwurf</subfield><subfield code="0">(DE-588)4179389-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="2" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="3" ind2="0"><subfield code="a">Hardwareentwurf</subfield><subfield code="0">(DE-588)4159103-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="3" ind2="1"><subfield code="a">Formale Methode</subfield><subfield code="0">(DE-588)4333722-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="3" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="700" ind1="1" ind2=" "><subfield code="a">Paul, Wolfgang J.</subfield><subfield code="d">1951-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)132287005</subfield><subfield code="4">aut</subfield></datafield><datafield tag="830" ind1=" " ind2="0"><subfield code="a">Teubner-Texte zur Informatik</subfield><subfield code="v">15</subfield><subfield code="w">(DE-604)BV035418302</subfield><subfield code="9">15</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">Digitalisierung UB Passau</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=013049022&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-013049022</subfield></datafield></record></collection> |
| genre | (DE-588)4123623-3 Lehrbuch gnd-content |
| genre_facet | Lehrbuch |
| id | DE-604.BV019721924 |
| illustrated | Illustrated |
| indexdate | 2024-07-09T20:04:37Z |
| institution | BVB |
| isbn | 351923047X |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-013049022 |
| oclc_num | 76635860 |
| open_access_boolean | |
| owner | DE-859 DE-1046 DE-1051 DE-573 DE-1043 DE-Aug4 DE-29T DE-83 DE-20 DE-739 DE-11 |
| owner_facet | DE-859 DE-1046 DE-1051 DE-573 DE-1043 DE-Aug4 DE-29T DE-83 DE-20 DE-739 DE-11 |
| physical | 399 S. graph. Darst. |
| publishDate | 2005 |
| publishDateSearch | 2005 |
| publishDateSort | 2005 |
| publisher | Teubner |
| record_format | marc |
| series | Teubner-Texte zur Informatik |
| series2 | Teubner-Texte zur Informatik |
| spelling | Keller, Jörg Verfasser aut Hardware-Design formaler Entwurf digitaler Schaltungen Jörg Keller ; Wolfgang J. Paul Hardware Design 3., durchges. Aufl. Stuttgart [u.a.] Teubner 2005 399 S. graph. Darst. txt rdacontent n rdamedia nc rdacarrier Teubner-Texte zur Informatik 15 Formale Methode (DE-588)4333722-3 gnd rswk-swf Entwurf (DE-588)4121208-3 gnd rswk-swf Logische Schaltung (DE-588)4131023-8 gnd rswk-swf Digitalschaltung (DE-588)4012295-5 gnd rswk-swf Hardwareentwurf (DE-588)4159103-3 gnd rswk-swf Schaltungsentwurf (DE-588)4179389-4 gnd rswk-swf (DE-588)4123623-3 Lehrbuch gnd-content Logische Schaltung (DE-588)4131023-8 s Entwurf (DE-588)4121208-3 s DE-604 Schaltungsentwurf (DE-588)4179389-4 s Digitalschaltung (DE-588)4012295-5 s Hardwareentwurf (DE-588)4159103-3 s Formale Methode (DE-588)4333722-3 s Paul, Wolfgang J. 1951- Verfasser (DE-588)132287005 aut Teubner-Texte zur Informatik 15 (DE-604)BV035418302 15 Digitalisierung UB Passau application/pdf http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=013049022&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA Inhaltsverzeichnis |
| spellingShingle | Keller, Jörg Paul, Wolfgang J. 1951- Hardware-Design formaler Entwurf digitaler Schaltungen Teubner-Texte zur Informatik Formale Methode (DE-588)4333722-3 gnd Entwurf (DE-588)4121208-3 gnd Logische Schaltung (DE-588)4131023-8 gnd Digitalschaltung (DE-588)4012295-5 gnd Hardwareentwurf (DE-588)4159103-3 gnd Schaltungsentwurf (DE-588)4179389-4 gnd |
| subject_GND | (DE-588)4333722-3 (DE-588)4121208-3 (DE-588)4131023-8 (DE-588)4012295-5 (DE-588)4159103-3 (DE-588)4179389-4 (DE-588)4123623-3 |
| title | Hardware-Design formaler Entwurf digitaler Schaltungen |
| title_alt | Hardware Design |
| title_auth | Hardware-Design formaler Entwurf digitaler Schaltungen |
| title_exact_search | Hardware-Design formaler Entwurf digitaler Schaltungen |
| title_full | Hardware-Design formaler Entwurf digitaler Schaltungen Jörg Keller ; Wolfgang J. Paul |
| title_fullStr | Hardware-Design formaler Entwurf digitaler Schaltungen Jörg Keller ; Wolfgang J. Paul |
| title_full_unstemmed | Hardware-Design formaler Entwurf digitaler Schaltungen Jörg Keller ; Wolfgang J. Paul |
| title_short | Hardware-Design |
| title_sort | hardware design formaler entwurf digitaler schaltungen |
| title_sub | formaler Entwurf digitaler Schaltungen |
| topic | Formale Methode (DE-588)4333722-3 gnd Entwurf (DE-588)4121208-3 gnd Logische Schaltung (DE-588)4131023-8 gnd Digitalschaltung (DE-588)4012295-5 gnd Hardwareentwurf (DE-588)4159103-3 gnd Schaltungsentwurf (DE-588)4179389-4 gnd |
| topic_facet | Formale Methode Entwurf Logische Schaltung Digitalschaltung Hardwareentwurf Schaltungsentwurf Lehrbuch |
| url | http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=013049022&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| volume_link | (DE-604)BV035418302 |
| work_keys_str_mv | AT kellerjorg hardwaredesignformalerentwurfdigitalerschaltungen AT paulwolfgangj hardwaredesignformalerentwurfdigitalerschaltungen AT kellerjorg hardwaredesign AT paulwolfgangj hardwaredesign |