Taschenbuch Mikroprozessortechnik:
Gespeichert in:
| Format: | Buch |
|---|---|
| Sprache: | German |
| Veröffentlicht: |
München [u.a.]
Fachbuchverl. Leipzig im Carl-Hanser-Verl.
2004
|
| Ausgabe: | 3., aktualisierte u. erw. Aufl. |
| Schlagworte: | |
| Online-Zugang: | Inhaltsverzeichnis |
| Beschreibung: | 600 S. graph. Darst. |
| ISBN: | 3446220720 |
Internformat
MARC
| LEADER | 00000nam a2200000 c 4500 | ||
|---|---|---|---|
| 001 | BV017783178 | ||
| 003 | DE-604 | ||
| 005 | 20190509 | ||
| 007 | t | ||
| 008 | 040113s2004 gw d||| |||| 00||| ger d | ||
| 016 | 7 | |a 969776004 |2 DE-101 | |
| 020 | |a 3446220720 |9 3-446-22072-0 | ||
| 035 | |a (OCoLC)71255076 | ||
| 035 | |a (DE-599)BVBBV017783178 | ||
| 040 | |a DE-604 |b ger |e rakddb | ||
| 041 | 0 | |a ger | |
| 044 | |a gw |c DE | ||
| 049 | |a DE-859 |a DE-Aug4 |a DE-573 |a DE-473 |a DE-210 |a DE-70 |a DE-91G |a DE-1051 |a DE-12 |a DE-Di1 |a DE-83 |a DE-526 |a DE-11 |a DE-B768 |a DE-2070s | ||
| 084 | |a ST 170 |0 (DE-625)143602: |2 rvk | ||
| 084 | |a ZN 4940 |0 (DE-625)157423: |2 rvk | ||
| 084 | |a DAT 120f |2 stub | ||
| 084 | |a 004 |2 sdnb | ||
| 084 | |a 620 |2 sdnb | ||
| 245 | 1 | 0 | |a Taschenbuch Mikroprozessortechnik |c hrsg. von Thomas Beierlein ... |
| 246 | 1 | 3 | |a Mikroprozessortechnik |
| 250 | |a 3., aktualisierte u. erw. Aufl. | ||
| 264 | 1 | |a München [u.a.] |b Fachbuchverl. Leipzig im Carl-Hanser-Verl. |c 2004 | |
| 300 | |a 600 S. |b graph. Darst. | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 650 | 0 | 7 | |a Mikroprozessor |0 (DE-588)4039232-6 |2 gnd |9 rswk-swf |
| 689 | 0 | 0 | |a Mikroprozessor |0 (DE-588)4039232-6 |D s |
| 689 | 0 | |5 DE-604 | |
| 700 | 1 | |a Beierlein, Thomas |e Sonstige |4 oth | |
| 700 | 1 | |a Hagenbruch, Olaf |d 1952- |e Sonstige |0 (DE-588)1145850006 |4 oth | |
| 856 | 4 | 2 | |m HEBIS Datenaustausch Darmstadt |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=010677953&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
Datensatz im Suchindex
| _version_ | 1805084027588182016 |
|---|---|
| adam_text |
TASCHENBUCH MI KROPROZESSORTECHNI K HERAUSGEGEBEN VON THOMAS BEIERLEIN
UND OLAF HAGENBRUCH 3., AKTUALISIERTE UND ERWEITERTE AUFLAGE MIT 275
BILDERN UND 11 1 TABELLEN FACHBUCH WER LAG LEI IM CARL HANSER VERLAG 1
EINFUEHRUNG 17 2 TECHNISCHE GRUNDLAGEN 45 3 MIKROPROZESSORARCHITEKTUREN
78 4 PROGRAMMIERMODELL EINES MIKROPROZESSORS 126 5 SPEICHERHIERARCHIE
UND BUSSYSTEME 164 6 PERIPHERE SYSTEMKOMPONENTEN 21 5 7 MIKROCONTROLLER
261 8 SIGNALPROZESSOREN 305 9 SOFTWARE-ENTWICKLUNG 330 10 AUSWAHL EINES
MIKROPROZESSORS 358 11 ENTWURF UND TECHNOLOGIE VON MIKROPROZESSOREN 376
12 ARCHITEKTUR AUSGEWAEHLTER MIKROPROZESSOREN 432 13 LITERATURVERZEICHNIS
548 14 SACHWORTVERZEICHNIS 573 INHALTSVERZEICHNIS 1 1.1 1.2 1.3 1.4 1.5
2 2.1 2.2 2.3 . 17 . 17 HISTORISCHE ENTWICKLUNG
. 21 1.3.1 CENTRAL PROCESSING
. 26 KOMPONENTEN EINES MIKRO 1.3.1.1 REGISTER .
1.3.1.3 STEUERWERK . . 29 1.4.2 MASCHINENBEF
. 35 1.4.3 ABLAUF DER BE 1.4.5 STACKFUNKTION 38 1.4.6
AUSNAHME- UND UNTERBRECHUNGSBEHANDLUNG . 39 1.5.1
ADRESSRAEUME . 41 1.5.2 REGISTERSATZ
. 42 1.5.3 BEFEHLSSATZ
. 43 1.5.4 ADRESSIERUNGSARTEN
. 44 TECHNISCHE GRUNDLAGEN . 45
ELEMENTE DER BINAEREN LOGIK . . 45 . 45 2.1.2
LOGISCHE FUNKTIONEN . . 47 . 47
2.1.2.2 ABGELEITETE LOGIKFUNKTIONEN . 48 2.1.3
SCHALTALGEBRA . 2.1.3.1 RECHENREGELN .
2.1.3.2 NORMALFORMEN . 2.1.3.3 MINIMIERUNG . 1.4.4
BEDIENUNG VON EINGABE- UND AUSGABE-EINHEITEN . 37
PROGRAMMIERMODELL . 41
. SCHALTKREISSYSTEME
. 2.2.1 LOGISCHE PEGEL
. 54 2.2.2 TTL-SCHALTKREISE
. 2.2.2.1 STATISCHE EIGENSCHAFTEN . . , ,
2.2.2.2 DYNAMISCHE EIGENSCHAFTEN . . 2.2.3.2 DYNAMISCHE EIGENSCHAFTEN .
. 2.2.4 ANWENDERSPEZIFISCHE SCHALTKREISE . 2.3.1 MULTIPLEXER UND
DEMULTIPLEXER . AUSGEWAEHLTE FUNKTIONSBAUSTEINE
. 60 8 2.4 3 3.1 3.2 3.3 3.4 3.5
INHALTSVERZEICHNIS 2.3.2 FLIPFLOP . . 62 2.3.3 ZAEHLER
. 64 2.3.4 REGISTER
. 66 GRUNDLAGEN DER
LNFORMATIONSDARSTELLUNG . 68 2.4.1 ZAHLENSYSTEME
. 2.4.2 ELEMENTARE RECHENOPERATIONEN . 2.4.1.1
ZAHLENKONVERTIERUNG . 2.4.1.2 DARSTELLUNG VON DUALZAHLEN 2.4.2.1
ADDITION . 2.4.2.2 SUBTRAKTION
. 73 2.4.3 CODE-ARTEN . . . 74 2.4.3.1
DEFIN . 75 2.4.3.2 TABELLEN
. 76 MIKROPROZESSORARCHITEKTUREN
. GRUNDSAETZLICHE FRAGEN DER MIKROPROZESSORARCHITEKTUR .
3.1.1 ZIELE VON MIKROPROZESSORARCHITEKTUREN . 79 3.1.2
VON-NEUMANN- UND HARVARD-ARCHITEKTUR 3.1.3 KLASSIFIZIERUNGSSCHEMATA
. 3.1.3.1 KLASSIFIZIERUNG NACH FLYNN . 81
3.1.3.3 TAXONOMIE NACH GILOI . 3.1.4 BEARBEITUNGSPHASEN BEI
BEFEHLEN . 3.1.5 EINTEILUNG DER PROZESSOREN NACH
BEFEHLSFORMATEN . 86 3.1.6 ARCHITEKTURKLASSEN BEI PROZESSOREN
87 CISC-PROZESSOREN UND MIKROPROGRAMMIERUNG . 88 3.2.1
MIKROPROGRAMMIERUNG . 89 3.2.3
CISC-PROZESSOREN . 3.1.3.2 ERLANGER KLASSIFIKATIONSSYSTEM ECS .
3.3.7 PIPELINEVARIANTE LL 8 PHASEN DER BEFEHLSBEARBEITUNG . 104
3.3.8 DEFINITION VON RISC-PROZESSOREN . SUPERSKALARE UND
VLIW-PROZESSOREN . . ,106 3.4.1 SUPERSKALARE PROZESSOREN
. 3.4.2 KONTROLLFLUSSHAZARDS . 109
3.4.3 DATENHAZARDS . 3.4.1 VLIW-PROZESSOREN .
. 116 INHALTSVERZEICHNIS 9 3.6 3.7 4 4.1 4.2 4.3 5 5.1
TRENDS . 118 3.6.1 TRENDS IN DER AKTUELLEN
ENTWICKLUNG . 118 3.6.2 FORSCHUNGSTRENDS
. 120 ALTERNATIVE KONZEPTE
. 121 3.7.1 RECONFIGURABLE COMPUTING
. 121 3.7.2 HARDWARE-BESCHLEUNIGER
. 122 PROGRAMMIERMODELL EINES MIKROPROZESSORS
. 126 ALLGEMEINER BEFEHLSAUFBAU
. 128 4.1 .1 REGISTERMODELL .
. 128 4.1.2 BEFEHLSFORMAT . 133 4.1.3
ADRESSIERUNGS . 135 4.1.3.1 UNMITTELBARE
ADRESSIERUNG (IMMEDIATE) . 135 4.1.3.2 ABSOLUTE ADRESSIERUNG
(DIRECT, ABSOLUTE) 136 4.1.3.3 REGISTERADRESSIERUNG (REGISTER DIRECT) .
. 136 4.1.3.4 REGISTERINDIREKTE ADRESSIERUNG (REGISTER INDIRECT) . 137
4.1.3.5 REGISTERINDIREKTE ADRESSIERUNG MIT POSTINKREMENT . 138 4.1.3.6
REGISTERINDIREKTE ADRESSIERUNG MIT PRAEDEKREMENT (68000)
. ,139 4.1.3.7 REGISTENNDIREKTE
ADRESSIERUNG MIT DISPLACEMENT . 139 4.1.3.8 INDIZIERTE ADRESSIERUNG
. 4.1.3.9 INDIZIERTE ADRESSIERUNG MIT DISPLACEMENT .
4.1.3.10 IMPLIZITE ADRESSIERUNG . 141 4.1.3.1 1
PC-RELATIVE ADRESSIERUNG . 142 4.1.3.12 SPEZIELLE
ADRESSIERUNGSARTEN . 142 BEFEHLSGRUPPEN . .
,142 4.2.1 DATENTRANSPORT . 143 4.2.2 LOGIK UND
ARITHMETIK . ,144 4.2.3 BIT- UND
STNNG-VERARBEITUNG . 146 4.2.4 EIN-/AUSGABE
. 147 4.2.6 AUSNAHME- UND
UNTERBRECHUNGSBEHANDLUNG . 149 4.2.8
MULTIMEDIAUNTERSTUETZUNG . . 4.2.10 PROZESSORSTEUERUNG . 4.2.11
DEBUG-UNTERSTUETZUNG . 156 EINFUEHRUNG IN DIE
PROGRAMMIERUNG . 4.3.1 BEFEHLSSATZ UND ASSEMBLER .
4.3.3 ENTWICKLUNGSAS 4.3.4 DATENTYPEN
. .161 SPEICHERHIERARCHIE UND
BUSSYSTEME . 5.1.1 LEISTUNGSMASSE UND LEISTUNGSANFORDERUNGEN
. 164 5.1.2 GESAMTSTRUKTUR DES
PROZESSOR-SPEICHER-BUS-SYSTEMS . 166 5.1.3 ZUSAMMENSPIEL DER
TEILKOMPONENTEN . 169 4.2.5 STEUERUNG DES
PROGRAMMABLAUFS . ,148 4.2.7 GLEITKOMMAUNTERSTUETZUNG .
4.2.9 BETRIEBSSYSTEMUNTERSTUETZUNG . 154 4.3.2 BEISPIELE .
. 158 PROZESSOR-SPEICHER- BUS-SYSTEM . 10
INHALTSVERZEICHNIS 5.2 5.3 5.4 5.5 5.6 6 6.1 CACHES
. 171 5.2.1 AUFGABEN VON CACHES
. . ,172 5.2.2 CACHE-ORGANISATION
. ,172 ORGANIZATION)
. 173 ORGANIZATION)
. 175 VE CACHE ORGANIZATION)
. 177 5.2.2.4 TRACE-CACHE-ORGANISATION .
,179 5.2.2.1 5.2.2.2 5.2.2.3 VOLL-ASSOZIATIVE ORGANISATION (FULLY
ASSOCIATIVE CACHE DIREKT ABBILDENDE ORGANISATION (DIRECT-MAPPED CACHE
N-WEGE-ASSOZIATIVE ORGANISATION (N-WAY SET ASSOCIATI- 5.2.3
CACHE-ERSETZUNGSSTRATEGIEN . 5.2.4 LEISTUNGSSTEIGERUNG DURCH
CACHE-EINSATZ . . 5.2.5 CACHE-EINSATZ IN MULTIPROZESSOR- UND MULTIM
SYSTEMBUS . 5.3.1 SCHREIB- UND LESE 5.3.2 SONDERZYKLEN UND
HAUPTSPEICHER . 5.4.1 DRAM-SPEICHERC 5.4.2
HAUPTSPEICHER-ORGANISATION 5.4.3 ZEITLICHER ABLAUF VON DRAM- LESEZYKLEN
. 196 . ,197 5.5.1 GESAMTUEBERSICHT 5.5.2 UMSETZUNG VON
LOGISCHEN IN PHYSIKALISCHE ADRESSEN . 199 VIRTUELLER SPEICHER
UND SPEICHERHIERA 5.5.2.1 SEGMENTIERUNG . .200
5.5.2.2 PAGING . . ,202 5.5.3 SYSTEMSICHT AUF
EXTERNSPEICHERMEDIEN . CPU-NAHE BUSSE . 207
5.6.1 BUSGRUNDLAGEN . 5.6.2 BUS-STANDARDS .
. 210 5.6.2.1 PCI-BUS .
5.6.2.2 EISMSA . 213 5.6.2.3 ANDERE STANDARDBUSSE
. 5.6.3 BUSUNTERSTUETZUNG FUER HOCHLEISTUNGSSYSTEME
. ,214 PERIPHERE SYSTEMKOMPONENTEN .
215 PARALLELE UND SERIELLE INTERFACES . 6.1.1.2
PROGRAMMIERBARE PARALLEL-INTE 6.1.1.3 CENTRONICS-INTERFACE
. 6.1.1.4 ERWEITERTES PROGRAMMIERBARES 6.1.2 SERIELLE
INTERFACES . ,222 6.1.3 STANDARDISIERTE
SERIELLE INTERFACES . ,223 6.1.3.1 STANDARD RS232C
. ,224 6.1.3.2 STANDARD RS422MS423A .
,225 6.1.3.3 STANDARD RS485A . ,227 6.1.3.4
DRAHTLOSE INTERFACES . . ,228 6.1.4
COUNTER-/TIMER-SCHNITTSTELLEN . ,232
INHALTSVERZEICHNIS 11 6.2 6.3 7 7.1 7.2 7.3 7.4 7.5 8 8.1 6.1.5 EINFACHE
ANZEIGEINTERFACES . ,234 PERIPHERE BUSSYSTEME
. ,237 6.2.1 GERAETE-BUSSYSTEME 6.2.1.1
IEC-BUS . ,238 6.2.1.2 SCSI-BUS
. 6.2.1.3 USB (UNIVERSAL SERIAL BUS) .
.241 6.2.2.1 UBERSICHT . ,245 6.2.2.2
PROFIBUS . ,246 6.2.2.3 CAN . . . ,248 6.2.2.4
INTERBUS . ,250 6.2.3 BUSSYSTEM ETHERNET . . .
251 SENSOR-/AKTUATOR-SYSTEMKOMPONENTEN . .253
6.3.1 SIGNALKETTE . .254 6.3.2
SIGNALVERSTAERKUNG UND -ABTASTUNG . .255 6.3.3
SIGNALUMSETZER . ,257 6.3.4
MESSWERTERFASSUNGSSYSTEME . .259 MIKROCONTROLLER
. GRUNDSAETZLICHE FRUGEN . 7.1 .I
ALLGEMEINES . 7.1.2 HISTORISCHE ENTWICKLUNG
. ,264 ON-CHIP-KOMPONENTEN
. ,267 7.2.1 MIKROCONTROLLERKERNE .
7.2.2 ON-CHIP-SPEICHERKOMPONENTEN . ,272 6.1.5.1
ANZEIGEELEMENTE (AUSWAHL) . 6.2.2 FELDBUSSE,,SENSOR-/AKTORBUSSE
7.1.3 ANMERKUNGEN ZUR MARKTSITUATION . ,265 7.2.2.1
PROGRAMMSPEICHER . ,273 7.2.2.2 DATENSPEICBER
. ,274 7.2.3 AUSGEWAEHLTE
ON-CHIP-PERIPHERIEKOMPONENTEN . ,276 7.2.3.1 PORTS
. ,276 7.2.3.2 TIMER . .
,278 . ,283 7.2.3.4 WANDLERKOMPONENTEN . 7.2.3.5
TAKTOSZILLATOREN . 7.2.3.6 INTERRUPT-SYSTEM . EXTERNE
ERWEITERUNGEN . 7.3.1 EXTERNE SPEICHERENVEITERUNGEN
. 7.3.2 UEBERWACHUNGSBAUSTEINE . 7.3.3 REAL-TIME-
. APPLIKATIONSHINWE . 7.4.1
AUSWAHL EI ONTROLLERS . 7.4.2 PROGRAMMENTWICKIUNG UND
DEBUGGING . ENTWICKLUNGSTRENDS .
SIGNALPROZESSOREN . DIGITALE SIGNULVERARBEITUNG UND
SIGNALPROZESSOREN (DSPJ . ,305 8.1.1 ABTASTUNG
. ,305 7.2.3.7
SICHERHEITSKOMPONENTEN . 8.1.2 ANALOGDIGITAL-UMSETZER (ADC)
. 306 12 INHALTSVERZEICHNIS 8.1.3 DIGITAUANALOG-UMSETZER
(DAC) . 306 8.1.4 NYQUIST-KRITERIUM .
. 307 8.2.1 HARVARD-SPEICHERARCHITEKTUR 8.4 WICHTIGE
ALGORITHMEN DER DATENVERARBEITUNG MIT DSP . 314 8.4.1.2
TRANSVERSAL-FILTER (FINITE IMPULSE RESPONSE, FIR) . 315 8.4.2
FOURIER-TRANSFORMATION UND FFT . 316 8.5.1
PARALLELVERARBEITUNG (ALU, MAC, SHI 8.5.2 LINEARE ADRESSIERUNG.
MODULO-ADRESSIERUNG. BITREVERSE- 8.5 PARALLELVERARBEITUNG UND
ADRESSIERUNGSARTEN ADRESSIERUNG . 318
8.6.2 PIPELINING (FETCH. DECODE. EXECUTE) . 321 8.7
PERIPHERIE . 321 8.7.1
SERIELLE SCHNITTSTELLEN . 322
. 322 8.7.3 HOST-INTERFACE
. 322 8.10 AUSBLICK
. 328 9 SOFTWARE-ENTWICKLUNG
9.3 SOFTWARE FUER EMBEDDED-SYSTEME . 334 9.3.2
ANFORDERUNGEN AN DIE SOFTWARE . 335 9.3.3
BEGRIFFSBESTIMMUNG . 336 9.3.4
INTERRUPTGESTEUERTE SYSTEME . 338
INHALTSVERZEICHNIS 13 9.4 9.5 10 10.1 10.2 10.3 10.4 10.5 11 11.1 11.2
9.3.5 ECHTZEIT-MULTITASKING . ,340 9.3.5.1
AUFGABEN EINES REAL-TIME-KEMELS . 341 9.3.5.2 PROZESSE UND TASKS
. ,342 9.3.5.3 TASK-SWITCHING . 344
9.3.5.4 INTERPROZESSKOMMUNIKATION UND SYNCHRONISATION . ,346
ENTWICKLUNGSWERKZEUGE . . ,353 9.5.2
PROGRAMMTESTDEBUGGING . ,354
PROGRAMMIERSPRACHEN FUR EMBE 9.5.1 CODE-GENENERUNG
. ,354 AUSWAHL EINES MIKROPROZESSORS
. KLASSIFIZIERUNG DER APPLIKATIONEN . 10.1.1
ECHTZEIT-ANFORDERUNG . 10.1.2 ABLAUFSTEUERUNG
. ,360 10.1.3 SYSTEMPARTITIONIERUNG
. 10.1.4 FEHLERVERHALTEN . MASSZAHLEN ZUR
BEWERTUNG VON MIKROPROZESSOREN UNGEEIGNETE MASSZAHLEN PROGRAMME ZUR
BEWERTU T . ,370 DURCHFUEHRUNG VON BENCHMARKS
. 373 ENTWURF UND TEC PROZESSOREN . 376 ENTWURF
. . 376 11.1.1 ENTWURFSSIC
. 376 11.1.2 ENTWURFSABLAUF . 1 1.1.2.1
SYSTEMENTWURF . . 11.1.2.2 REGISTER-TRANSFER-E 1 1.1.2.3
LOGIKGATTER-ENTWURFKOGIKSYNTHESE . .387 11.1.2.4
TRANSISTORENTWURF' . ,391 1 1.1.2.5
LAYOUTENTWURF . ,393 11.1.2.6 BACKANNOTATION,
LAYOUTSIMULATION . ,402 11.1.3 LOW-POWER-ENTWURF
. ,404 11.1.3.1 POWER-MANAGEMENT
. 11.1.3.2 ARCHITEKTUR UND LOW-POWER . ,406
11.1.3.3 WAHL DER BETRIEBSSPANNUNG . ,409 11.1.3.4 TAKT
UND LOW-POWER . .410 11.1.3.5
IMPLEMENTIERUNGSOPTIONEN FUER LOW-POWER . ,411 11.1.3.6
ZUSAMMENFASSUNG . TECHNO 11.2.1 . 413 11.2.2
. 11.2.2.1 GRUNDLEGENDER FERTIGUNGSABLAUF
. 11.2.2.2 GRUNDZUEGE DER CHIPFERTIGUNG . ,415 11.2.3
SCHICHTHERSTELLUNG . 416 11.2.3.1 11.2.3.2
11.2.3.3 11.2.3.4 " THERMISCHE OXIDATION . ,416
CHEMISCHE DAMPFABSCHEIDUNG . ,418 EPITAXIE
. ,419 KATODENZERSTAEUBUNG
. ,420 14 INHALTSVERZEICHNIS 11.2.4.2
LITHOGRAFIEARTEN . 11.2.5.1 NASSCHEMISCHES AETZEN .
11.2.6 DOTIERUNG . . 11.2.6.1 DIFFUSION . . 11.2.6.2
IONENIMPLANTATION . 12.1 INTEL-PROZESSOREN . .432
12.1.1 EINLEITUNG . ,432 12.1.2
INTELB NETBURSTTM-MIKROARCHITEKTUR . .433 12.1.2.1
INTEIB PENTIUMB 4-~ROZESSOR . 12.1.3 INTELB ITANIUMB ARCHITEKTUR .
12.2.2 HAUPTMERKMALE DER HC12-ARCHITEKTUR . 12.2.2.4 ON-CHIP-PERIPHERIE
. ,452 12.3 INFINEON-MIKROCONTROLLER
. ,465 12.3.1 HAUPTMERKMALE DER
C166SV1-ARC 12.3.1.1 AUFBAU DES MIKROCONTROL 12.3.1.3 ADRESSIERNNGSARTEN
. ,467 12.3.1.4 INSTRUKTIONSSATZ . 12.3.1.5
PERIPHERIE . ,469 12.3.1.6 TYPENUEBERSICHT
. 12.3.1.2 DATENTYPEN . INHALTSVERZEICHNIS 15 12.3.2
HAUPTMERKMALE DER C166S V2-ARCHITEKTUR . . . . . . . . . . . . . . ,471
12.3.2.1 AUFBAU DES MIKROCONTROLLER-KERNS . . . . . . . . . . . . . ,471
12.3.2.2 TYPENUEBERSICHT . . . . . . . . . . . . . . . . . . . . . . . .
. . ,473 12.3.3 HAUPTMERKMALE DER TRICORE/AUDO ARCHITEKTUR . . . . . . .
. . . . ,474 12.3.3.1 AUFBAU DES MIKROCONTROLLER-KERNS . . . . . . . . .
. . . . ,474 12.3.3.2 PIPELINE . . . . . . . . . . . . . . . . . . . . .
. 476 12.3.3.4 ADRESSIERUNGSARTEN . . . . . . . . . . . . . . . . . . .
. . . . . ,478 12.3.3.5 ZUGRIFFSSCHUTZ . . . . . . . . . . . . . . . . .
. . . . . . . . . . ,479 12.3.3.6 REGISTERSATZ . . . . . . . . . . . . .
. . . . . . . . . . . . . . . ,479 12.3.3.7 INSTMKTIONSSATZ . . . . , .
. . . . . . . . . . . . . . . . . . . . ,481 12.3.3.8
DSP-INSTMKTIONSSATZ . . . . . . . . . . . . . . . . . . . . . . ,482
12.3.3.9 INTERRUPTVERARBEITUNG 12.3.3.10 TYPENUEBERSICHT . . . . . . . .
. . . . . ,483 12.4 PHILIPS-MIKROCONTROLLER .
. 485 12.4.1.1 DIE 8-BIT-MIKROCONTROLLER DER
80C51-FAMILIE . . . . . ,485 12.4.1.2 DIE 16-BIT-MIKROCONTROLLER DER
XA-FAMILIE . . . . . . . ,486 12.4.2.1 ARCHITEKTUR . . . . . . . . . . .
. . . . . 12.4.2.2 BEFEHLSSATZ . . . . . . . . . . . . . ,491 12.4.2.3
PENPHERIEFUNKTIONEN . . . . . . . . . . . . . . . . . . . . . . ,494
12.4.2.4 DAS TYPENSPEKTRUM DER 80C51-FAMILIE . . . . . . . . . . ,496
12.4.2.5 BESONDERHEITEN . . . . . . . . . . . . . . . . . . . . . . . .
. . ,497 12.4.3 HAUPTMERKMALE DER XA-FAMILIE . . . . . . . . . . . . .
12.4.3.1 ARCHITEKTUR . . . . . . . . . . . . . . . . . . . . . 12.4.3.2
BEFEHLSSATZ . . . . . . . . 12.4.3.3 DAS TYPENSPEKTRUM DER .
502 12.4.4 AUSBLICK . 503
. 503 12.5 PICMICROTM -
8-BIT-RISC-MIKROCONTROLLER . . . . . . . . . , . . . . . . . . . . ,504
12.5.1 UEBERSICHT . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . ,504 12.5.2 HAUPTMERKMALE DER PICMICROTM-ARCHITEKTUR
505 12.5.2.1 CORE . . . . . 505 12.5.2.2 BEFEHLSSATZ
. 508 12.5.2.3 INTERRUPT-SYSTEM . . . . . . . . . .
. . . . . . . . . . . . . . . ,510 12.5.2.4 PENPHERIEMODULE . . . . . .
. . . . . . . . . . . . . . . . . . . .5 1 1 12.5.3 SPEZIELLE FUNKTIONEN
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . ,512 12.5.4
ENTWICKLUNGSWERKZEUGE . . . . . . . . . . . . . . . . . . . . . . . . .
. . .515 12.5.5 AUSBLICK 515 12.6 ARM-ARCHITEKTUR . . . . . . 515 12.6.1
KURZPORTRAIT ARM . 515 12.6.2 HAUPTMERKMALE DER ORES . . .
. . . . . . . ,516 12.6.3 AUFBAU DER CPU . . . . . . . . . . . . . , . .
. . . . . . . . . . . . . . . . ,517 12.6.3.1 DER 32-BIT-KERN . . . . .
. . . . . , . . . . . . . . . . . . . . ,517 12.6.3.2 THUMB-ERWEITERUNG
. . . . . . . . . . . . . . 12.6.3.3 JAZELLE ERWEITERUNG 12.3.3.3
DATENTYPEN . . . . . . ,477 12.4.1 UEBERSICHT . . . . . 12.4.2
HAUPTMERKMALE DER 80 . . . . . . . . . . . . . . 16 INHALTSVERZEICHNIS
12.6.3.4 PIPELINING . . 518 12.6.3.5 DEBUG . . . . . , .
. . . . . . . . . . . . . . . . . . . . . . . . . .519 12.6.4
BEFEHLSSATZ . . . . . . . 520 . . . . . . . . . . . . .
. . . .520 . . . . . . . . . . ,522 12.6.5.1 ARM7 . . . . . . . . . . .
. . . . . 12.6.5.2 ARM9 . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . ,523 12.6.5.4 ARM10 . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . ,524 12.6.5.5 ARM11 . 12.6.5.6
SECURCOR . 12.6.5.7 STRONGARM UND XSCALE . . . . . . . . .
. . . . . . . . . . . ,525 12.6.6 LIZENZNEHMER DER ARCHITEKTUREN . . . .
. . . . . . . . . . . . . . . . . ,526 12.6.7 STANDARDPRODUKTE IM MARKT
. . . . . . . . . . . . . . . . . . . . . . . . . ,526 12.6.8
ENTWICKLUNGSWERKZEUGE . . . . . . . . . . . . . . . . . . . . . . .
12.6.8.1 ALLGEMEINES . . . . . . . . . . . . . . . . . . . . . . . .
12.6.8.2 SOFTWARE . . . , . . . . . . . . . . . . . . . . . . . . . . .
. . . . ,527 12.6.4.2 DER 32-BIT-ARM-BEFEHLSSATZ 12.6.5 DIE
ARM-PROZESSOREN UND DEREN EINSATZGEBIETE . GS-WERKZEUGE . .
. 12.7 RENESA 12.7.1 12.7.2 . 536
. 536 . 538 12.7.3 12.7.4
. 5 4 H8SX-FAMILIE 12.7.4.2 4.
GENERATION EMBEDDED FLASH . . . . . . . . . . . . . . . . ,546
LITERATURVERZEICHNIS . . . . . . . . . , . . . . . . . . . . . . . . . .
. . . . . . . . . . 548 SACHWORTVERZEICHNIS . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . 573 |
| any_adam_object | 1 |
| author_GND | (DE-588)1145850006 |
| building | Verbundindex |
| bvnumber | BV017783178 |
| classification_rvk | ST 170 ZN 4940 |
| classification_tum | DAT 120f |
| ctrlnum | (OCoLC)71255076 (DE-599)BVBBV017783178 |
| discipline | Maschinenbau / Maschinenwesen Informatik Elektrotechnik / Elektronik / Nachrichtentechnik |
| edition | 3., aktualisierte u. erw. Aufl. |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>00000nam a2200000 c 4500</leader><controlfield tag="001">BV017783178</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20190509</controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">040113s2004 gw d||| |||| 00||| ger d</controlfield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">969776004</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3446220720</subfield><subfield code="9">3-446-22072-0</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)71255076</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV017783178</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">DE</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-859</subfield><subfield code="a">DE-Aug4</subfield><subfield code="a">DE-573</subfield><subfield code="a">DE-473</subfield><subfield code="a">DE-210</subfield><subfield code="a">DE-70</subfield><subfield code="a">DE-91G</subfield><subfield code="a">DE-1051</subfield><subfield code="a">DE-12</subfield><subfield code="a">DE-Di1</subfield><subfield code="a">DE-83</subfield><subfield code="a">DE-526</subfield><subfield code="a">DE-11</subfield><subfield code="a">DE-B768</subfield><subfield code="a">DE-2070s</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 170</subfield><subfield code="0">(DE-625)143602:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 4940</subfield><subfield code="0">(DE-625)157423:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">DAT 120f</subfield><subfield code="2">stub</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">004</subfield><subfield code="2">sdnb</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">620</subfield><subfield code="2">sdnb</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Taschenbuch Mikroprozessortechnik</subfield><subfield code="c">hrsg. von Thomas Beierlein ...</subfield></datafield><datafield tag="246" ind1="1" ind2="3"><subfield code="a">Mikroprozessortechnik</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">3., aktualisierte u. erw. Aufl.</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">München [u.a.]</subfield><subfield code="b">Fachbuchverl. Leipzig im Carl-Hanser-Verl.</subfield><subfield code="c">2004</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">600 S.</subfield><subfield code="b">graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Mikroprozessor</subfield><subfield code="0">(DE-588)4039232-6</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Mikroprozessor</subfield><subfield code="0">(DE-588)4039232-6</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="700" ind1="1" ind2=" "><subfield code="a">Beierlein, Thomas</subfield><subfield code="e">Sonstige</subfield><subfield code="4">oth</subfield></datafield><datafield tag="700" ind1="1" ind2=" "><subfield code="a">Hagenbruch, Olaf</subfield><subfield code="d">1952-</subfield><subfield code="e">Sonstige</subfield><subfield code="0">(DE-588)1145850006</subfield><subfield code="4">oth</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">HEBIS Datenaustausch Darmstadt</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=010677953&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield></record></collection> |
| id | DE-604.BV017783178 |
| illustrated | Illustrated |
| indexdate | 2024-07-20T07:57:55Z |
| institution | BVB |
| isbn | 3446220720 |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-010677953 |
| oclc_num | 71255076 |
| open_access_boolean | |
| owner | DE-859 DE-Aug4 DE-573 DE-473 DE-BY-UBG DE-210 DE-70 DE-91G DE-BY-TUM DE-1051 DE-12 DE-Di1 DE-83 DE-526 DE-11 DE-B768 DE-2070s |
| owner_facet | DE-859 DE-Aug4 DE-573 DE-473 DE-BY-UBG DE-210 DE-70 DE-91G DE-BY-TUM DE-1051 DE-12 DE-Di1 DE-83 DE-526 DE-11 DE-B768 DE-2070s |
| physical | 600 S. graph. Darst. |
| publishDate | 2004 |
| publishDateSearch | 2004 |
| publishDateSort | 2004 |
| publisher | Fachbuchverl. Leipzig im Carl-Hanser-Verl. |
| record_format | marc |
| spelling | Taschenbuch Mikroprozessortechnik hrsg. von Thomas Beierlein ... Mikroprozessortechnik 3., aktualisierte u. erw. Aufl. München [u.a.] Fachbuchverl. Leipzig im Carl-Hanser-Verl. 2004 600 S. graph. Darst. txt rdacontent n rdamedia nc rdacarrier Mikroprozessor (DE-588)4039232-6 gnd rswk-swf Mikroprozessor (DE-588)4039232-6 s DE-604 Beierlein, Thomas Sonstige oth Hagenbruch, Olaf 1952- Sonstige (DE-588)1145850006 oth HEBIS Datenaustausch Darmstadt application/pdf http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=010677953&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA Inhaltsverzeichnis |
| spellingShingle | Taschenbuch Mikroprozessortechnik Mikroprozessor (DE-588)4039232-6 gnd |
| subject_GND | (DE-588)4039232-6 |
| title | Taschenbuch Mikroprozessortechnik |
| title_alt | Mikroprozessortechnik |
| title_auth | Taschenbuch Mikroprozessortechnik |
| title_exact_search | Taschenbuch Mikroprozessortechnik |
| title_full | Taschenbuch Mikroprozessortechnik hrsg. von Thomas Beierlein ... |
| title_fullStr | Taschenbuch Mikroprozessortechnik hrsg. von Thomas Beierlein ... |
| title_full_unstemmed | Taschenbuch Mikroprozessortechnik hrsg. von Thomas Beierlein ... |
| title_short | Taschenbuch Mikroprozessortechnik |
| title_sort | taschenbuch mikroprozessortechnik |
| topic | Mikroprozessor (DE-588)4039232-6 gnd |
| topic_facet | Mikroprozessor |
| url | http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=010677953&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| work_keys_str_mv | AT beierleinthomas taschenbuchmikroprozessortechnik AT hagenbrucholaf taschenbuchmikroprozessortechnik AT beierleinthomas mikroprozessortechnik AT hagenbrucholaf mikroprozessortechnik |