APA-Zitierstil (7. Ausg.)

Harbich, K. (2003). A timing-driven RTL-based design flow for multi-FPGA rapid prototyping systems (Als Ms. gedr.). VDI-Verl.

Chicago-Zitierstil (17. Ausg.)

Harbich, Klaus. A Timing-driven RTL-based Design Flow for Multi-FPGA Rapid Prototyping Systems. Als Ms. gedr. Düsseldorf: VDI-Verl, 2003.

MLA-Zitierstil (9. Ausg.)

Harbich, Klaus. A Timing-driven RTL-based Design Flow for Multi-FPGA Rapid Prototyping Systems. Als Ms. gedr. VDI-Verl, 2003.