Verifikation digitaler Schaltungen mittels symbolischer Simulation:
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Abschlussarbeit Buch |
| Sprache: | German |
| Veröffentlicht: |
Aachen
Shaker
2003
|
| Schriftenreihe: | Berichte aus der Informationstechnik
|
| Schlagworte: | |
| Online-Zugang: | Inhaltsverzeichnis |
| Beschreibung: | IV, 125 S. graph. Darst. |
| ISBN: | 3832211594 |
Internformat
MARC
| LEADER | 00000nam a2200000 c 4500 | ||
|---|---|---|---|
| 001 | BV016879347 | ||
| 003 | DE-604 | ||
| 005 | 20041018 | ||
| 007 | t | ||
| 008 | 030305s2003 gw d||| m||| 00||| ger d | ||
| 016 | 7 | |a 966384393 |2 DE-101 | |
| 020 | |a 3832211594 |9 3-8322-1159-4 | ||
| 035 | |a (OCoLC)722968918 | ||
| 035 | |a (DE-599)BVBBV016879347 | ||
| 040 | |a DE-604 |b ger |e rakddb | ||
| 041 | 0 | |a ger | |
| 044 | |a gw |c DE | ||
| 049 | |a DE-91 |a DE-12 |a DE-634 | ||
| 084 | |a ZN 5620 |0 (DE-625)157469: |2 rvk | ||
| 084 | |a ELT 727d |2 stub | ||
| 100 | 1 | |a Kölbl, Alfred |e Verfasser |4 aut | |
| 245 | 1 | 0 | |a Verifikation digitaler Schaltungen mittels symbolischer Simulation |c Alfred Kölbl |
| 264 | 1 | |a Aachen |b Shaker |c 2003 | |
| 300 | |a IV, 125 S. |b graph. Darst. | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 490 | 0 | |a Berichte aus der Informationstechnik | |
| 502 | |a Zugl.: München, Techn. Univ., Diss., 2002 | ||
| 650 | 0 | 7 | |a Testmustergenerierung |0 (DE-588)4234817-1 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Digitale integrierte Schaltung |0 (DE-588)4113313-4 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Gattersimulation |0 (DE-588)4503138-1 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a VERILOG |0 (DE-588)4268385-3 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Laufzeitmessung |0 (DE-588)4383458-9 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Entwurfsautomation |0 (DE-588)4312536-0 |2 gnd |9 rswk-swf |
| 655 | 7 | |0 (DE-588)4113937-9 |a Hochschulschrift |2 gnd-content | |
| 689 | 0 | 0 | |a Digitale integrierte Schaltung |0 (DE-588)4113313-4 |D s |
| 689 | 0 | 1 | |a Entwurfsautomation |0 (DE-588)4312536-0 |D s |
| 689 | 0 | 2 | |a Laufzeitmessung |0 (DE-588)4383458-9 |D s |
| 689 | 0 | 3 | |a Gattersimulation |0 (DE-588)4503138-1 |D s |
| 689 | 0 | 4 | |a VERILOG |0 (DE-588)4268385-3 |D s |
| 689 | 0 | 5 | |a Testmustergenerierung |0 (DE-588)4234817-1 |D s |
| 689 | 0 | |5 DE-604 | |
| 856 | 4 | 2 | |m DNB Datenaustausch |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=010240727&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
| 943 | 1 | |a oai:aleph.bib-bvb.de:BVB01-010240727 | |
Datensatz im Suchindex
| _version_ | 1809403462686867456 |
|---|---|
| adam_text |
INHALTSVERZEICHNIS
1
EINLEITUNG
1
1.1
VERIFIKATION
DIGITALER
INTEGRIERTER
SCHALTUNGEN
.
2
1.1.1
SIMULATION
.
4
1.1.2
FORMALE
VERFAHREN
.
6
1.1.3
SEMI-FORMALE
VERFAHREN
.
8
1.2
SYMBOLISCHE
SIMULATION
.
9
1.3
STAND
DER
TECHNIK
.
12
1.4
ZIELE
DER
ARBEIT
.
15
2
GRUNDLAGEN
19
2.1
BOOLESCHE
FUNKTIONEN
UND
OPERATOREN
.
19
2.2
SYMBOLISCHE
SIMULATION
AUF
GATTEREBENE
.
21
2.2.1
KOMBINATORISCHE
SCHALTUNGEN
OHNE
LAUFZEITBETRACHTUNG
.
21
2.2.2
SYNCHRONE
SEQUENTIELLE
SCHALTUNGEN
.
23
2.2.3
ASYNCHRONE
SCHALTUNGEN
MIT
LAUFZEITEN
.
24
2.3
BINAERE
ENTSCHEIDUNGSDIAGRAMME
(BDDS)
.
31
3
SYMBOLISCHE
SIMULATION
VON
VERILOG-HDL
BESCHREIBUNGEN
33
3.1
AUFBAU
EINES
VERILOG
SIMULATORS
.
34
3.1.1
SIMULATIONSMODELL
.
35
3.1.2
ABLAUFSTEUERUNG
.
36
3.1.3
PROZESS-UND
SIGNALMODELL
.
39
3.2
DATENTYPEN
.
41
II
INHALTSVERZEICHNIS
3.2.1
DARSTELLUNG
EINZELNER
BITS
.
41
3.2.2
DARSTELLUNG
VON
1
-BIT
REGISTERN
.
42
3.2.3
DARSTELLUNG
VON
BITVEKTOREN
.
43
3.2.4
REGISTER
ARRAYS
.
43
3.3
SYMBOLISCHE
AUSFUEHRUNG
VON
RECHENOPERATIONEN
.
44
3.3.1
BIT-UND
REDUKTIONS-OPERATOREN
.
45
3.3.2
ARITHMETISCHE
OPERATOREN
.
47
3.3.3
GLEICHHEITS-,
RELATIONALE
UND
LOGISCHE
OPERATOREN
.
49
3.3.4
TERNAERER
IF-THEN-ELSE
OPERATOR
.
51
3.3.5
BITAUSWAHL-OPERATOR
.
52
3.3.6
SCHIEBE-OPERATOREN
.
55
3.3.7
CONCAT
UND
BEREICHSAUSWAHL-OPERATOR
.
57
3.4
SYMBOLISCHE
AUSFUEHRUNG
VON
VERHALTENSKONSTRUKTEN
.
59
3.4.1
SIMULATION
OHNE
BERUECKSICHTIGUNG
VON
LAUFZEITEN
.
59
3.4.2
SIMULATION
MIT
BERUECKSICHTIGUNG
VON
LAUFZEITEN
.
61
3.4.3
EREIGNIS-AKKUMULIERUNG
.
62
3.4.4
SCHLEIFEN
.
70
3.4.5
NEBENLAEUFIGE
FORK-JOIN-BLOECKE
.
71
4
SPEZIELLE
KONSTRUKTE
IN
DER
SYMBOLISCHEN
SIMULATION
75
4.1
SYMBOLISCHE
ARRAYS
.
75
4.2
SYMBOLISCHE
INSTANZEN-ARRAYS
.
84
4.3
SYMBOLISCHE
VERZOEGERUNGEN
.
87
5
SYMBOLISCHE
SIMULATION
VON
TESTUMGEBUNGEN
95
5.1
PROBLEMSTELLUNG
.
95
5.2
GENERIERUNG
EINES
FEHLER-TRACE
.
97
INHALTSVERZEICHNIS
IH
6
ERGEBNISSE
101
6.1
AUFBAU
DES
SYMBOLISCHEN
SIMULATORS
SCS
.
101
6.2
SYMBOLISCHE
SIMULATION
EINES
8051
MICROCONTROLLERS
.
102
6.3
EINFLUSS
DER
EREIGNIS-AKKUMULIERUNG
.
103
6.4
SYMBOLISCHE
SIMULATION
EINER
DES
SCHALTUNG
.
105
6.5
UNTERSUCHUNG
VON
SYMBOLISCHEN
INSTANZEN-ARRAYS
.
107
ZUSAMMENFASSUNG
111
LITERATURVERZEICHNIS
113
TABELLENVERZEICHNIS
119
ABBILDUNGSVERZEICHNIS
121
KURZFASSUNG
125 |
| any_adam_object | 1 |
| author | Kölbl, Alfred |
| author_facet | Kölbl, Alfred |
| author_role | aut |
| author_sort | Kölbl, Alfred |
| author_variant | a k ak |
| building | Verbundindex |
| bvnumber | BV016879347 |
| classification_rvk | ZN 5620 |
| classification_tum | ELT 727d |
| ctrlnum | (OCoLC)722968918 (DE-599)BVBBV016879347 |
| discipline | Elektrotechnik Elektrotechnik / Elektronik / Nachrichtentechnik |
| format | Thesis Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>00000nam a2200000 c 4500</leader><controlfield tag="001">BV016879347</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20041018</controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">030305s2003 gw d||| m||| 00||| ger d</controlfield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">966384393</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3832211594</subfield><subfield code="9">3-8322-1159-4</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)722968918</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV016879347</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">DE</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-91</subfield><subfield code="a">DE-12</subfield><subfield code="a">DE-634</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 5620</subfield><subfield code="0">(DE-625)157469:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ELT 727d</subfield><subfield code="2">stub</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Kölbl, Alfred</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Verifikation digitaler Schaltungen mittels symbolischer Simulation</subfield><subfield code="c">Alfred Kölbl</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Aachen</subfield><subfield code="b">Shaker</subfield><subfield code="c">2003</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">IV, 125 S.</subfield><subfield code="b">graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="0" ind2=" "><subfield code="a">Berichte aus der Informationstechnik</subfield></datafield><datafield tag="502" ind1=" " ind2=" "><subfield code="a">Zugl.: München, Techn. Univ., Diss., 2002</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Testmustergenerierung</subfield><subfield code="0">(DE-588)4234817-1</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Digitale integrierte Schaltung</subfield><subfield code="0">(DE-588)4113313-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Gattersimulation</subfield><subfield code="0">(DE-588)4503138-1</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">VERILOG</subfield><subfield code="0">(DE-588)4268385-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Laufzeitmessung</subfield><subfield code="0">(DE-588)4383458-9</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Entwurfsautomation</subfield><subfield code="0">(DE-588)4312536-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4113937-9</subfield><subfield code="a">Hochschulschrift</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Digitale integrierte Schaltung</subfield><subfield code="0">(DE-588)4113313-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Entwurfsautomation</subfield><subfield code="0">(DE-588)4312536-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="2"><subfield code="a">Laufzeitmessung</subfield><subfield code="0">(DE-588)4383458-9</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="3"><subfield code="a">Gattersimulation</subfield><subfield code="0">(DE-588)4503138-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="4"><subfield code="a">VERILOG</subfield><subfield code="0">(DE-588)4268385-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="5"><subfield code="a">Testmustergenerierung</subfield><subfield code="0">(DE-588)4234817-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">DNB Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=010240727&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="943" ind1="1" ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-010240727</subfield></datafield></record></collection> |
| genre | (DE-588)4113937-9 Hochschulschrift gnd-content |
| genre_facet | Hochschulschrift |
| id | DE-604.BV016879347 |
| illustrated | Illustrated |
| indexdate | 2024-09-06T00:13:30Z |
| institution | BVB |
| isbn | 3832211594 |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-010240727 |
| oclc_num | 722968918 |
| open_access_boolean | |
| owner | DE-91 DE-BY-TUM DE-12 DE-634 |
| owner_facet | DE-91 DE-BY-TUM DE-12 DE-634 |
| physical | IV, 125 S. graph. Darst. |
| publishDate | 2003 |
| publishDateSearch | 2003 |
| publishDateSort | 2003 |
| publisher | Shaker |
| record_format | marc |
| series2 | Berichte aus der Informationstechnik |
| spelling | Kölbl, Alfred Verfasser aut Verifikation digitaler Schaltungen mittels symbolischer Simulation Alfred Kölbl Aachen Shaker 2003 IV, 125 S. graph. Darst. txt rdacontent n rdamedia nc rdacarrier Berichte aus der Informationstechnik Zugl.: München, Techn. Univ., Diss., 2002 Testmustergenerierung (DE-588)4234817-1 gnd rswk-swf Digitale integrierte Schaltung (DE-588)4113313-4 gnd rswk-swf Gattersimulation (DE-588)4503138-1 gnd rswk-swf VERILOG (DE-588)4268385-3 gnd rswk-swf Laufzeitmessung (DE-588)4383458-9 gnd rswk-swf Entwurfsautomation (DE-588)4312536-0 gnd rswk-swf (DE-588)4113937-9 Hochschulschrift gnd-content Digitale integrierte Schaltung (DE-588)4113313-4 s Entwurfsautomation (DE-588)4312536-0 s Laufzeitmessung (DE-588)4383458-9 s Gattersimulation (DE-588)4503138-1 s VERILOG (DE-588)4268385-3 s Testmustergenerierung (DE-588)4234817-1 s DE-604 DNB Datenaustausch application/pdf http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=010240727&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA Inhaltsverzeichnis |
| spellingShingle | Kölbl, Alfred Verifikation digitaler Schaltungen mittels symbolischer Simulation Testmustergenerierung (DE-588)4234817-1 gnd Digitale integrierte Schaltung (DE-588)4113313-4 gnd Gattersimulation (DE-588)4503138-1 gnd VERILOG (DE-588)4268385-3 gnd Laufzeitmessung (DE-588)4383458-9 gnd Entwurfsautomation (DE-588)4312536-0 gnd |
| subject_GND | (DE-588)4234817-1 (DE-588)4113313-4 (DE-588)4503138-1 (DE-588)4268385-3 (DE-588)4383458-9 (DE-588)4312536-0 (DE-588)4113937-9 |
| title | Verifikation digitaler Schaltungen mittels symbolischer Simulation |
| title_auth | Verifikation digitaler Schaltungen mittels symbolischer Simulation |
| title_exact_search | Verifikation digitaler Schaltungen mittels symbolischer Simulation |
| title_full | Verifikation digitaler Schaltungen mittels symbolischer Simulation Alfred Kölbl |
| title_fullStr | Verifikation digitaler Schaltungen mittels symbolischer Simulation Alfred Kölbl |
| title_full_unstemmed | Verifikation digitaler Schaltungen mittels symbolischer Simulation Alfred Kölbl |
| title_short | Verifikation digitaler Schaltungen mittels symbolischer Simulation |
| title_sort | verifikation digitaler schaltungen mittels symbolischer simulation |
| topic | Testmustergenerierung (DE-588)4234817-1 gnd Digitale integrierte Schaltung (DE-588)4113313-4 gnd Gattersimulation (DE-588)4503138-1 gnd VERILOG (DE-588)4268385-3 gnd Laufzeitmessung (DE-588)4383458-9 gnd Entwurfsautomation (DE-588)4312536-0 gnd |
| topic_facet | Testmustergenerierung Digitale integrierte Schaltung Gattersimulation VERILOG Laufzeitmessung Entwurfsautomation Hochschulschrift |
| url | http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=010240727&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| work_keys_str_mv | AT kolblalfred verifikationdigitalerschaltungenmittelssymbolischersimulation |