Verfügbarkeit: Computerarchitektur

Computerarchitektur: [Programmiermodelle, Prozessordesign und Parallelverarbeitung ; Cache und virtueller Speicher ; 192 praxisnahe Übungen mit Musterlösungen]

Gespeichert in:

Bibliographische Detailangaben
1. Verfasser:	Carter, Nicholas P. (VerfasserIn)
Format:	Buch
Sprache:	German English
Veröffentlicht:	Bonn mitp 2003
Ausgabe:	IT-Studienausg., 1. Aufl.
Schlagworte:	Computerarchitektur
Online-Zugang:	Inhaltsverzeichnis
Beschreibung:	303 S. Ill., graph. Darst.
ISBN:	3826609077

Internformat

MARC


LEADER	00000nam a2200000 c 4500
001	BV016424003
003	DE-604
005	20030520
007	t
008	030107s2003 gw ad\|\| \|\|\|\| 00\|\|\| ger d
016	7		\|a 965659518 \|2 DE-101
020			\|a 3826609077 \|9 3-8266-0907-7
035			\|a (OCoLC)76445178
035			\|a (DE-599)BVBBV016424003
040			\|a DE-604 \|b ger \|e rakddb
041	1		\|a ger \|h eng
044			\|a gw \|c DE
049			\|a DE-20 \|a DE-Aug4 \|a DE-1051 \|a DE-29T \|a DE-521 \|a DE-634 \|a DE-83 \|a DE-11
084			\|a ST 150 \|0 (DE-625)143594: \|2 rvk
084			\|a 28 \|2 sdnb
100	1		\|a Carter, Nicholas P. \|e Verfasser \|4 aut
240	1	0	\|a Computer architecture
245	1	0	\|a Computerarchitektur \|b [Programmiermodelle, Prozessordesign und Parallelverarbeitung ; Cache und virtueller Speicher ; 192 praxisnahe Übungen mit Musterlösungen] \|c Nicholas P. Carter
250			\|a IT-Studienausg., 1. Aufl.
264		1	\|a Bonn \|b mitp \|c 2003
300			\|a 303 S. \|b Ill., graph. Darst.
336			\|b txt \|2 rdacontent
337			\|b n \|2 rdamedia
338			\|b nc \|2 rdacarrier
650	0	7	\|a Computerarchitektur \|0 (DE-588)4048717-9 \|2 gnd \|9 rswk-swf
689	0	0	\|a Computerarchitektur \|0 (DE-588)4048717-9 \|D s
689	0		\|5 DE-604
856	4	2	\|m DNB Datenaustausch \|q application/pdf \|u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=010155442&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA \|3 Inhaltsverzeichnis
943	1		\|a oai:aleph.bib-bvb.de:BVB01-010155442

Datensatz im Suchindex

_version_	1808226225248796672
adam_text	INHALTSVERZEICHNIS VORWORT 13 1 EINLEITUNG 15 1.1 WOZU DIESES BUCH? 15 1.2 WELCHEN HINTERGRUND SOLLTEN SIE MITBRINGEN? 15 1.3 WAS UMFASST DIESES BUCH? 15 1.4 LERNZIELE 15 1.5 DIE TECHNOLOGISCHE ENTWICKLUNG 16 1.6 LEISTUNGSMASSSTAEBE 16 1.6.1 MIPS 17 1.6.2 CPI/IPC 17 1.6.3 BENCHMARKS 18 1.6.4 GEOMETRISCHES UND ARITHMETISCHES MITTEL 19 1.7 BESCHLEUNIGUNG 19 1.8 AMDAHLS GESETZ 20 1.9 ZUSAMMENFASSUNG 21 1.10 AUFGABEN MIT LOESUNGEN 21 2 DARSTELLUNG VON DATEN UND COMPUTERARITHMETIK 31 2.1 LERNZIELE 31 2.2 VOM ELEKTRON ZUM BIT 31 2.3 DIE BINAERE DARSTELLUNG VON POSITIVEN GANZZAHLEN 32 2.4 ARITHMETISCHE OPERATIONEN MIT POSITIVEN GANZZAHLEN 33 2.4.1 ADDITION/SUBTRAKTION 34 2.4.2 MULTIPLIKATION 34 2.4.3 DIVISION 36 2.4.4 UEBERLAUF/UNTERLAUF 36 2.5 NEGATIVE GANZZAHLEN 37 2.5.1 DARSTELLUNG MIT BETRAG UND VORZEICHEN 37 INHALTSVERZEICHNIS 4 K -K 4* 4. -U 4. 4 -K 4 CO CO CO CO CO CO CO CO CO CO CO CO CO CO W M KJ KJ K) KJ KJ KJ 4. K K CO CO CO CO CO KJ ' - I K \| CK U L UL U L UL K COCO KJ K OEO K L CK CK OE U L UL ^ . C O K J ' - ^ , C O K ) K . CO KJ K . CO KJ K I K L K J K I U K J ZWEIERKOMPLEMENT-SCHREIBWEISE 38 VORZEICHENERWEITERUNG 40 FLIESSKOMMAZAHLEN 41 NANS UND DENORMALISIERTE ZAHLEN 43 ARITHMETISCHE OPERATIONEN MIT FLIESSKOMMAZAHLEN 44 ZUSAMMENFASSUNG 46 AUFGABEN MIT LOESUNGEN 48 DER AUFBAU VON COMPUTERN 57 LERNZIELE 57 EINFUEHRUNG 57 PROGRAMME 58 WERKZEUGE ZUR PROGRAMMENTWICKLUNG 59 BETRIEBSSYSTEME 61 MULTITASKING 62 SCHUTZ 63 PRIVILEGIERTER MODUS 63 COMPUTERORGANISATION 63 DER PROZESSOR 64 DER SPEICHER 65 DAS EIN-/AUSGABE-TEILSYSTEM 66 ZUSAMMENFASSUNG 67 AUFGABEN MIT LOESUNGEN 67 PROGRAMMIERMODELLE 73 LERNZIELE 73 EINFUEHRUNG 73 ARTEN VON ANWEISUNGEN 74 ARITHMETISCHE OPERATIONEN 75 SPEICHEROPERATIONEN 77 VERGLEICHE 77 STEUERUNGSOPERATIONEN 78 STACKBASIERTE ARCHITEKTUREN 79 DER STACK 79 IMPLEMENTIEREN VON STACKS 80 ANWEISUNGEN IN EINER STACKBASIERTEN ARCHITEKTUR 82 DER STACKBASIERTE ANWEISUNGSSATZ 82 6 INHALTSVERZEICHNIS 4.4.5 PROGRAMME IN EINER STACKBASIERTEN ARCHITEKTUR 86 4.5 GENERAL-PURPOSE-REGISTER-ARCHITEKTUREN 87 4.5.1 ANWEISUNGEN IN EINER GPR-ARCHITEKTUR 88 4.5.2 EIN ANWEISUNGSKATALOG FUER GPR 89 4.5.3 PROGRAMME IN EINER GPR-ARCHITEKTUR 90 4.6 STACKBASIERTE UND GPR-ARCHITEKTUREN IM VERGLEICH 91 4.7 VERWENDUNG DES STACKS ZUR IMPLEMENTIERUNG VON PROZEDURAUFRUFEN 92 4.7.1 KONVENTIONEN FUER PROZEDURAUFRUFE 93 4.8 ZUSAMMENFASSUNG 93 4.9 AUFGABEN MIT LOESUNGEN 95 5 PROZESSORDESIGN 103 5.1 LERNZIELE 103 5.2 EINFUEHRUNG 103 5.3 ARCHITEKTUR DES ANWEISUNGSSATZES 104 5.3.1 RISC UND CISC IM VERGLEICH 104 5.3.2 ADRESSIERUNGSMODI 106 5.3.3 VEKTORANWEISUNGEN FUER MULTIMEDIAANWENDUNGEN 108 5.3.4 ANWEISUNGSKODIERUNG MIT FESTER UND VARIABLER LAENGE 110 5.4 MIKROARCHITEKTUR VON PROZESSOREN 111 5.4.1 AUSFUEHRUNGSEINHEITEN 112 5.4.2 MIKROPROGRAMMIERUNG 113 5.4.3 ENTWURF VON REGISTERDATEIEN 113 5.5 ZUSAMMENFASSUNG 114 5.6 AUFGABEN MIT LOESUNGEN 115 6 PIPELINES 123 6.1 LERNZIELE 123 6.2 EINFUEHRUNG 123 6.3 PIPELINES 124 6.3.1 ZYKLUSDAUER VON PIPELINE-PROZESSOREN 126 6.3.2 LATENZZEIT VON PIPELINES 127 6.4 ANWEISUNGSABHAENGIGKEITEN UND IHR EINFLUSS AUF DEN DURCHSATZ 128 6.4.1 VERZWEIGUNGEN 131 6.4.2 STRUKTURELLE ABHAENGIGKEITEN 133 6.4.3 SCOREBOARDS 133 7 INHALTSVERZEICHNIS 6.5 VORHERSAGEN DER AUSFUEHRUNGSZEIT IN PIPELINE-PROZESSOREN 134 6.6 WEITERLEITEN VON ERGEBNISSEN (BYPASSING) 137 6.7 ZUSAMMENFASSUNG 140 6.8 AUFGABEN MIT LOESUNGEN 141 7 PARALLELVERARBEIFUNG AUF ANWEISUNGSEBENE 151 7.1 LERNZIELE 151 7.2 EINFUEHRUNG 151 7.3 WAS IST PARALLELVERARBEITUNG AUF ANWEISUNGSEBENE? 153 7.4 GRENZEN DER PARALLELVERARBEITUNG AUF ANWEISUNGSEBENE 154 7.5 SUPERSKALARE PROZESSOREN 155 7.6 AUSFUEHRUNG IN UND AUSSERHALB DER REIHENFOLGE IM VERGLEICH 156 7.6.1 VORHERSAGEN DER AUSFUEHRUNGSZEITEN BEI REIHENFOLGENTREUEN PROZESSOREN 156 7.6.2 VORHERSAGEN DER AUSFUEHRUNGSZEITEN BEI NICHT REIHENFOLGENTREUEN PROZESSOREN 157 7.6.3 IMPLEMENTIERUNGSFRAGEN BEI NICHT REIHENFOLGENTREUEN PROZESSOREN 158 7.7 UMBENENNEN VON REGISTERN 159 7.8 VLIW-PROZESSOREN 161 7.8.1 VOR-UND NACHTEILE VON VLIW 162 7.9 KOMPILATIONSTECHNIKEN FUER DIE PARALLELVERARBEITUNG AUF ANWEISUNGSEBENE 164 7.9.1 AUFLOESEN VON SCHLEIFEN 164 7.9.2 SOFTWAREPIPELINES 167 7.10 ZUSAMMENFASSUNG 167 7.11 AUFGABEN MIT LOESUNGEN 168 8 SPEICHERSYSTEME 179 8.1 LERNZIELE 179 8.2 EINFUEHRUNG 179 8.3 LATENZ, DURCHSATZ UND BANDBREITE 179 8.3.1 PIPELINES, PARALLELVERARBEITUNG UND VORABLADEN 180 8.4 SPEICHERHIERARCHIEN 182 8.4.1 HIERARCHIEEBENEN 184 8.4.2 TERMINOLOGIE 184 8.4.3 DURCHSCHNITTLICHE ZUGRIFFSZEIT 185 8 INHALTSVERZEICHNIS 8.5 SPEICHERTECHNOLOGIEN 186 8.5.1 DER AUFBAU VON SPEICHERCHIPS 186 8.5.2 SRAM 187 8.5.3 DRAM 189 8.5.4 DRAM-REFRESH 189 8.5.5 D RAM-ZUGRIFFSTIMING 190 8.5.6 SEITENMODUS UND MODERNE DRAMS 191 8.6 ZUSAMMENFASSUNG 192 8.7 AUFGABEN MIT LOESUNGEN 193 9 CACHES 201 9.1 LERNZIELE 201 9.2 EINFUEHRUNG 201 9.3 DATEN-, ANWEISUNGS UND EINHEITLICHE CACHES 202 9.4 BESCHREIBUNG VON CACHES 203 9.5 KAPAZITAET 203 9.6 ZEILENLAENGE 203 9.7 ASSOZIATIVITAET 205 9.7.1 REIN ASSOZIATIVE CACHES 205 9.7.2 DIREKT ZUGEORDNETE CACHES 205 9.7.3 MENGENASSOZIATIVE CACHES 208 9.8 ERSETZUNGSRICHTLINIEN 209 9.9 WRITE-BACK UND WRITE-THROUGH-CACHES IM VERGLEICH 212 9.10 IMPLEMENTIERUNGEN VON CACHES 213 9.11 TAG-ARRAYS 213 9.12 FEHLER/TREFFER-LOGIK 215 9.13 DATEN-ARRAYS 215 9.14 EINTEILUNG VON CACHE-FEHLERN 216 9.15 CACHES MIT MEHREREN EBENEN 218 9.16 ZUSAMMENFASSUNG 220 9.17 AUFGABEN MIT LOESUNGEN 220 9 INHALTSVERZEICHNIS 10 VIRTUELLER SPEICHER 231 10.1 LERNZIELE 231 10.2 EINFUEHRUNG 231 10.3 ADRESSUEBERSETZUNG 232 10.4 BEDARFSWEISER SEITENABRUF UND AUSLAGERUNG IM VERGLEICH 235 10.5 SEITENTABELLEN 236 10.5.1 SEITENTABELLEN MIT MEHREREN EBENEN 237 10.5.2 INVERTIERTE SEITENTABELLEN 239 10.6 VORGRIFFSPUFFER FUER DIE UEBERSETZUNG 241 10.6.1 TLB UND SEITENFEHLER IM VERGLEICH 243 10.6.2 DER AUFBAU VON TLBS 243 10.6.3 SEITEN BLOCKE 244 10.7 SCHUTZ 245 10.8 CACHES UND DER VIRTUELLE SPEICHER 246 10.9 ZUSAMMENFASSUNG 248 10.10 AUFGABEN MIT LOESUNGEN 249 11 EIN-/AUSGABE 255 11.1 LERNZIELE 255 11.2 EINFUEHRUNG 255 11.3 E/A-BUSSE 256 11.3.1 ZUGREIFEN AUF DEN E/A-BUS 257 11.4 INTERRUPTS 258 11.4.1 IMPLEMENTIEREN VON INTERRUPTS 258 11.4.2 PRIORITAETEN VON INTERRUPTS 259 11.4.3 POLLING UND INTERRUPTS IM VERGLEICH 260 11.5 SPEICHERKONFORME EIN-/AUSGABE 261 11.6 DIREKTER SPEICHERZUGRIFF (DMA) 263 11.7 E/A-GERAETE 264 11.8 FESTPLATTENSYSTEME 265 11.8.1 AUFBAU EINER FESTPLATTE 266 11.8.2 BEARBEITUNGSREIHENFOLGE VON ANFORDERUNGEN 266 11.9 ZUSAMMENFASSUNG 269 11.10 AUFGABEN MIT LOESUNGEN 270 10 INHALTSVERZEICHNIS 12 MULTIPROZESSORSYSTEME 277 12.1 LERNZIELE 277 12.2 EINFUEHRUNG 277 12.3 BESCHLEUNIGUNG UND LEISTUNG 277 12.3.1 GRENZEN DER BESCHLEUNIGUNG 278 12.3.2 SUPERLINEARE BESCHLEUNIGUNG 279 12.4 MEH RPROZESSORSYSTEME 280 12.5 SYSTEME MIT MELDUNGSWEITERGABE 282 12.6 SHARED-MEMORY-SYSTEME 283 12.6.1 SPEICHERKONSISTENZMODELLE 284 12.6.2 STRENGE KONSISTENZ 284 12.6.3 CACHE-KOHAERENZ 285 12.6.4 DAS MESI-PROTOKOLL 286 12.6.5 BUSBASIERTE SYSTEME MIT SHARED-MEMORY 288 12.6.6 SYNCHRONISIERUNG 288 12.7 MELDUNGSWEITERGABE UND SHARED-MEMORY IM VERGLEICH 290 12.8 ZUSAMMENFASSUNG 291 12.9 AUFGABEN MIT LOESUNGEN 291 INDEX 299 11
any_adam_object	1
author	Carter, Nicholas P.
author_facet	Carter, Nicholas P.
author_role	aut
author_sort	Carter, Nicholas P.
author_variant	n p c np npc
building	Verbundindex
bvnumber	BV016424003
classification_rvk	ST 150
ctrlnum	(OCoLC)76445178 (DE-599)BVBBV016424003
discipline	Informatik
edition	IT-Studienausg., 1. Aufl.
format	Book
fullrecord	<?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>00000nam a2200000 c 4500</leader><controlfield tag="001">BV016424003</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20030520</controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">030107s2003 gw ad\|\| \|\|\|\| 00\|\|\| ger d</controlfield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">965659518</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3826609077</subfield><subfield code="9">3-8266-0907-7</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)76445178</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV016424003</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="1" ind2=" "><subfield code="a">ger</subfield><subfield code="h">eng</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">DE</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-20</subfield><subfield code="a">DE-Aug4</subfield><subfield code="a">DE-1051</subfield><subfield code="a">DE-29T</subfield><subfield code="a">DE-521</subfield><subfield code="a">DE-634</subfield><subfield code="a">DE-83</subfield><subfield code="a">DE-11</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 150</subfield><subfield code="0">(DE-625)143594:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">28</subfield><subfield code="2">sdnb</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Carter, Nicholas P.</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="240" ind1="1" ind2="0"><subfield code="a">Computer architecture</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Computerarchitektur</subfield><subfield code="b">[Programmiermodelle, Prozessordesign und Parallelverarbeitung ; Cache und virtueller Speicher ; 192 praxisnahe Übungen mit Musterlösungen]</subfield><subfield code="c">Nicholas P. Carter</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">IT-Studienausg., 1. Aufl.</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Bonn</subfield><subfield code="b">mitp</subfield><subfield code="c">2003</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">303 S.</subfield><subfield code="b">Ill., graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Computerarchitektur</subfield><subfield code="0">(DE-588)4048717-9</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Computerarchitektur</subfield><subfield code="0">(DE-588)4048717-9</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">DNB Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=010155442&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="943" ind1="1" ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-010155442</subfield></datafield></record></collection>
id	DE-604.BV016424003
illustrated	Illustrated
indexdate	2024-08-24T00:21:48Z
institution	BVB
isbn	3826609077
language	German English
oai_aleph_id	oai:aleph.bib-bvb.de:BVB01-010155442
oclc_num	76445178
open_access_boolean
owner	DE-20 DE-Aug4 DE-1051 DE-29T DE-521 DE-634 DE-83 DE-11
owner_facet	DE-20 DE-Aug4 DE-1051 DE-29T DE-521 DE-634 DE-83 DE-11
physical	303 S. Ill., graph. Darst.
publishDate	2003
publishDateSearch	2003
publishDateSort	2003
publisher	mitp
record_format	marc
spelling	Carter, Nicholas P. Verfasser aut Computer architecture Computerarchitektur [Programmiermodelle, Prozessordesign und Parallelverarbeitung ; Cache und virtueller Speicher ; 192 praxisnahe Übungen mit Musterlösungen] Nicholas P. Carter IT-Studienausg., 1. Aufl. Bonn mitp 2003 303 S. Ill., graph. Darst. txt rdacontent n rdamedia nc rdacarrier Computerarchitektur (DE-588)4048717-9 gnd rswk-swf Computerarchitektur (DE-588)4048717-9 s DE-604 DNB Datenaustausch application/pdf http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=010155442&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA Inhaltsverzeichnis
spellingShingle	Carter, Nicholas P. Computerarchitektur [Programmiermodelle, Prozessordesign und Parallelverarbeitung ; Cache und virtueller Speicher ; 192 praxisnahe Übungen mit Musterlösungen] Computerarchitektur (DE-588)4048717-9 gnd
subject_GND	(DE-588)4048717-9
title	Computerarchitektur [Programmiermodelle, Prozessordesign und Parallelverarbeitung ; Cache und virtueller Speicher ; 192 praxisnahe Übungen mit Musterlösungen]
title_alt	Computer architecture
title_auth	Computerarchitektur [Programmiermodelle, Prozessordesign und Parallelverarbeitung ; Cache und virtueller Speicher ; 192 praxisnahe Übungen mit Musterlösungen]
title_exact_search	Computerarchitektur [Programmiermodelle, Prozessordesign und Parallelverarbeitung ; Cache und virtueller Speicher ; 192 praxisnahe Übungen mit Musterlösungen]
title_full	Computerarchitektur [Programmiermodelle, Prozessordesign und Parallelverarbeitung ; Cache und virtueller Speicher ; 192 praxisnahe Übungen mit Musterlösungen] Nicholas P. Carter
title_fullStr	Computerarchitektur [Programmiermodelle, Prozessordesign und Parallelverarbeitung ; Cache und virtueller Speicher ; 192 praxisnahe Übungen mit Musterlösungen] Nicholas P. Carter
title_full_unstemmed	Computerarchitektur [Programmiermodelle, Prozessordesign und Parallelverarbeitung ; Cache und virtueller Speicher ; 192 praxisnahe Übungen mit Musterlösungen] Nicholas P. Carter
title_short	Computerarchitektur
title_sort	computerarchitektur programmiermodelle prozessordesign und parallelverarbeitung cache und virtueller speicher 192 praxisnahe ubungen mit musterlosungen
title_sub	[Programmiermodelle, Prozessordesign und Parallelverarbeitung ; Cache und virtueller Speicher ; 192 praxisnahe Übungen mit Musterlösungen]
topic	Computerarchitektur (DE-588)4048717-9 gnd
topic_facet	Computerarchitektur
url	http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=010155442&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA
work_keys_str_mv	AT carternicholasp computerarchitecture AT carternicholasp computerarchitekturprogrammiermodelleprozessordesignundparallelverarbeitungcacheundvirtuellerspeicher192praxisnaheubungenmitmusterlosungen

Verfügbarkeit

Es ist kein Print-Exemplar vorhanden.

Fernleihe Bestellen Achtung: Nicht im THWS-Bestand! Inhaltsverzeichnis

MARC

Datensatz im Suchindex

Es ist kein Print-Exemplar vorhanden.

Ähnliche Einträge