Mikrorechner-Technik: 2 Busse, Speicher, Peripherie und Mikrocontroller : mit 17 Tabellen
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Buch |
| Sprache: | German |
| Veröffentlicht: |
Berlin [u.a.]
Springer
2002
|
| Ausgabe: | 3., vollst. überarb. Aufl. |
| Schriftenreihe: | Springer-Lehrbuch
|
| Schlagworte: | |
| Online-Zugang: | Inhaltsverzeichnis |
| Beschreibung: | Literaturverzeichnis Seite [406] - 409 |
| Beschreibung: | XXVII, 425 S. zahlr. graph. Darst. |
| ISBN: | 3540436936 |
Internformat
MARC
| LEADER | 00000nam a22000008cc4500 | ||
|---|---|---|---|
| 001 | BV014605648 | ||
| 003 | DE-604 | ||
| 005 | 20231201 | ||
| 007 | t | ||
| 008 | 020730s2002 gw d||| |||| 00||| ger d | ||
| 016 | 7 | |a 964806444 |2 DE-101 | |
| 020 | |a 3540436936 |9 3-540-43693-6 | ||
| 035 | |a (OCoLC)313979259 | ||
| 035 | |a (DE-599)BVBBV014605648 | ||
| 040 | |a DE-604 |b ger |e rakddb | ||
| 041 | 0 | |a ger | |
| 044 | |a gw |c DE | ||
| 049 | |a DE-92 |a DE-859 |a DE-824 |a DE-573 |a DE-384 |a DE-29T |a DE-210 |a DE-739 |a DE-1046 |a DE-703 |a DE-898 |a DE-1051 |a DE-20 |a DE-862 |a DE-473 |a DE-355 |a DE-634 |a DE-83 |a DE-11 |a DE-B768 |a DE-523 | ||
| 084 | |a ST 160 |0 (DE-625)143599: |2 rvk | ||
| 084 | |a ST 170 |0 (DE-625)143602: |2 rvk | ||
| 100 | 1 | |a Bähring, Helmut |e Verfasser |4 aut | |
| 245 | 1 | 0 | |a Mikrorechner-Technik |n 2 |p Busse, Speicher, Peripherie und Mikrocontroller : mit 17 Tabellen |c Helmut Bähring |
| 250 | |a 3., vollst. überarb. Aufl. | ||
| 264 | 1 | |a Berlin [u.a.] |b Springer |c 2002 | |
| 300 | |a XXVII, 425 S. |b zahlr. graph. Darst. | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 490 | 0 | |a Springer-Lehrbuch | |
| 500 | |a Literaturverzeichnis Seite [406] - 409 | ||
| 655 | 7 | |0 (DE-588)4123623-3 |a Lehrbuch |2 gnd-content | |
| 773 | 0 | 8 | |w (DE-604)BV014605647 |g 2 |
| 856 | 4 | 2 | |m SWB Datenaustausch |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=009928612&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
| 999 | |a oai:aleph.bib-bvb.de:BVB01-009928612 | ||
Datensatz im Suchindex
| DE-BY-862_location | 2000 |
|---|---|
| DE-BY-FWS_call_number | 2000/ST 160 B139(3) -2 |
| DE-BY-FWS_katkey | 194322 |
| DE-BY-FWS_media_number | 083000401208 |
| _version_ | 1806195352414453760 |
| adam_text | INHALTSVERZEICHNIS 1. BUSSYSTEME
..............................................................................
...............................1 1.1 EINFUEHRUNG
...................................................................................................1
1.2 GRUNDLAGEN ZU BUSSYSTEMEN
........................................................................2
1.2.1 DEFINITIONEN UND KLASSIFIZIERUNG
................................................2 1.2.2
BUSTOPOLOGIEN..............................................................................6
1.2.3 KOPPELEINHEITEN
..........................................................................7
1.3 KONZEPTE FUER
BUSSYSTEME.............................................................................9
1.3.1 ABSCHAETZUNG DES
BANDBREITENBEDARFS..........................................9 1.3.2
BUSANKOPPLUNG..........................................................................10
1.3.3 SYNCHRONISATIONS- UND UEBERTRAGUNGSVERFAHREN
.........................11 1.3.4 ADRESSIERUNG DER
BUSKOMPONENTEN...........................................13 1.3.5
BUSZUTEILUNG..............................................................................16
1.4 ZUKUENFTIGE ENTWICKLUNG DER
BUSSYSTEME...................................................20 1.5
PCI-BUS......................................................................................................24
1.5.1
GRUNDLAGEN................................................................................24
1.5.2 TOPOLOGIE
..................................................................................25
1.5.3 BUSSIGNALE
.................................................................................31
1.5.4 SYNCHRONISATIONS- UND UEBERTRAGUNGSVERFAHREN
.........................31 1.5.5 ADRESSIERUNG DER BUSTEILNEHMER
...............................................36 1.5.6 ZUGRIFF ZUM
KONFIGURATIONSBEREICH...........................................37 1.5.7
KONFIGURATIONSBEREICH...............................................................39
1.5.8 BUSANFORDERUNG UND -ZUTEILUNG
................................................43 1.5.9 WEITERE
PCI-BUS-SIGNALE
..........................................................45 1.5.10
ERWEITERUNGEN DES
PCI-BUSSES..................................................45 1.6
SCSI-BUS....................................................................................................51
1.6.1
GRUNDLAGEN................................................................................51
1.6.2 TOPOLOGIE
..................................................................................52
1.6.3 SYNCHRONISATIONS- UND UEBERTRAGUNGSVERFAHREN
.........................53 1.6.4 ADRESSIERUNG DER BUSTEILNEHMER
...............................................55 1.6.5 BUSANFORDERUNG
UND -ZUTEILUNG ................................................56 1.6.6
ABLAUF EINER
BEFEHLSAUSFUEHRUNG................................................56
1.6.7 AUFBAU DER SCSI-NACHRICHTEN UND STATUSINFORMATION ..............60
1.6.8 AUFBAU DER
SCSI-BEFEHLE..........................................................64
1.6.9 ULTRA160-SCSI UND ULTRA320-SCSI
...........................................66 INHALTSVERZEICHNIS XIV 1.7
USB............................................................................................................72
1.7.1
GRUNDLAGEN................................................................................72
1.7.2 TOPOLOGIE
..................................................................................73
1.7.3 SYNCHRONISATIONS- UND UEBERTRAGUNGSVERFAHREN
.........................74 1.7.4 ADRESSIERUNG DER BUSTEILNEHMER
...............................................75 1.7.5 BUSANFORDERUNG
UND -ZUTEILUNG ................................................76 1.7.6
KOMMUNIKATION IM
USB...........................................................77 1.7.7
STRUKTUR DER USB-SOFTWARE
.......................................................83 1.7.8
HOCHGESCHWINDIGKEITS-USB
.....................................................87 1.8
IEEE-1394-BUS (FIREWIRE)
........................................................................92
1.8.1
GRUNDLAGEN................................................................................92
1.8.2 TOPOLOGIE
..................................................................................92
1.8.3 SYNCHRONISATIONS- UND UEBERTRAGUNGSVERFAHREN
.........................94 1.8.4 ADRESSIERUNG DER
BUSKOMPONENTEN...........................................95 1.8.5
BUSANFORDERUNG UND -ZUTEILUNG
................................................95 1.8.6 KOMMUNIKATION
IM FIREWIRE ....................................................96 1.8.7
STRUKTUR DER
FIREWIRE-SOFTWARE...............................................101 1.9
CONTROLLER AREA NETWORK * CAN
.............................................................103 1.9.1
EIGENSCHAFTEN DES CAN-BUSSES
..............................................104 1.9.2
PROTOKOLLSCHICHTEN...................................................................106
1.9.3
BUSZUTEILUNG............................................................................107
1.9.4 BOTSCHAFTENFORMATE
.................................................................109
1.9.5 SICHERHEIT IM CAN
..................................................................113
1.9.6 CAN-BUSCONTROLLER
.................................................................117
1.9.7 HIERARCHISCHE CONTROLLER-BUSSYSTEME
.....................................123 2. AUFBAU UND ORGANISATION DES
ARBEITSSPEICHERS .............................................127 2.1
GRUNDLAGEN...............................................................................................127
2.1.1 WICHTIGE
BEGRIFFE....................................................................127
2.1.2 KLASSIFIZIERUNG VON HALBLEITERSPEICHERN
.................................130 2.1.3 ELEMENTARE GRUNDLAGEN UEBER
HALBLEITERBAUELEMENTE..............133 2.2 PRINZIPIELLER AUFBAU EINES
SPEICHERBAUSTEINS ..........................................137 2.3
FESTWERTSPEICHER.......................................................................................142
2.3.1 IRREVERSIBEL PROGRAMMIERTE ROMS
..........................................142 2.3.2 REVERSIBEL
PROGRAMMIERBARE FESTWERTSPEICHER .......................147 2.4
SCHREIB-/LESE-SPEICHER
............................................................................159
2.4.1 STATISCHE RAM-SPEICHER
.........................................................159 2.4.2
DYNAMISCHE
RAM-SPEICHER....................................................169 2.5
WEITERENTWICKLUNGEN DER DRAM-BAUSTEINE
...........................................178 2.5.1 ENTWICKLUNG DER
SPEICHERKAPAZITAET .........................................178 2.5.2
BANKADRESSIERUNG
....................................................................179
2.5.3 (FAST) PAGE MODE
DRAMS......................................................179 2.5.4
HYPER-PAGE MODE
DRAMS.....................................................182 2.5.5
BURST HYPER-PAGE MODE DRAMS
...........................................183 2.5.6 SYNCHRONES DRAM
.................................................................184
INHALTSVERZEICHNIS XV 2.5.7 DRAMS MIT
ZWEIFLANKEN-UEBERTRAGUNG...................................186 2.5.8 DER
RAMBUS UND DIE DIRECT RDRAMS....................................188 2.6
AUFBAU UND FUNKTION VON
DRAM-CONTROLLERN........................................193 2.6.1
AUFFRISCHLOGIK
.........................................................................193
2.6.2 STEUERLOGIK
..............................................................................197
2.6.3 ECC-LOGIK
..............................................................................199
2.6.4 PROGRAMMIERUNG DES DRAM-CONTROLLERS
...............................200 2.7 ORGANISATION DES ARBEITSSPEICHERS
...........................................................201 2.7.1
SPEICHERBELEGUNGSPLAN............................................................202
2.7.2
ADRESSAUSWAHL..........................................................................203
2.7.3 MODULARER SPEICHERAUFBAU
......................................................205 2.7.4 AUFBAU
EINES SPEICHERMODULS
.................................................207 3. SYSTEMSTEUER-
UND SCHNITTSTELLENBAUSTEINE
.....................................................211 3.1
GRUNDLAGEN...............................................................................................211
3.1.1 KLASSIFIZIERUNG
........................................................................211
3.1.2 SPEICHERBEZOGENE UND ISOLIERTE
ADRESSIERUNG.........................214 3.1.3 ANSCHLUSS DER
SCHNITTSTELLENBAUSTEINE AN DEN *P.....................215 3.1.4 AUFBAU
DER SYSTEMBAUSTEINE
...................................................216 3.1.5
EIN-/AUSGABE-VERFAHREN
.........................................................219 3.1.6
SYNCHRONISATION DER DATENUEBERTRAGUNG
...................................220 3.2
INTERRUPT-CONTROLLER..................................................................................222
3.2.1 EINLEITUNG
................................................................................222
3.2.2 PRINZIPIELLER AUFBAU EINES
INTERRUPT-CONTROLLERS.....................223 3.2.3 DAS
PROGRAMMIERMODELL EINES INTERRUPT-CONTROLLERS ..............225 3.2.4
EINSATZ MEHRERER INTERRUPT-CONTROLLER
.....................................229 3.2.5 INTERRUPTSTEUERUNG IM PC
........................................................232 3.3 DIREKTER
SPEICHERZUGRIFF...........................................................................236
3.3.1 EINLEITUNG
................................................................................236
3.3.2 PRINZIP DER
DMA-UEBERTRAGUNG................................................238 3.3.3
DER AUFBAU EINES DMA-CONTROLLERS
.......................................240 3.3.4 VERSCHIEDENE
DMA-UEBERTRAGUNGSARTEN..................................244 3.3.5
UNTERSCHIEDLICHE DATENBREITE IN REQUESTER UND TARGET...........247 3.3.6
DIE REGISTER DES
STEUERWERKS..................................................248 3.3.7
VERKETTUNG VON DMA-UEBERTRAGUNGEN ....................................250
3.3.8 KASKADIERUNG VON
DMA-CONTROLLERN......................................251 3.3.9
DMA-UEBERTRAGUNGEN UEBER DEN PCI-BUS.................................252
3.3.10
PEC-KANAELE.............................................................................253
3.4
ZEITGEBER-/ZAEHLER-BAUSTEINE.....................................................................257
3.4.1 PRINZIPIELLER AUFBAU EINES ZEITGEBER-/ZAEHLER-BAUSTEINS
.........258 3.4.2 DIE VERSCHIEDENEN
ZAEHLMODI...................................................260 3.4.3
PROGRAMMIERMODELL.................................................................260
3.4.4
TIMER-FUNKTIONEN....................................................................262
3.4.5 ZEITPROZESSOREN
.......................................................................274
3.4.6 FALLSTUDIE: ECHTZEIT-UHREN-BAUSTEIN
HD146818.....................277 INHALTSVERZEICHNIS XVI 3.5 BAUSTEINE
FUER PARALLELE
SCHNITTSTELLEN.......................................................279
3.5.1 PRINZIPIELLER AUFBAU
................................................................280
3.5.2 AUFBAU DER AUSFUEHRUNGSEINHEIT
..............................................281 3.5.3 FALLSTUDIE:
PPI-BAUSTEIN 8255 VON INTEL..................................284 3.5.4
ANWENDUNGSBEISPIEL: CENTRONICS-SCHNITTSTELLE .......................290
3.5.5 KOMMUNIKATIONSPORTS
.............................................................295 3.5.6
ALTERNATIVE NUTZUNG VON PARALLELPORTS
....................................297 3.6 ASYNCHRONE SERIELLE
SCHNITTSTELLEN
...........................................................298 3.6.1
GRUNDLAGEN..............................................................................298
3.6.2 SYNCHRONISATIONSVERFAHREN
......................................................299 3.6.3
V.24-SCHNITTSTELLE....................................................................302
3.6.4 AUFBAU EINES BAUSTEINS FUER ASYNCHRONE
SCHNITTSTELLEN............306 3.6.5 DAS PROGRAMMIERMODELL DES
ACIA-BAUSTEINS........................309 3.7 SYNCHRONE, SERIELLE
SCHNITTSTELLEN.............................................................315
3.7.1 ZEICHENORIENTIERTE
UEBERTRAGUNG...............................................315 3.7.2
BITORIENTIERTE UEBERTRAGUNG
......................................................319 3.7.3 EXKURS:
BEISPIELE ZU SYNCHRONEN, SERIELLEN SCHNITTSTELLEN.......325 3.8
BAUSTEINE ZUR A/D- UND D/A-WANDLUNG
..................................................341 3.8.1
DIGITAL/ANALOG-WANDLUNG.......................................................341
3.8.2
ANALOG/DIGITAL-WANDLUNG.......................................................343
3.9
SUPER-I/O-BAUSTEINE.................................................................................348
4. MIKROCONTROLLER
.................................................................................................349
4.1
EINLEITUNG.................................................................................................349
4.2 MIKROCONTROLLER-EIGENSCHAFTEN UND EINSATZGEBIETE
.................................352 4.3 TYPISCHER AUFBAU EINES
MIKROCONTROLLERS................................................354
4.3.1 BESCHREIBUNG DER KOMPONENTEN
.............................................354 4.3.2 STEUERUNG DER
LEISTUNGSAUFNAHME ..........................................361 4.3.3
SPEZIALBEFEHLE BEI MIKROCONTROLLERN
.......................................362 4.3.4 EXKURS: JTAG-TEST-PORT
.........................................................365 4.3.5
EXKURS: FEHLERSUCHE IN MASCHINENPROGRAMMEN .....................372 4.4
PRODUKTBEISPIELE.......................................................................................37
8 4.4.1
8-BIT-CONTROLLER........................................................................378
4.4.2 16-BIT-CONTROLLER: SIEMENS/INFINEON
C167CR.........................383 4.4.3
32-BIT-CONTROLLER......................................................................384
4.5 MISCHFORMEN AUS MIKROCONTROLLERN UND
DSPS.........................................390 4.5.1 DSP ALS
MOTORCONTROLLER..........................................................391
4.5.2
HOCHLEISTUNGS-DSC.................................................................393
4.5.3 KOMBINIERTE
MIKROCONTROLLER-DSP-BAUSTEINE.........................396 4.6 EINE
KOMPLEXE
MIKROCONTROLLER-DSP-ANWENDUNG..................................399
LITERATURVERZEICHNIS
................................................................................................405
INDEX
.........................................................................................................................411
|
| any_adam_object | 1 |
| author | Bähring, Helmut |
| author_facet | Bähring, Helmut |
| author_role | aut |
| author_sort | Bähring, Helmut |
| author_variant | h b hb |
| building | Verbundindex |
| bvnumber | BV014605648 |
| classification_rvk | ST 160 ST 170 |
| ctrlnum | (OCoLC)313979259 (DE-599)BVBBV014605648 |
| discipline | Informatik |
| edition | 3., vollst. überarb. Aufl. |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>01553nam a22003738cc4500</leader><controlfield tag="001">BV014605648</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20231201 </controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">020730s2002 gw d||| |||| 00||| ger d</controlfield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">964806444</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3540436936</subfield><subfield code="9">3-540-43693-6</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)313979259</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV014605648</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">DE</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-92</subfield><subfield code="a">DE-859</subfield><subfield code="a">DE-824</subfield><subfield code="a">DE-573</subfield><subfield code="a">DE-384</subfield><subfield code="a">DE-29T</subfield><subfield code="a">DE-210</subfield><subfield code="a">DE-739</subfield><subfield code="a">DE-1046</subfield><subfield code="a">DE-703</subfield><subfield code="a">DE-898</subfield><subfield code="a">DE-1051</subfield><subfield code="a">DE-20</subfield><subfield code="a">DE-862</subfield><subfield code="a">DE-473</subfield><subfield code="a">DE-355</subfield><subfield code="a">DE-634</subfield><subfield code="a">DE-83</subfield><subfield code="a">DE-11</subfield><subfield code="a">DE-B768</subfield><subfield code="a">DE-523</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 160</subfield><subfield code="0">(DE-625)143599:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 170</subfield><subfield code="0">(DE-625)143602:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Bähring, Helmut</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Mikrorechner-Technik</subfield><subfield code="n">2</subfield><subfield code="p">Busse, Speicher, Peripherie und Mikrocontroller : mit 17 Tabellen</subfield><subfield code="c">Helmut Bähring</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">3., vollst. überarb. Aufl.</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Berlin [u.a.]</subfield><subfield code="b">Springer</subfield><subfield code="c">2002</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">XXVII, 425 S.</subfield><subfield code="b">zahlr. graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="0" ind2=" "><subfield code="a">Springer-Lehrbuch</subfield></datafield><datafield tag="500" ind1=" " ind2=" "><subfield code="a">Literaturverzeichnis Seite [406] - 409</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4123623-3</subfield><subfield code="a">Lehrbuch</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="773" ind1="0" ind2="8"><subfield code="w">(DE-604)BV014605647</subfield><subfield code="g">2</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">SWB Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=009928612&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-009928612</subfield></datafield></record></collection> |
| genre | (DE-588)4123623-3 Lehrbuch gnd-content |
| genre_facet | Lehrbuch |
| id | DE-604.BV014605648 |
| illustrated | Illustrated |
| indexdate | 2024-08-01T16:21:52Z |
| institution | BVB |
| isbn | 3540436936 |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-009928612 |
| oclc_num | 313979259 |
| open_access_boolean | |
| owner | DE-92 DE-859 DE-824 DE-573 DE-384 DE-29T DE-210 DE-739 DE-1046 DE-703 DE-898 DE-BY-UBR DE-1051 DE-20 DE-862 DE-BY-FWS DE-473 DE-BY-UBG DE-355 DE-BY-UBR DE-634 DE-83 DE-11 DE-B768 DE-523 |
| owner_facet | DE-92 DE-859 DE-824 DE-573 DE-384 DE-29T DE-210 DE-739 DE-1046 DE-703 DE-898 DE-BY-UBR DE-1051 DE-20 DE-862 DE-BY-FWS DE-473 DE-BY-UBG DE-355 DE-BY-UBR DE-634 DE-83 DE-11 DE-B768 DE-523 |
| physical | XXVII, 425 S. zahlr. graph. Darst. |
| publishDate | 2002 |
| publishDateSearch | 2002 |
| publishDateSort | 2002 |
| publisher | Springer |
| record_format | marc |
| series2 | Springer-Lehrbuch |
| spellingShingle | Bähring, Helmut Mikrorechner-Technik |
| subject_GND | (DE-588)4123623-3 |
| title | Mikrorechner-Technik |
| title_auth | Mikrorechner-Technik |
| title_exact_search | Mikrorechner-Technik |
| title_full | Mikrorechner-Technik 2 Busse, Speicher, Peripherie und Mikrocontroller : mit 17 Tabellen Helmut Bähring |
| title_fullStr | Mikrorechner-Technik 2 Busse, Speicher, Peripherie und Mikrocontroller : mit 17 Tabellen Helmut Bähring |
| title_full_unstemmed | Mikrorechner-Technik 2 Busse, Speicher, Peripherie und Mikrocontroller : mit 17 Tabellen Helmut Bähring |
| title_short | Mikrorechner-Technik |
| title_sort | mikrorechner technik busse speicher peripherie und mikrocontroller mit 17 tabellen |
| topic_facet | Lehrbuch |
| url | http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=009928612&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| volume_link | (DE-604)BV014605647 |
| work_keys_str_mv | AT bahringhelmut mikrorechnertechnik2 |
Inhaltsverzeichnis
THWS Schweinfurt Zentralbibliothek Lesesaal
| Signatur: |
2000 ST 160 B139(3) |
|---|---|
| Exemplar 1 | ausleihbar Verfügbar Bestellen |