Realisierung von ratenkompatibel gelochten Faltungscodes auf einem Signalprozessor:
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Buch |
| Sprache: | German |
| Schlagworte: | |
| Beschreibung: | München, Techn. Univ., Dipl.-Arb., 1988 |
Internformat
MARC
| LEADER | 00000nam a2200000 ca4500 | ||
|---|---|---|---|
| 001 | BV014571822 | ||
| 003 | DE-604 | ||
| 005 | 00000000000000.0 | ||
| 007 | t | ||
| 008 | 020718nuuuuuuuu m||| 00||| ger d | ||
| 035 | |a (DE-599)BVBBV014571822 | ||
| 040 | |a DE-604 |b ger |e rakwb | ||
| 041 | 0 | |a ger | |
| 100 | 1 | |a Papanagnou, Joanis |e Verfasser |4 aut | |
| 245 | 1 | 0 | |a Realisierung von ratenkompatibel gelochten Faltungscodes auf einem Signalprozessor |c Joanis Papanagnou |
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 500 | |a München, Techn. Univ., Dipl.-Arb., 1988 | ||
| 655 | 7 | |0 (DE-588)4113937-9 |a Hochschulschrift |2 gnd-content | |
| 999 | |a oai:aleph.bib-bvb.de:BVB01-012723710 | ||
Datensatz im Suchindex
| _version_ | 1804132653697335296 |
|---|---|
| any_adam_object | |
| author | Papanagnou, Joanis |
| author_facet | Papanagnou, Joanis |
| author_role | aut |
| author_sort | Papanagnou, Joanis |
| author_variant | j p jp |
| building | Verbundindex |
| bvnumber | BV014571822 |
| ctrlnum | (DE-599)BVBBV014571822 |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>00694nam a2200217 ca4500</leader><controlfield tag="001">BV014571822</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">00000000000000.0</controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">020718nuuuuuuuu m||| 00||| ger d</controlfield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV014571822</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakwb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Papanagnou, Joanis</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Realisierung von ratenkompatibel gelochten Faltungscodes auf einem Signalprozessor</subfield><subfield code="c">Joanis Papanagnou</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="500" ind1=" " ind2=" "><subfield code="a">München, Techn. Univ., Dipl.-Arb., 1988</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4113937-9</subfield><subfield code="a">Hochschulschrift</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-012723710</subfield></datafield></record></collection> |
| genre | (DE-588)4113937-9 Hochschulschrift gnd-content |
| genre_facet | Hochschulschrift |
| id | DE-604.BV014571822 |
| illustrated | Not Illustrated |
| indexdate | 2024-07-09T19:56:15Z |
| institution | BVB |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-012723710 |
| open_access_boolean | |
| publishDateSort | 0000 |
| record_format | marc |
| spelling | Papanagnou, Joanis Verfasser aut Realisierung von ratenkompatibel gelochten Faltungscodes auf einem Signalprozessor Joanis Papanagnou txt rdacontent n rdamedia nc rdacarrier München, Techn. Univ., Dipl.-Arb., 1988 (DE-588)4113937-9 Hochschulschrift gnd-content |
| spellingShingle | Papanagnou, Joanis Realisierung von ratenkompatibel gelochten Faltungscodes auf einem Signalprozessor |
| subject_GND | (DE-588)4113937-9 |
| title | Realisierung von ratenkompatibel gelochten Faltungscodes auf einem Signalprozessor |
| title_auth | Realisierung von ratenkompatibel gelochten Faltungscodes auf einem Signalprozessor |
| title_exact_search | Realisierung von ratenkompatibel gelochten Faltungscodes auf einem Signalprozessor |
| title_full | Realisierung von ratenkompatibel gelochten Faltungscodes auf einem Signalprozessor Joanis Papanagnou |
| title_fullStr | Realisierung von ratenkompatibel gelochten Faltungscodes auf einem Signalprozessor Joanis Papanagnou |
| title_full_unstemmed | Realisierung von ratenkompatibel gelochten Faltungscodes auf einem Signalprozessor Joanis Papanagnou |
| title_short | Realisierung von ratenkompatibel gelochten Faltungscodes auf einem Signalprozessor |
| title_sort | realisierung von ratenkompatibel gelochten faltungscodes auf einem signalprozessor |
| topic_facet | Hochschulschrift |
| work_keys_str_mv | AT papanagnoujoanis realisierungvonratenkompatibelgelochtenfaltungscodesaufeinemsignalprozessor |