Hardwarearchitekturen für künstliche biomorphe neuronale Netze:
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Buch |
| Sprache: | German |
| Veröffentlicht: |
Düsseldorf
VDI-Verl.
2001
|
| Ausgabe: | Als Ms. gedr. |
| Schriftenreihe: | Fortschritt-Berichte VDI
Reihe 9, Elektrotechnik, Elektronik ; 344 |
| Schlagworte: | |
| Online-Zugang: | Inhaltsverzeichnis |
| Beschreibung: | Zugl.: Dortmund, Univ., Diss., 2001 |
| Beschreibung: | X, 127 S. Ill., graph. Darst. |
| ISBN: | 3183344092 |
Internformat
MARC
| LEADER | 00000nam a2200000 cb4500 | ||
|---|---|---|---|
| 001 | BV014038702 | ||
| 003 | DE-604 | ||
| 005 | 20020104 | ||
| 007 | t| | ||
| 008 | 011127s2001 gw ad|| mm|| 00||| ger d | ||
| 016 | 7 | |a 962699551 |2 DE-101 | |
| 020 | |a 3183344092 |9 3-18-334409-2 | ||
| 035 | |a (OCoLC)722922727 | ||
| 035 | |a (DE-599)BVBBV014038702 | ||
| 040 | |a DE-604 |b ger |e rakddb | ||
| 041 | 0 | |a ger | |
| 044 | |a gw |c DE | ||
| 049 | |a DE-210 |a DE-83 | ||
| 084 | |a ZN 4940 |0 (DE-625)157423: |2 rvk | ||
| 100 | 1 | |a Rossmann, Markus Lars |e Verfasser |4 aut | |
| 245 | 1 | 0 | |a Hardwarearchitekturen für künstliche biomorphe neuronale Netze |c Markus Lars Rossmann |
| 250 | |a Als Ms. gedr. | ||
| 264 | 1 | |a Düsseldorf |b VDI-Verl. |c 2001 | |
| 300 | |a X, 127 S. |b Ill., graph. Darst. | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 490 | 1 | |a Fortschritt-Berichte VDI : Reihe 9, Elektrotechnik, Elektronik |v 344 | |
| 500 | |a Zugl.: Dortmund, Univ., Diss., 2001 | ||
| 650 | 0 | 7 | |a Field programmable gate array |0 (DE-588)4347749-5 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Nervenzelle |0 (DE-588)4041649-5 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Hardwareentwurf |0 (DE-588)4159103-3 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Neurocomputer |0 (DE-588)4200446-9 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Implementierung |g Informatik |0 (DE-588)4026663-1 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a VLSI |0 (DE-588)4117388-0 |2 gnd |9 rswk-swf |
| 655 | 7 | |0 (DE-588)4113937-9 |a Hochschulschrift |2 gnd-content | |
| 689 | 0 | 0 | |a Neurocomputer |0 (DE-588)4200446-9 |D s |
| 689 | 0 | 1 | |a Hardwareentwurf |0 (DE-588)4159103-3 |D s |
| 689 | 0 | 2 | |a VLSI |0 (DE-588)4117388-0 |D s |
| 689 | 0 | 3 | |a Nervenzelle |0 (DE-588)4041649-5 |D s |
| 689 | 0 | 4 | |a Implementierung |g Informatik |0 (DE-588)4026663-1 |D s |
| 689 | 0 | 5 | |a Field programmable gate array |0 (DE-588)4347749-5 |D s |
| 689 | 0 | |5 DE-604 | |
| 830 | 0 | |a Fortschritt-Berichte VDI |v Reihe 9, Elektrotechnik, Elektronik ; 344 |w (DE-604)BV047505631 |9 344 | |
| 856 | 4 | 2 | |m DNB Datenaustausch |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=009613073&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
| 943 | 1 | |a oai:aleph.bib-bvb.de:BVB01-009613073 | |
Datensatz im Suchindex
| _version_ | 1816444577582678016 |
|---|---|
| adam_text |
V
INHALTSVERZEICHNIS
1
EINLEITUNG
1
2
DAS
KUENSTLICHE
NEURON
VON
MANTEUFFEL
5
2.1
NEURON
.
5
2.2
SYNAPSEN
.
6
2.3
ERREGUNG
UND
AKTIVIERUNG
DES
NEURONS
.
8
2.4
SYNAPTISCHE
KURZZEITDYNAMIK
.
9
2.5
LEMVERFAHREN
.
10
2.5.1
LANGZEITDYNAMIK
.
10
2.5.2
HEBBSCHES
LERNEN
.
12
2.5.3
MODIFIZIERTES
HEBBSCHES
LERNEN
.
14
3
GESICHTSPUNKTE
EINER
VLSI-GERECHTEN
UMSETZUNG
18
3.1
SCHNITTSTELLE
DES
NEURONS
.
18
3.2
IMPLEMENTIERUNGSASPEKTE
.
20
3.3
ANALOGE
IMPLEMENTIERUNG
.
21
4
VLSI-GERECHTE
UMSETZUNG
DES
NEURONS
25
4.1
FPGA-BASIERTE
UMSETZUNG
.
25
4.2
EINFLUSS
DES
DISKRETISIERUNGSEFFEKTS
.
27
4.3
SYNAPTISCHER
TIEFPASSFILTER
.
28
4.4
GEWICHTSSPEICHER
.
31
4.5
MULTIPLIZIERER
.
32
4.6
SUMMIERER
.
33
4.7
BEWERTUNGSFUNKTION
.
33
4.8
FAZIT
.
34
5
SCHALTUNGSARCHITEKTUREN
DES
KUENSTLICHEN
NEURONS
36
5.1
BITSERIELLE
ANSAETZE
.
37
5.1.1
BISEC-ARCHITEKTUR
.
37
VI
INHALTSVERZEICHNIS
5.1.2
BISTOC-ARCHITEKTUR
.
40
5.2
BITPARALLELE
UMSETZUNG:
BIPAC-ARCHITEKTUR
.
45
5.3
BEWERTUNG
DER
ANSAETZE
.
48
6
IMPLEMENTIERUNG
EINES
KUENSTLICHEN
NEURONALEN
NETZES
51
6.1
STRUKTUR
DES
NETZES
.
51
6.2
RAEUMLICH
VERTEILTE
PARALLELVERARBEITUNG
.
52
6.3
ZEITMULTIPLEXVERFAHREN
.
53
6.4
PIPELINEVERARBEITUNG
IM
ZEITMULTIPLEX
.
59
6.5
NETZWERKWEITE
KOMMUNIKATION
.
62
7
ANWENDERKONFIGURIERBARER
NEUROCOMPUTER:
ENDEAVOUR
67
7.1
SYSTEMARCHITEKTUR
.
68
7.2
AUFBAU
DES
RECHNERS
ENDEAVOUR
.
70
7.2.1
SYSTEMKONFIGURATION
.
70
7.2.2
SYSTEMCONTROLLER
.
73
7.2.3
AUFBAU
EINES
MODULS
.
73
7.2.4
HIGH-SPEED-BUS
.
81
7.2.5
TAKTVERTEILUNG
.
83
7.2.6
PHASEN
DER
ABLAUFSTEUERUNG
.
84
7.3
SOFTWARE
ZUM
EINSATZ
DES
SYSTEMS
.
89
7.4
REALISIERUNG
DES
ENDEAVOUR-SYSTEMS
.
94
7.5
ENDEAVOUR
MIT
SEINEN
CHARAKTERISTISCHEN
DATEN
.
100
8
ANWENDUNGEN
104
8.1
KOLLISIONSVERMEIDUNG
EINES
ROLLSTUHLS
.
104
8.2
ADAPTIVE
GESCHWINDIGKEITSREGELUNG
.
106
8.3
NEUE
ARCHITEKTUREN
FUER
KUENSTLICHE
NEURONALE
NETZE
.
HO
8.4
AUSBLICK
.
111
9
ZUSAMMENFASSUNG
113 |
| any_adam_object | 1 |
| author | Rossmann, Markus Lars |
| author_facet | Rossmann, Markus Lars |
| author_role | aut |
| author_sort | Rossmann, Markus Lars |
| author_variant | m l r ml mlr |
| building | Verbundindex |
| bvnumber | BV014038702 |
| classification_rvk | ZN 4940 |
| ctrlnum | (OCoLC)722922727 (DE-599)BVBBV014038702 |
| discipline | Elektrotechnik / Elektronik / Nachrichtentechnik |
| edition | Als Ms. gedr. |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>00000nam a2200000 cb4500</leader><controlfield tag="001">BV014038702</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20020104</controlfield><controlfield tag="007">t|</controlfield><controlfield tag="008">011127s2001 gw ad|| mm|| 00||| ger d</controlfield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">962699551</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3183344092</subfield><subfield code="9">3-18-334409-2</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)722922727</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV014038702</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">DE</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-210</subfield><subfield code="a">DE-83</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 4940</subfield><subfield code="0">(DE-625)157423:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Rossmann, Markus Lars</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Hardwarearchitekturen für künstliche biomorphe neuronale Netze</subfield><subfield code="c">Markus Lars Rossmann</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">Als Ms. gedr.</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Düsseldorf</subfield><subfield code="b">VDI-Verl.</subfield><subfield code="c">2001</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">X, 127 S.</subfield><subfield code="b">Ill., graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="1" ind2=" "><subfield code="a">Fortschritt-Berichte VDI : Reihe 9, Elektrotechnik, Elektronik</subfield><subfield code="v">344</subfield></datafield><datafield tag="500" ind1=" " ind2=" "><subfield code="a">Zugl.: Dortmund, Univ., Diss., 2001</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Field programmable gate array</subfield><subfield code="0">(DE-588)4347749-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Nervenzelle</subfield><subfield code="0">(DE-588)4041649-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Hardwareentwurf</subfield><subfield code="0">(DE-588)4159103-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Neurocomputer</subfield><subfield code="0">(DE-588)4200446-9</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Implementierung</subfield><subfield code="g">Informatik</subfield><subfield code="0">(DE-588)4026663-1</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">VLSI</subfield><subfield code="0">(DE-588)4117388-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4113937-9</subfield><subfield code="a">Hochschulschrift</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Neurocomputer</subfield><subfield code="0">(DE-588)4200446-9</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Hardwareentwurf</subfield><subfield code="0">(DE-588)4159103-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="2"><subfield code="a">VLSI</subfield><subfield code="0">(DE-588)4117388-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="3"><subfield code="a">Nervenzelle</subfield><subfield code="0">(DE-588)4041649-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="4"><subfield code="a">Implementierung</subfield><subfield code="g">Informatik</subfield><subfield code="0">(DE-588)4026663-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="5"><subfield code="a">Field programmable gate array</subfield><subfield code="0">(DE-588)4347749-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="830" ind1=" " ind2="0"><subfield code="a">Fortschritt-Berichte VDI</subfield><subfield code="v">Reihe 9, Elektrotechnik, Elektronik ; 344</subfield><subfield code="w">(DE-604)BV047505631</subfield><subfield code="9">344</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">DNB Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=009613073&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="943" ind1="1" ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-009613073</subfield></datafield></record></collection> |
| genre | (DE-588)4113937-9 Hochschulschrift gnd-content |
| genre_facet | Hochschulschrift |
| id | DE-604.BV014038702 |
| illustrated | Illustrated |
| indexdate | 2024-11-22T17:28:58Z |
| institution | BVB |
| isbn | 3183344092 |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-009613073 |
| oclc_num | 722922727 |
| open_access_boolean | |
| owner | DE-210 DE-83 |
| owner_facet | DE-210 DE-83 |
| physical | X, 127 S. Ill., graph. Darst. |
| publishDate | 2001 |
| publishDateSearch | 2001 |
| publishDateSort | 2001 |
| publisher | VDI-Verl. |
| record_format | marc |
| series | Fortschritt-Berichte VDI |
| series2 | Fortschritt-Berichte VDI : Reihe 9, Elektrotechnik, Elektronik |
| spelling | Rossmann, Markus Lars Verfasser aut Hardwarearchitekturen für künstliche biomorphe neuronale Netze Markus Lars Rossmann Als Ms. gedr. Düsseldorf VDI-Verl. 2001 X, 127 S. Ill., graph. Darst. txt rdacontent n rdamedia nc rdacarrier Fortschritt-Berichte VDI : Reihe 9, Elektrotechnik, Elektronik 344 Zugl.: Dortmund, Univ., Diss., 2001 Field programmable gate array (DE-588)4347749-5 gnd rswk-swf Nervenzelle (DE-588)4041649-5 gnd rswk-swf Hardwareentwurf (DE-588)4159103-3 gnd rswk-swf Neurocomputer (DE-588)4200446-9 gnd rswk-swf Implementierung Informatik (DE-588)4026663-1 gnd rswk-swf VLSI (DE-588)4117388-0 gnd rswk-swf (DE-588)4113937-9 Hochschulschrift gnd-content Neurocomputer (DE-588)4200446-9 s Hardwareentwurf (DE-588)4159103-3 s VLSI (DE-588)4117388-0 s Nervenzelle (DE-588)4041649-5 s Implementierung Informatik (DE-588)4026663-1 s Field programmable gate array (DE-588)4347749-5 s DE-604 Fortschritt-Berichte VDI Reihe 9, Elektrotechnik, Elektronik ; 344 (DE-604)BV047505631 344 DNB Datenaustausch application/pdf http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=009613073&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA Inhaltsverzeichnis |
| spellingShingle | Rossmann, Markus Lars Hardwarearchitekturen für künstliche biomorphe neuronale Netze Fortschritt-Berichte VDI Field programmable gate array (DE-588)4347749-5 gnd Nervenzelle (DE-588)4041649-5 gnd Hardwareentwurf (DE-588)4159103-3 gnd Neurocomputer (DE-588)4200446-9 gnd Implementierung Informatik (DE-588)4026663-1 gnd VLSI (DE-588)4117388-0 gnd |
| subject_GND | (DE-588)4347749-5 (DE-588)4041649-5 (DE-588)4159103-3 (DE-588)4200446-9 (DE-588)4026663-1 (DE-588)4117388-0 (DE-588)4113937-9 |
| title | Hardwarearchitekturen für künstliche biomorphe neuronale Netze |
| title_auth | Hardwarearchitekturen für künstliche biomorphe neuronale Netze |
| title_exact_search | Hardwarearchitekturen für künstliche biomorphe neuronale Netze |
| title_full | Hardwarearchitekturen für künstliche biomorphe neuronale Netze Markus Lars Rossmann |
| title_fullStr | Hardwarearchitekturen für künstliche biomorphe neuronale Netze Markus Lars Rossmann |
| title_full_unstemmed | Hardwarearchitekturen für künstliche biomorphe neuronale Netze Markus Lars Rossmann |
| title_short | Hardwarearchitekturen für künstliche biomorphe neuronale Netze |
| title_sort | hardwarearchitekturen fur kunstliche biomorphe neuronale netze |
| topic | Field programmable gate array (DE-588)4347749-5 gnd Nervenzelle (DE-588)4041649-5 gnd Hardwareentwurf (DE-588)4159103-3 gnd Neurocomputer (DE-588)4200446-9 gnd Implementierung Informatik (DE-588)4026663-1 gnd VLSI (DE-588)4117388-0 gnd |
| topic_facet | Field programmable gate array Nervenzelle Hardwareentwurf Neurocomputer Implementierung Informatik VLSI Hochschulschrift |
| url | http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=009613073&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| volume_link | (DE-604)BV047505631 |
| work_keys_str_mv | AT rossmannmarkuslars hardwarearchitekturenfurkunstlichebiomorpheneuronalenetze |