Verfügbarkeit: VHDL-Synthese

VHDL-Synthese: Entwurf digitaler Schaltungen und Systeme

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Reichardt, Jürgen 1952- (VerfasserIn), Schwarz, Bernd (VerfasserIn)
Format:	Buch
Sprache:	German
Veröffentlicht:	München [u.a.] Oldenbourg 2001
Ausgabe:	2., überarb. Aufl.
Schlagworte:	Digitales System Schaltungssynthese VHDL Digitalschaltung Lehrbuch
Online-Zugang:	Inhaltsverzeichnis
Beschreibung:	Literaturverzeichnis Seite [275] - 277
Beschreibung:	X, 285 S. graph. Darst.
ISBN:	3486258095

Internformat

MARC


LEADER	00000nam a22000008c 4500
001	BV013926548
003	DE-604
005	20231019
007	t
008	010918s2001 d\|\|\| \|\|\|\| 00\|\|\| ger d
016	7		\|a 962022322 \|2 DE-101
020			\|a 3486258095 \|9 3-486-25809-5
035			\|a (OCoLC)76250723
035			\|a (DE-599)BVBBV013926548
040			\|a DE-604 \|b ger \|e rakddb
041	0		\|a ger
049			\|a DE-210 \|a DE-91 \|a DE-91G \|a DE-12 \|a DE-29T \|a DE-859 \|a DE-898 \|a DE-1046 \|a DE-862 \|a DE-858 \|a DE-384 \|a DE-1051 \|a DE-706 \|a DE-634
082	0		\|a 621.395 \|2 22/ger
084			\|a ST 250 \|0 (DE-625)143626: \|2 rvk
084			\|a ZN 5400 \|0 (DE-625)157454: \|2 rvk
084			\|a ZN 5405 \|0 (DE-625)157455: \|2 rvk
084			\|a ZN 5620 \|0 (DE-625)157469: \|2 rvk
084			\|a 620 \|2 sdnb
084			\|a 37 \|2 sdnb
084			\|a ELT 450f \|2 stub
084			\|a DAT 190f \|2 stub
084			\|a 28 \|2 sdnb
100	1		\|a Reichardt, Jürgen \|d 1952- \|e Verfasser \|0 (DE-588)138762449 \|4 aut
245	1	0	\|a VHDL-Synthese \|b Entwurf digitaler Schaltungen und Systeme \|c von Jürgen Reichardt und Bernd Schwarz
246	1	3	\|a VHDL Synthese
250			\|a 2., überarb. Aufl.
264		1	\|a München [u.a.] \|b Oldenbourg \|c 2001
300			\|a X, 285 S. \|b graph. Darst.
336			\|b txt \|2 rdacontent
337			\|b n \|2 rdamedia
338			\|b nc \|2 rdacarrier
500			\|a Literaturverzeichnis Seite [275] - 277
650	0	7	\|a Digitales System \|0 (DE-588)4012300-5 \|2 gnd \|9 rswk-swf
650	0	7	\|a Schaltungssynthese \|0 (DE-588)4449456-7 \|2 gnd \|9 rswk-swf
650	0	7	\|a VHDL \|0 (DE-588)4254792-1 \|2 gnd \|9 rswk-swf
650	0	7	\|a Digitalschaltung \|0 (DE-588)4012295-5 \|2 gnd \|9 rswk-swf
655		7	\|8 1\p \|0 (DE-588)4123623-3 \|a Lehrbuch \|2 gnd-content
689	0	0	\|a VHDL \|0 (DE-588)4254792-1 \|D s
689	0	1	\|a Schaltungssynthese \|0 (DE-588)4449456-7 \|D s
689	0		\|5 DE-604
689	1	0	\|a VHDL \|0 (DE-588)4254792-1 \|D s
689	1	1	\|a Digitalschaltung \|0 (DE-588)4012295-5 \|D s
689	1		\|5 DE-604
689	2	0	\|a VHDL \|0 (DE-588)4254792-1 \|D s
689	2	1	\|a Digitales System \|0 (DE-588)4012300-5 \|D s
689	2		\|5 DE-604
689	3	0	\|a VHDL \|0 (DE-588)4254792-1 \|D s
689	3		\|8 2\p \|5 DE-604
700	1		\|a Schwarz, Bernd \|e Verfasser \|4 aut
856	4	2	\|m HEBIS Datenaustausch Darmstadt \|q application/pdf \|u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=009530218&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA \|3 Inhaltsverzeichnis
883	1		\|8 1\p \|a cgwrk \|d 20201028 \|q DE-101 \|u https://d-nb.info/provenance/plan#cgwrk
883	1		\|8 2\p \|a cgwrk \|d 20201028 \|q DE-101 \|u https://d-nb.info/provenance/plan#cgwrk
943	1		\|a oai:aleph.bib-bvb.de:BVB01-009530218

Datensatz im Suchindex

DE-BY-862_location	2000
DE-BY-FWS_call_number	2000/ZN 5620 R348(2)
DE-BY-FWS_katkey	188875
DE-BY-FWS_media_number	083000352913 083000352866 083000352811
_version_	1806528767342936064
adam_text	VHDL-SYNTHESE ENTWURF DIGITALER SCHALTUNGEN UND SYSTEME VON PROF. DR. RER. NAT. JUERGEN REICHARDT UND PROF. DR.-ING. BERND SCHWARZ FACHHOCHSCHULE HAMBURG 2., UEBERARBEITETE AUFLAGE OLDENBOURG VERLAG MUENCHEN WIEN INHALTSVERZEICHNIS 1 EINLEITUNG UND UEBERSICHT 1 1.1 MOTIVATION 1 1.2 ZIELE UND ORGANISATION DIESES BUCHES 2 1.3 SYNTAXNOTATION 5 2 SYNTHESE EINFACHER SCHALTNETZE 7 2.1 ENTITY, ARCHITEKTUR UND SIGNALE 7 2.1.1 DEKLARATION UND VERWENDUNG LOKALER SIGNALE 10 2.1.2 RICHTUNGSMODI VON SIGNALSCHNITTSTELLEN 11 2.1.3 DEKLARATION VON BUSSIGNALEN 13 2.2 SIMULATION VON VHDL-ENTWUERFEN 13 2.3 SCHALTNETZE MIT BOOLESCHEN GLEICHUNGEN 16 2.4 SYNTHESE SELEKTIVER UND BEDINGTER SIGNALZUWEISUNGEN 19 2.5 UEBUNGSAUFGABEN 24 3 ENTWURF DIGITALER FUNKTIONSELEMENTE MIT PROZESSEN 27 3.1 PROZESSE 27 3.1.1 DEKLARATION UND AUSFUEHRUNG VON PROZESSEN 28 3.2 SCHALTNETZE MIT SEQUENTIELLEN ANWEISUNGEN 32 3.2.1 DIE CASE-ANWEISUNG 32 3.2.2 DIE IF-ANWEISUNG 36 3.2.3 SCHLEIFENKONSTRUKTE 39 3.2.3.1 FOR LOOP 40 3.2.3.2 WHILE LOOP 41 3.2.4 SIMULATIONSSPEZIFISCHE PROZESSE FUER TESTUMGEBUNGEN 43 3.3 EINFACHE SCHALTWERKE 45 3.3.1 D-FLIPFLOPS UND REGISTER 45 3.3.1.1 VHDL-BESCHREIBUNG MIT SIGNALEN 45 3.3.1.2 TESTBENCH ZUM D-FLIPFLOP 48 3.3.1.3 ENTWURF VON REGISTERN 49 3.3.1.4 VERWENDUNG VON VARIABLEN IN TAKTSYNCHRONEN PROZESSEN 50 3.3.2 JOHNSON-ZAEHLER MIT TAKTTEILER 52 VIII INHALTSVERZEICHNIS 3.3.3 PARAMETRISIERTES SCHIEBEREGISTER 54 3.4 ERZEUGUNG VON LATCHES 57 3.5 VERMEIDBARE SYNTHESEFEHLER 59 3.5.1 KOMBINATORISCHE SCHLEIFEN 59 3.5.2 FEHLVERHALTEN DURCH UNVOLLSTAENDIGE EMPFINDLICHKEITSLISTEN 61 3.6 SYNTHESERICHTLINIEN FUER SEQUENTIELLE UND KOMBINATORISCHE LOGIK 62 3.6.1 D-FLIPFLOPS UND REGISTER IN GETAKTETEN PROZESSEN 63 3.6.2 D-LATCHES UND KOMBINATORISCHE LOGIK 63 3.7 UEBUNGSAUFGABEN 64 4 TRI-STATE- UND DON'T-CARE-MODELLIERUNG 71 4.1 DIE DATENTYPEN STD_ULOGIC UND STD_LOGIC 71 4.2 REALISIERUNG VON TRI-STATE AUSGANGSSTUFEN 74 4.3 DON'T-CARE WERTE ALS AUSGANGSSIGNAL 79 4.4 DON'T-CARE-WERTE ALS EINGANGSSIGNAL 81 4.5 KONVERSION DER DATENTYPEN BIT UND BIT_VECTOR 84 4.6 UEBUNGSAUFGABEN 86 5 ARITHMETIK UND SYNCHRONZAEHLER 89 5.1 ARITHMETIK-OPERATOREN UND ZUGEHOERIGE DATENTYPEN 89 5.2 KOMPARATOR SN74XX85 91 5.3 ENTWURF VON SYNCHRONZAEHLERN 94 5.4 ARITHMETIK MIT DEN DATENTYPEN SIGNED UND UNSIGNED 98 5.4.1 ENTWURF EINES KOMBINIERTEN ADDIERERS / SUBTRAHIERES 101 5.5 INTEGER-ARITHMETIK 103 5.5.1 KONVERSIONSFUNKTIONEN ZWISCHEN ARITHMETISCHEN DATENTYPEN 106 5.5.1.1 KONVERSIONSFUNKTIONEN DES IEEE 1076.3 NUMERIC_STD 107 5.5.1.2 SYNOPSYS SPEZIFISCHE KONVERSIONEN 107 5.6 HINWEISE ZUR VERWENDUNG DER DATENTYPEN 110 5.7 UEBUNGSAUFGABEN 112 6 ENTWURF VON ZUSTANDSAUTOMATEN 117 6.1 AUTOMATENVARIANTEN 117 INHALTSVERZEICHNIS IX 6.2 MOORE-AUTOMAT FUER EINE IMPULSFOLGENERKENNUNG 120 6.3 ENTWURFSBEISPIEL FUER EINEN MEALY-AUTOMATEN 124 6.4 VHDL-SYNTAXVARIANTEN 130 6.4.1 DIE ZWEI-PROZESS DARSTELLUNG 131 6.4.2 DIE MEHR-PROZESS-DARSTELLUNG 133 6.4.2.1 SCHNITTSTELLENSYNCHRONISATION 133 6.4.2.2 MASSNAHMEN ZUR TAKTFREQUENZERHOEHUNG 135 6.4.2.3 MASSNAHME ZUR REDUZIERUNG DER LATENZZEIT 137 6.4.3 DIE EIN-PROZESS-DARSTELLUNG 139 6.4.4 VERGLEICH DER SYNTAXVARIANTEN 140 6.5 ZUSTANDSCODIERUNG 141 6.5.1 STRATEGIEN DER ZUSTANDSCODIERUNG 142 6.5.2 UMSETZUNG DER ZUSTANDSCODIERUNG IN VHDL 143 6.5.3 AUSWIRKUNGEN DER ZUSTANDSCODIERUNG AUF DIE SYNTHESEERGEBNISSE 144 6.6 UEBUNGSAUFGABEN 147 7 STRUKTURELLER VHDL-ENTWURF 149 7.1 ZIELE UND METHODEN DER SYSTEMPARTITIONIERUNG 149 7.2 STRUKTURELLER ENTWURF MIT KOMPONENTEN UND BLOECKEN 152 7.2.1 STRUKTURELLER ENTWURF EINES 4 ZU 2 PRIORITAETSENCODERS 154 7.2.1.1 KOMPONENTENDEKLARATION 156 7.2.1.2 KOMPONENTENINSTANZIIERUNG UND PORT MAP ANWEISUNG 156 7.2.1.3 KONFIGURATION ZUR AUSWAHL VON MODELLARCHITEKTUREN 158 7.2.1.4 MODELLPARAMETRISIERUNG 159 7.2.1.5 ITERATIVE INSTANZIIERUNG 161 7.2.2 ENTWURF EINER SKALIERBAREN ADDIER/SUBTRAHIER-EINHEIT 163 7.2.3 KOPPLUNG VON SIGNALEN IN STRUKTURELLEN VHDL-BESCHREIBUNGEN 168 7.3 BLOCKSTRUKTURIERUNG IN ARCHITEKTUREN 170 7.4 STRUKTURIERUNG MIT UNTERPROGRAMMEN 172 7.4.1 LOKALE PROZEDUREN UND FUNKTIONEN 172 7.4.2 DEFINITION UND EINSATZ VON PACKAGES 177 7.5 HERSTELLERSPEZIFISCHE KOMPONENTEN UND KOMPONENTENGENERATOREN 179 7.5.1 INSTANZIIERUNG VON HERSTELLERSPEZIFISCHEN BIBLIOTHEKSKOMPONENTEN 180 7.5.2 KOMPONENTENGENERATOREN 182 INHALTSVERZEICHNIS 7.5.3 INSTANZIIERUNG VON RAM-ZELLEN 184 7.6 UNTERSTUETZUNG DURCH SYNTHESEWERKZEUGE 188 7.7 UEBUNGSAUFGABEN 190 8 SYNTHESEFAEHIGER VHDL-ENTWURF EINES MIKROPROZESSORS 193 8.1 SPEZIFIKATION DER PROZESSORFUNKTIONEN 193 8.2 STRUKTUR DES MIKROPROZESSORS 198 8.3 ENTWURF DER VHDL-KOMPONENTEN 200 8.3.1 DEFINITION EINES PACKAGE 200 8.3.2 ENTWURF EINER ARITHMETISCH LOGISCHEN EINHEIT (ALU) 201 8.3.3 ENTWURF EINES AKKUMULATOR- UND FLAG-REGISTERS 203 8.3.4 TESTUMGEBUNG FUER ALU UND AKKUMULATOR-FLAG-REGISTER 205 8.3.5 ENTWURF VON INSTRUKTIONSREGISTER, PROGRAMMZAEHLER UND ADRESSMULTIPLEXER.2O7 8.3.6 ENTWURF DES STEUERWERKS 209 8.4 STRUKTURELLER ENTWURF DER CPU 216 8.5 ENTWURF EINER TESTUMGEBUNG 217 8.5.1 VERHALTENSMODELL EINES RAMS 218 8.5.2 TEST DES GESAMTSYSTEMS 222 9 ANHANG 227 9.1 HINWEISE ZUR VERWENDUNG DES SIMULATORS MODELSIM XE STARTER 227 9.1.1 UEBERSICHT ZUR VERFUEGBARKEIT 227 9.1.2 HILFESYSTEM 228 9.1.3 ENTWICKLUNGSABLAUF 228 9.2 LISTE DER VHDL-SCHLUESSELWORTE 238 9.3 LOESUNGEN ZU DEN UEBUNGSAUFGABEN 238 10 VHDL-SYNTAXUEBERSICHT UND BIBLIOTHEKEN 265 11 LITERATURVERZEICHNIS 275 12 SACHREGISTER 279
any_adam_object	1
author	Reichardt, Jürgen 1952- Schwarz, Bernd
author_GND	(DE-588)138762449
author_facet	Reichardt, Jürgen 1952- Schwarz, Bernd
author_role	aut aut
author_sort	Reichardt, Jürgen 1952-
author_variant	j r jr b s bs
building	Verbundindex
bvnumber	BV013926548
classification_rvk	ST 250 ZN 5400 ZN 5405 ZN 5620
classification_tum	ELT 450f DAT 190f
ctrlnum	(OCoLC)76250723 (DE-599)BVBBV013926548
dewey-full	621.395
dewey-hundreds	600 - Technology (Applied sciences)
dewey-ones	621 - Applied physics
dewey-raw	621.395
dewey-search	621.395
dewey-sort	3621.395
dewey-tens	620 - Engineering and allied operations
discipline	Maschinenbau / Maschinenwesen Informatik Elektrotechnik Elektrotechnik / Elektronik / Nachrichtentechnik
edition	2., überarb. Aufl.
format	Book
fullrecord	<?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>00000nam a22000008c 4500</leader><controlfield tag="001">BV013926548</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20231019</controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">010918s2001 d\|\|\| \|\|\|\| 00\|\|\| ger d</controlfield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">962022322</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3486258095</subfield><subfield code="9">3-486-25809-5</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)76250723</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV013926548</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-210</subfield><subfield code="a">DE-91</subfield><subfield code="a">DE-91G</subfield><subfield code="a">DE-12</subfield><subfield code="a">DE-29T</subfield><subfield code="a">DE-859</subfield><subfield code="a">DE-898</subfield><subfield code="a">DE-1046</subfield><subfield code="a">DE-862</subfield><subfield code="a">DE-858</subfield><subfield code="a">DE-384</subfield><subfield code="a">DE-1051</subfield><subfield code="a">DE-706</subfield><subfield code="a">DE-634</subfield></datafield><datafield tag="082" ind1="0" ind2=" "><subfield code="a">621.395</subfield><subfield code="2">22/ger</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 250</subfield><subfield code="0">(DE-625)143626:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 5400</subfield><subfield code="0">(DE-625)157454:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 5405</subfield><subfield code="0">(DE-625)157455:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 5620</subfield><subfield code="0">(DE-625)157469:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">620</subfield><subfield code="2">sdnb</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">37</subfield><subfield code="2">sdnb</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ELT 450f</subfield><subfield code="2">stub</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">DAT 190f</subfield><subfield code="2">stub</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">28</subfield><subfield code="2">sdnb</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Reichardt, Jürgen</subfield><subfield code="d">1952-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)138762449</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">VHDL-Synthese</subfield><subfield code="b">Entwurf digitaler Schaltungen und Systeme</subfield><subfield code="c">von Jürgen Reichardt und Bernd Schwarz</subfield></datafield><datafield tag="246" ind1="1" ind2="3"><subfield code="a">VHDL Synthese</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">2., überarb. Aufl.</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">München [u.a.]</subfield><subfield code="b">Oldenbourg</subfield><subfield code="c">2001</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">X, 285 S.</subfield><subfield code="b">graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="500" ind1=" " ind2=" "><subfield code="a">Literaturverzeichnis Seite [275] - 277</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Digitales System</subfield><subfield code="0">(DE-588)4012300-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Schaltungssynthese</subfield><subfield code="0">(DE-588)4449456-7</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Digitalschaltung</subfield><subfield code="0">(DE-588)4012295-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="8">1\p</subfield><subfield code="0">(DE-588)4123623-3</subfield><subfield code="a">Lehrbuch</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Schaltungssynthese</subfield><subfield code="0">(DE-588)4449456-7</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="1"><subfield code="a">Digitalschaltung</subfield><subfield code="0">(DE-588)4012295-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="2" ind2="0"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="2" ind2="1"><subfield code="a">Digitales System</subfield><subfield code="0">(DE-588)4012300-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="2" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="3" ind2="0"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="3" ind2=" "><subfield code="8">2\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="700" ind1="1" ind2=" "><subfield code="a">Schwarz, Bernd</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">HEBIS Datenaustausch Darmstadt</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=009530218&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">2\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="943" ind1="1" ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-009530218</subfield></datafield></record></collection>
genre	1\p (DE-588)4123623-3 Lehrbuch gnd-content
genre_facet	Lehrbuch
id	DE-604.BV013926548
illustrated	Illustrated
indexdate	2024-08-05T08:41:27Z
institution	BVB
isbn	3486258095
language	German
oai_aleph_id	oai:aleph.bib-bvb.de:BVB01-009530218
oclc_num	76250723
open_access_boolean
owner	DE-210 DE-91 DE-BY-TUM DE-91G DE-BY-TUM DE-12 DE-29T DE-859 DE-898 DE-BY-UBR DE-1046 DE-862 DE-BY-FWS DE-858 DE-384 DE-1051 DE-706 DE-634
owner_facet	DE-210 DE-91 DE-BY-TUM DE-91G DE-BY-TUM DE-12 DE-29T DE-859 DE-898 DE-BY-UBR DE-1046 DE-862 DE-BY-FWS DE-858 DE-384 DE-1051 DE-706 DE-634
physical	X, 285 S. graph. Darst.
publishDate	2001
publishDateSearch	2001
publishDateSort	2001
publisher	Oldenbourg
record_format	marc
spellingShingle	Reichardt, Jürgen 1952- Schwarz, Bernd VHDL-Synthese Entwurf digitaler Schaltungen und Systeme Digitales System (DE-588)4012300-5 gnd Schaltungssynthese (DE-588)4449456-7 gnd VHDL (DE-588)4254792-1 gnd Digitalschaltung (DE-588)4012295-5 gnd
subject_GND	(DE-588)4012300-5 (DE-588)4449456-7 (DE-588)4254792-1 (DE-588)4012295-5 (DE-588)4123623-3
title	VHDL-Synthese Entwurf digitaler Schaltungen und Systeme
title_alt	VHDL Synthese
title_auth	VHDL-Synthese Entwurf digitaler Schaltungen und Systeme
title_exact_search	VHDL-Synthese Entwurf digitaler Schaltungen und Systeme
title_full	VHDL-Synthese Entwurf digitaler Schaltungen und Systeme von Jürgen Reichardt und Bernd Schwarz
title_fullStr	VHDL-Synthese Entwurf digitaler Schaltungen und Systeme von Jürgen Reichardt und Bernd Schwarz
title_full_unstemmed	VHDL-Synthese Entwurf digitaler Schaltungen und Systeme von Jürgen Reichardt und Bernd Schwarz
title_short	VHDL-Synthese
title_sort	vhdl synthese entwurf digitaler schaltungen und systeme
title_sub	Entwurf digitaler Schaltungen und Systeme
topic	Digitales System (DE-588)4012300-5 gnd Schaltungssynthese (DE-588)4449456-7 gnd VHDL (DE-588)4254792-1 gnd Digitalschaltung (DE-588)4012295-5 gnd
topic_facet	Digitales System Schaltungssynthese VHDL Digitalschaltung Lehrbuch
url	http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=009530218&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA
work_keys_str_mv	AT reichardtjurgen vhdlsyntheseentwurfdigitalerschaltungenundsysteme AT schwarzbernd vhdlsyntheseentwurfdigitalerschaltungenundsysteme AT reichardtjurgen vhdlsynthese AT schwarzbernd vhdlsynthese

Verfügbarkeit

Inhaltsverzeichnis

THWS Schweinfurt Zentralbibliothek Lesesaal

Bestandesangaben von THWS Schweinfurt Zentralbibliothek Lesesaal
Signatur:	2000 ZN 5620 R348(2)
Exemplar 1	ausleihbar Verfügbar Bestellen

MARC

Datensatz im Suchindex

THWS Schweinfurt Zentralbibliothek Lesesaal

Ähnliche Einträge