Verfügbarkeit: Taschenbuch Mikroprozessortechnik

Taschenbuch Mikroprozessortechnik: mit 111 Tabellen

Gespeichert in:

Bibliographische Detailangaben
Format:	Buch
Sprache:	German
Veröffentlicht:	München [u.a.] Fachbuchverl. Leipzig im Carl-Hanser-Verl. 2001
Ausgabe:	2., verb. Aufl.
Schlagworte:	Mikroprozessor
Online-Zugang:	Inhaltsverzeichnis
Beschreibung:	562 S. graph. Darst.
ISBN:	3446216863

Internformat

MARC


LEADER	00000nam a2200000 c 4500
001	BV013753473
003	DE-604
005	20231020
007	t
008	010601s2001 gw d\|\|\| \|\|\|\| 00\|\|\| ger d
016	7		\|a 961556781 \|2 DE-101
020			\|a 3446216863 \|9 3-446-21686-3
035			\|a (OCoLC)76217006
035			\|a (DE-599)BVBBV013753473
040			\|a DE-604 \|b ger \|e rakwb
041	0		\|a ger
044			\|a gw \|c DE
049			\|a DE-12 \|a DE-91G \|a DE-210 \|a DE-29T \|a DE-859 \|a DE-Aug4 \|a DE-522
084			\|a ST 170 \|0 (DE-625)143602: \|2 rvk
084			\|a DAT 120f \|2 stub
245	1	0	\|a Taschenbuch Mikroprozessortechnik \|b mit 111 Tabellen \|c hrsg. von Thomas Beierlein ... Autoren: Thomas Beierlein ...
250			\|a 2., verb. Aufl.
264		1	\|a München [u.a.] \|b Fachbuchverl. Leipzig im Carl-Hanser-Verl. \|c 2001
300			\|a 562 S. \|b graph. Darst.
336			\|b txt \|2 rdacontent
337			\|b n \|2 rdamedia
338			\|b nc \|2 rdacarrier
650	0	7	\|a Mikroprozessor \|0 (DE-588)4039232-6 \|2 gnd \|9 rswk-swf
689	0	0	\|a Mikroprozessor \|0 (DE-588)4039232-6 \|D s
689	0		\|5 DE-604
700	1		\|a Beierlein, Thomas \|e Sonstige \|4 oth
856	4	2	\|m GBV Datenaustausch \|q application/pdf \|u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=009402082&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA \|3 Inhaltsverzeichnis
999			\|a oai:aleph.bib-bvb.de:BVB01-009402082

Datensatz im Suchindex

_version_	1804128573977526272
adam_text	TASCHENBUCH M I KROPROZESSORTECH N I K HERAUSGEGEBEN VON PROF. DR.-ING. THOMAS BEIERLEIN UND PROF. DR.-ING. OLAF HAGENBRUCH 2., VERBESSERTE AUFLAGE MIT 253 BILDERN UND 111 TABELLEN TB FACHBUCHVERLAG LEIPZIG IM CARL HANSER VERLAG INHALTSVERZEICHNIS 1 EINFUEHRUNG 17 1.1 GEGENSTAND DER MIKROPROZESSORTECHNIK 17 1.2 HISTORISCHE ENTWICKLUNG 21 1.3 PRINZIPIELLER AUFBAU UND FUNKTION EINES MIKRORECHNERS 24 1.3.1 CENTRAL PROCESSING UNIT - CPU 26 1.3.1.1 REGISTERSATZ 26 1.3.1.2 ALU 28 1.3.1.3 STEUERWERK 29 1.3.2 SPEICHER 31 1.3.3 BUSSYSTEM 33 1.3.4 EIN- UND AUSGABEEINHEITEN 34 2 TECHNISCHE GRUNDLAGEN 36 2.1 ELEMENTE DER BINAEREN LOGIK 36 2.1.1 SIGNALDEFINITIONEN 36 2.1.2 LOGISCHE FUNKTIONEN 38 2.1.2.1 LOGISCHE GRUNDFUNKTIONEN 38 2.1.2.2 ABGELEITETE LOGIKFUNKTIONEN 39 2.1.3 SCHALTALGEBRA 40 2.1.3.1 RECHENREGELN 41 2.1.3.2 NORMALFORMEN 42 2.1.3.3 MINIMIERUNG MIT KV-TAFEL 43 2.2 SCHALTKREISSYSTEME 4 4 2.2.1 LOGISCHE PEGEL 45 2.2.2 TTL-SCHALTKREISE 46 2.2.2.1 STATISCHE EIGENSCHAFTEN 47 2.2.2.2 DYNAMISCHE EIGENSCHAFTEN 48 2.2.3 CMOS-SCHALTKREISE 49 2.2.3.1 KENNWERTE IM UEBERBLICK 49 2.2.3.2 DYNAMISCHE EIGENSCHAFTEN 50 2.2.4 AUSGEWAEHLTE SCHALTNETZE 51 2.2.4.1 MULTIPLEXER 51 2.2.4.2 DEMULTIPLEXER/DECODER 52 2.2.5 AUSGEWAEHLTE SCHALTWERKE 53 2.2.5.1 FLIPFLOP 53 2.2.5.2 ZAEHLER 54 2.2.5.3 REGISTER 57 2.3 ZAHLENSYSTEME UND CODEARTEN 59 2.3.1 ZAHLENSYSTEME 59 2.3.1.1 ZAHLENKONVERTIERUNG 60 2.3.1.2 DARSTELLUNG RELATIVER DUALZAHLEN 60 2.3.1.3 DARSTELLUNG GEBROCHENER DUALZAHLEN 62 8 INHALTSVERZEICHNIS 2.3.2 ELEMENTARE RECHENOPERATIONEN 63 2.3.2.1 ADDITION VON FESTKOMMAZAHLEN 63 2.3.2.2 SUBTRAKTION VON FESTKOMMAZAHLEN 64 2.3.3 CODEARTEN 65 2.3.3.1 AUSGEWAEHLTE DEFINITIONEN 66 2.3.3.2 TETRADISCHE CODES 67 2.3.3.3 NICHTTETRADISCHE CODES 67 2.3.3.4 FEHLERPRUEFBARE CODES 68 3 MIKROPROZESSORARCHITEKTUREN 69 3.1 GRUNDSAETZLICHE FRAGEN DER MIKROPROZESSORARCHITEKTUR 69 3.1.1 ZIELE VON MIKROPROZESSORARCHITEKTUREN 70 3.1.2 VON-NEUMANN- UND HARVARD-ARCHITEKTUR 70 3.1.3 KLASSIFIZIERUNGSSCHEMATA 72 3.1.3.1 KLASSIFIZIERUNG NACH FLYNN 72 3.1.3.2 ERLANGER KLASSIFIKATIONSSYSTEM ECS 73 3.1.3.3 TAXONOMIE NACH GILOI 75 3.1.4 BEARBEITUNGSPHASEN BEI BEFEHLEN 76 3.1.5 EINTEILUNG DER PROZESSOREN NACH BEFEHLSFORMATEN 77 3.1.6 ARCHITEKTURKLASSEN BEI PROZESSOREN 78 3.2 CISC-PROZESSOREN UND MIKROPROGRAMMIERUNG 79 3.2.1 MIKROPROGRAMMIERUNG 80 3.2.2 ADRESSIERUNGSKONZEPTE 80 3.2.3 CISC-PROZESSOREN 82 3.3 RISC-PROZESSOREN UND PHASENPIPELINING 82 3.3.1 PHASENPIPELINING 83 3.3.2 OPTIMIERUNG DER PHASEN DER BEFEHLSAUSFUEHRUNG 84 3.3.3 PIPELINEVARIANTE I: 4 PHASEN DER BEFEHLSBEARBEITUNG 85 3.3.4 DATENHAZARDS UND DATA-FORWARDING 86 3.3.5 KONTROLLFLUSSHAZARDS 88 3.3.6 AUSNAHME- UND INTERRUPT-REQUEST-BEHANDLUNG 91 3.3.7 PIPELINEVARIANTE II: 8 PHASEN DER BEFEHLSBEARBEITUNG 92 3.3.8 DEFINITION VON RISC-PROZESSOREN 93 3.4 SUPERSKALARE UND VLIW-PROZESSOREN 93 3.4.1 SUPERSKALARE PROZESSOREN 94 3.4.2 KONTROLLFLUSSHAZARDS 96 3.4.3 DATENHAZARDS 97 3.4.4 REGISTER-RENAMING 98 3.4.5 ALGORITHMEN ZUR DYNAMISCHEN PARALLELISIERUNG 99 3.4.6 AUSWIRKUNGEN AUF DIE COMPILERTECHNOLOGIE 100 3.4.7 VLIW-PROZESSOREN 101 3.4.8 ZUSAMMENFASSUNG DER KONTROLLFLUSS- UND DATENABHAENGIGKEITEN . . 102 3.5 SIGNALPROZESSOREN 102 3.5.1 MODIFIZIERTE HARVARD-ARCHITEKTUR FUER DIGITALE SIGNALPROZESSOREN .103 3.5.2 MIKROARCHITEKTUR UND BEFEHLSSATZ VON SIGNALPROZESSOREN 104 INHALTSVERZEICHNIS 9 3.6 TRENDS 105 3.6.1 RISC-ARCHITEKTUREN 105 3.6.2 SUPERSKALARE UND VLIW-ARCHITEKTUREN 106 3.7 ALTERNATIVE KONZEPTE 106 3.7.1 APPLIKATIONSSPEZIFISCHE INSTRUKTIONSSATZ-PROZESSOREN (ASIP) . . .107 3.7.2 HARDWARE-BESCHLEUNIGER 107 4 PROGRAMMIERMODELL EINES MIKROPROZESSORS 109 4. 1 ALLGEMEINER BEFEHLSAUFBAU 111 4.1.1 REGISTERMODELL 111 4.1.2 BEFEHLSFORMAT 116 4.1.3 ADRESSIERUNGSARTEN 118 4.1.3.1 UNMITTELBARE ADRESSIERUNG (IMMEDIATE) 118 4.1.3.2 ABSOLUTE ADRESSIERUNG (DIRECT, ABSOLUTE) 119 4.1.3.3 REGISTERADRESSIERUNG (REGISTER DIRECT) 119 4.1.3.4 REGISTERINDIREKTE ADRESSIERUNG (REGISTER INDIRECT) ...120 4.1.3.5 REGISTERINDIREKTE ADRESSIERUNG MIT POSTINKREMENT ...121 4.1.3.6 REGISTERINDIREKTE ADRESSIERUNG MIT PRAEDEKREMENT (68000) 122 4.1.3.7 REGISTERINDIREKTE ADRESSIERUNG MIT DISPLACEMENT .... 122 4.1.3.8 INDIZIERTE ADRESSIERUNG 123 4.1.3.9 INDIZIERTE ADRESSIERUNG MIT DISPLACEMENT 124 4.1.3.10 IMPLIZITE ADRESSIERUNG 125 4.1.3.11 PC-RELATIVE ADRESSIERUNG 125 4.1.3.12 SPEZIELLE ADRESSIERUNGSARTEN 126 4.2 BEFEHLSGRUPPEN 126 4.2.1 DATENTRANSPORT 126 4.2.2 LOGIK UND ARITHMETIK 127 4.2.3 BIT- UND STRING-VERARBEITUNG 130 4.2.4 EIN-/AUSGABE 130 4.2.5 STEUERUNG DES PROGRAMMABLAUFS 131 4.2.6 AUSNAHME- UND UNTERBRECHUNGSBEHANDLUNG 133 4.2.7 GLEITKOMMAUNTERSTUETZUNG 136 4.2.8 MULTIMEDIAUNTERSTUETZUNG 137 4.2.9 BETRIEBSSYSTEMUNTERSTUETZUNG 137 4.2.10 PROZESSORSTEUERUNG 138 4.2.11 DEBUG-UNTERSTUETZUNG 139 4.3 EINFUEHRUNG IN DIE PROGRAMMIERUNG 140 4.3.1 BEFEHLSSATZ UND ASSEMBLER 140 4.3.2 BEISPIELE 141 4.3.3 ENTWICKLUNGSASPEKTE 144 4.3.4 DATENTYPEN 145 5 SPEICHERHIERARCHIE UND BUSSYSTEME 148 5.1 PROZESSOR-SPEICHER-BUS-SYSTEM 148 5.1.1 LEISTUNGSMASSE UND LEISTUNGSANFORDERUNGEN 148 5.1.2 GESAMTSTRUKTUR DES PROZESSOR-SPEICHER-BUS-SYSTEMS 149 10 INHALTSVERZEICHNIS 5.1.2.1 PROZESSORKERN 150 5.1.2.2 LEVEL-2-CACHE UND LEVEL-2-CACHE-BUS 151 5.1.2.3 SYSTEMBUS 152 5.1.2.4 CHIP-SETS 152 5.1.2.5 LOKALER PERIPHERIEBUS 153 5.1.2.6 PERIPHERIEBUS 153 5.1.3 ZUSAMMENSPIEL DER TEILKOMPONENTEN 154 5.2 CACHES 155 5.2.1 AUFGABEN VON CACHES 156 5.2.2 CACHE-ORGANISATION 156 5.2.2.1 VOLL-ASSOZIATIVE ORGANISATION (FULLY ASSOCIATIVE CACHE ORGANIZATION) 157 5.2.2.2 DIREKT ABBILDENDE ORGANISATION (DIRECT-MAPPED CACHE ORGANIZATION) 159 5.2.2.3 N- WEGE-ASSOZIATIVE ORGANISATION (N-WAY SET ASSOCIATI- VE CACHE ORGANIZATION) 162 5.2.3 ZUSAMMENSPIEL VON LL-CACHE, L2-CACHE UND HAUPTSPEICHER . . . 164 5.2.4 CACHE-ERSETZUNGSSTRATEGIEN 164 5.2.5 CACHE-ADRESSIERUNG 165 5.3 SYSTEMASPEKTE BEIM CACHE-ENTWURF 167 5.3.1 LEISTUNGSSTEIGERUNG DURCH CACHE-EINSATZ 167 5.3.2 CACHES UND SUPERSKALARE BEFEHLSVERARBEITUNG 169 5.3.3 CACHE-EINSATZ IN MULTIPROZESSOR-UND MULTIMASTER-SYSTEMEN . . .170 5.4 SYSTEMBUS 172 5.4.1 SCHREIB- UND LESEZYKLEN 172 5.4.2 SONDERZYKLEN UND CACHE-PROTOKOLLZYKLEN 176 5.5 HAUPTSPEICHER 176 5.5.1 DRAM-SPEICHERCHIPS 176 5.5.2 HAUPTSPEICHER-ORGANISATION 178 5.5.3 ZEITLICHER ABLAUF VON DRAM-SCHREIB-UND LESEZYKLEN 179 5.6 VIRTUELLER SPEICHER UND SPEICHERHIERARCHIEN 181 5.6.1 GESAMTUEBERSICHT 182 5.6.2 UMSETZUNG VON LOGISCHEN IN PHYSIKALISCHE ADRESSEN 183 5.6.2.1 SEGMENTIERUNG 184 5.6.2.2 PAGING 185 5.6.2.3 ERWEITERUNG DES PHYSIKALISCHEN ADRESSRAUMS 189 5.7 CPU-NAHE BUSSE 190 5.7.1 BUSHIERARCHIEN 190 5.7.2 BUSTYPEN UND BUSPROTOKOLLE 191 5.7.3 BUS-STANDARDS 191 5.7.3.1 PCI-BUS 191 5.7.3.2 EISA/ISA 194 5.7.3.3 ANDERE STANDARDBUSSE 195 5.7.4 BUSUNTERSTUETZUNG FUER MULTIPROZESSOR-BETRIEB 195 INHALTSVERZEICHNIS 1 1 6 PERIPHERE SYSTEMKOMPONENTEN 196 6.1 PARALLELE UND SERIELLE INTERFACES 196 6.1.1 PARALLELE INTERFACES 197 6.1.1.1 EINFACHE PARALLELINTERFACES 197 6.1.1.2 PROGRAMMIERBARE PARALLEL-INTERFACES 198 6.1.1.3 CENTRONICS-INTERFACE 200 6.1.1.4 ERWEITERTES PROGRAMMIERBARES PARALLEL-INTERFACE 202 6.1.2 SERIELLE INTERFACES 203 6.1.3 STANDARDISIERTE SERIELLE INTERFACES 204 6.1.3.1 STANDARD RS232C 205 6.1.3.2 STANDARD RS422A/RS423A 206 6.1.3.3 STANDARD RS485A 208 6.1.4 COUNTER-ATIMER-SCHNITTSTELLEN 209 6.2 PERIPHERE BUSSYSTEME 211 6.2.1 GERAETE-BUSSYSTEME 212 6.2.1.1 LEC-BUS 212 6.2.1.2 SCSI-BUS 214 6.2.1.3 USB (UNIVERSAL SERIAL BUS) 215 6.2.2 FELDBUSSE, SENSOR-/AKTORBUSSE 217 6.2.2.1 UEBERSICHT 218 6.2.2.2 PROFIBUS 218 6.2.2.3 CAN 219 6.2.2.4 INTERBUS-S 222 6.3 SENSOR-ZAKTUATOR-SYSTEMKOMPONENTEN 223 6.3.1 SIGNALKETTE 224 6.3.2 SIGNALVERSTAERKUNG UND -ABTASTUNG 225 6.3.3 SIGNALUMSETZER 227 6.3.4 MESSWERTERFASSUNGSSYSTEME 229 6.4 EIN-/AUSGABEGERAETE 230 6.4.1 EINGABEGERAETE 231 6.4.1.1 TASTATUREN 231 6.4.1.2 MAUS, TRACKBALL 232 6.4.1.3 SCANNER 232 6.4.1.4 PEN 233 6.4.2 AUSGABEGERAETE 233 6.4.2.1 ANZEIGESYSTEME 233 6.4.2.2 ANZEIGEELEMENTE (AUSWAHL) 234 6.4.2.3 GRAFISCHE BILDSCHIRME 236 6.4.2.4 DRUCKER, PLOTTER 238 6.4.3 MASSENSPEICHER 239 6.4.3.1 MAGNETISCHE MASSENSPEICHER 239 6.4.3.2 OPTISCHE MASSENSPEICHER 240 7 MIKROCONTROLLER 242 7.1 GRUNDSAETZLICHE FRAGEN 242 7.1.1 ALLGEMEINES 242 12 INHALTSVERZEICHNIS 7.1.2 HISTORISCHE ENTWICKLUNG 245 7.1.3 ANMERKUNGEN ZUR MARKTSITUATION 246 7.2 ON-CHIP-KOMPONENTEN 247 7.2.1 MIKROCONTROLLERKERNE 247 7.2.2 ON-CHIP-SPEICHERKOMPONENTEN 253 7.2.2.1 PROGRAMMSPEICHER 253 7.2.2.2 DATENSPEICHER 255 7.2.3 AUSGEWAEHLTE ON-CHIP-PERIPHERIEKOMPONENTEN 256 7.2.3.1 PORTS 256 7.2.3.2 TIMER 259 7.2.3.3 SERIELLE KOMMUNIKATIONSINTERFACES 264 7.2.3.4 WANDLERKOMPONENTEN 271 7.2.3.5 TAKTOSZILLATOREN 272 7.2.3.6 INTERRUPT-SYSTEM 273 7.2.3.7 SICHERHEITSKOMPONENTEN 276 7.3 EXTERNE ERWEITERUNGEN 278 7.3.1 EXTERNE SPEICHERERWEITERUNGEN 278 7.3.2 UEBERWACHUNGSBAUSTEINE 280 7.3.3 REAL-TIME-CLOCKS 282 7.4 APPLIKATIONSHINWEISE 282 7.4.1 AUSWAHL EINES MIKROCONTROLLERS 282 7.4.2 PROGRAMMENTWICKLUNG UND DEBUGGING 283 7.5 ENTWICKLUNGSTRENDS 28 4 8 SIGNALPROZESSOREN 286 8.1 DIGITALE SIGNALVERARBEITUNG UND SIGNALPROZESSOREN (DSP) 286 8.1.1 ABTASTUNG 286 8.1.2 ANALOG-DIGITAL-UMSETZER (ADC) 287 8.1.3 DIGITAL-ANALOG-UMSETZER (DAC) 287 8.1.4 NYQUIST-KRITERIUM 288 8.2 DIGITALE SIGNALPROZESSOREN (DIGITAL SIGNAL PROCESSOR, DSP) 289 8.2.1 HARVARD-SPEICHERARCHITEKTUR 289 8.2.2 ARITHMETISCH-LOGISCHE EINHEIT (ARITHMETIC LOGIC UNIT, ALU) . . . 289 8.2.3 MULTIPLIZIERER-AKKUMULATOR (MULTIPLIER ACCUMULATOR, MAC) . . . 290 8.2.4 SHIFTER 291 8.3 ZAHLENFORMATE 292 8.3.1 FESTKOMMA-DATENFORMAT (FIXED-POINT) 292 8.3.1.1 16-BIT-FORMAT 292 8.3.1.2 24-BIT-FORMAT 294 8.3.1.3 ANDERE DATENFORMATE 294 8.3.2 FLIESSKOMMA-DATENFORMATE (FLOATING-POINT) 294 8.3.2.1 DATENFORMAT IEEE 295 8.3.2.2 ANDERE DATENFORMATE 295 8.4 WICHTIGE ALGORITHMEN DER DATENVERARBEITUNG MIT DSP 295 8.4.1 DIGITALE FILTER 295 INHALTSVERZEICHNIS 13 8.4.1.1 REKURSIVE FILTER (INFINITE IMPULSE RESPONSE, HR) ....296 8.4.1.2 TRANSVERSAL-FILTER (FINITE IMPULSE RESPONSE, FIR) . . . .296 8.4.2 FOURIER-TRANSFORMATION UND FFT 297 8.5 PARALLELVERARBEITUNG UND ADRESSIERUNGSARTEN 298 8.5.1 PARALLELVERARBEITUNG (ALU, MAC, SHIFTER, SPEICHERZUGRIFFE) . 298 8.5.2 LINEARE ADRESSIERUNG, MODULO-ADRESSIERUNG, BITREVERSE-ADRES- SIERUNG 299 8.6 BEFEHLSSATZ 301 8.6.1 REGISTERNUTZUNG (DEDIZIERT, ORTHOGONAL) 301 8.6.2 PIPELINING (FETCH, DECODE, EXECUTE) 302 8.7 PERIPHERIE 302 8.7.1 SERIELLE SCHNITTSTELLEN 303 8.7.2 DMA-CONTROLLER 303 8.7.3 HOST-INTERFACE 303 8.8 ENTWICKLUNGSSYSTEME 304 8.8.1 ASSEMBLER/LINKER 304 8.8.2 C-COMPILER 304 8.8.3 DEBUGGER 304 8.8.4 SIMULATOR 304 8.9 VERGLEICH WICHTIGER MODERNER DIGITALER SIGNALPROZESSOREN 305 8.9.1 FIXED-POINT-PROZESSOREN 305 8.9.2 FLOATING-POINT-PROZESSOREN 309 8.10 AUSBLICK 309 9 SOFTWARE-ENTWICKLUNG 311 9.1 GEGENSTAND DER SOFTWARE-ENTWICKLUNG 311 9.2 PHASEN DER SOFTWARE-ENTWICKLUNG 312 9.3 SOFTWARE FUER EMBEDDED-SYSTEME 315 9.3.1 RANDBEDINGUNGEN 315 9.3.2 ANFORDERUNGEN AN DIE SOFTWARE 316 9.3.3 BEGRIFFSBESTIMMUNG 317 9.3.4 INTERRUPTGESTEUERTE SYSTEME 319 9.3.5 ECHTZEIT-MULTITASKING 321 9.3.5.1 AUFGABEN EINES REAL-TIME-KERNELS 322 9.3.5.2 PROZESSE UND TASKS 323 9.3.5.3 TASK-SWITCHING 325 9.3.5.4 INTERPROZESSKOMMUNIKATION UND SYNCHRONISATION .... 328 9.4 PROGRAMMIERSPRACHEN FUER EMBEDDED-SYSTEME 332 9.5 ENTWICKLUNGSWERKZEUGE 335 9.5.1 CODE-GENERIERUNG 335 9.5.2 PROGRAMMTEST/DEBUGGING 336 10 AUSWAHL EINES MIKROPROZESSORS 339 10.1 KLASSIFIZIERUNG DER APPLIKATIONEN 339 10.1.1 ECHTZEIT-ANFORDERUNG 339 14 INHALTSVERZEICHNIS 10.1.2 ABLAUFSTEUERUNG 341 10.1.3 SYSTEMPARTITIONIERUNG 342 10.1.4 FEHLERVERHALTEN 344 10.2 MASSZAHLEN ZUR BEWERTUNG VON MIKROPROZESSOREN 346 10.3 UNGEEIGNETE MASSZAHLEN 350 10.4 PROGRAMME ZUR BEWERTUNG DER LEISTUNGSFAEHIGKEIT 351 10.5 DURCHFUHRUNG VON BENCHMARKS 354 11 ENTWURF UND TECHNOLOGIE VON MIKROPROZESSOREN 357 11.1 ENTWURF 357 11.1.1 ENTWURFSSICHTEN UND -EBENEN 357 11.1.2 ENTWURFSABLAUF 360 11.1.2.1 SYSTEMENTWURF 362 11.1.2.2 REGISTER-TRANSFER-ENTWURF/HIGH-LEVEL-SYNTHESE .... 363 11.1.2.3 LOGIKGATTER-ENTWURF/LOGIKSYNTHESE 367 11.1.2.4 TRANSISTORENTWURF 370 11.1.2.5 LAYOUTENTWURF 372 11.1.2.6 BACKANNOTATION, LAYOUTSIMULATION 383 11.1.3 ALTERNATIVEN 383 11.1.3.1 GATE-ARRAYS 385 11.1.3.2 ANWENDERPROGRAMMIERBARE SCHALTKREISE 388 11.1.3.3 TENDENZEN 392 11.2 TECHNOLOGIE DER MIKROPROZESSORFERTIGUNG 393 11.2.1 GRUNDBEGRIFFE 393 11.2.2 HAUPTPROZESSSCHRITTE 394 11.2.2.1 GRUNDLEGENDER FERTIGUNGSABLAUF 394 11.2.2.2 GRUNDZUEGE DER CHIPFERTIGUNG 395 11.2.3 SCHICHTHERSTELLUNG 396 11.2.3.1 THERMISCHE OXYDATION 397 11.2.3.2 CHEMISCHE DAMPFABSCHEIDUNG 398 11.2.3.3 EPITAXIE 400 11.2.3.4 KATHODENZERSTAEUBUNG 401 11.2.3.5 HOCHVAKUUMBEDAMPFEN 402 11.2.3.6 SCHLEUDERBESCHICHTUNG 404 11.2.4 LITHOGRAPHIE 404 11.2.4.1 FOTOLITHOGRAPHIE 404 11.2.4.2 LITHOGRAPHIEARTEN 407 11.2.5 AETZEN 407 11.2.5.1 NASSCHEMISCHES AETZEN 408 11.2.5.2 TROCKENAETZEN 408 11.2.6 DOTIERUNG 409 11.2.6.1 DIFFUSION 410 11.2.6.2 IONENIMPLANTATION 411 12 ARCHITEKTUR AUSGEWAEHLTER MIKROPROZESSOREN 413 12.1 INTEL-PROZESSOREN 413 12.1.1 EINLEITUNG 413 INHALTSVERZEICHNIS 15 12.1.2 INTEL-PROZESSOREN-TYPENUEBERSICHT 413 12.1.3 HAUPTMERKMALE DES P6-PROZESSORKERNS 414 12.1.3.1 DUAL-INDEPENDENT-BUS-ARCHITEKTUR 414 12.1.3.2 INTELS 0,25-MIKROMETER-TECHNOLOGIE 414 12.1.3.3 DYNAMIC-EXECUTION 415 12.1.3.4 INTEL-MMX TM -TECHNOLOGIE 416 12.1.4 BESONDERHEITEN 418 12.1.4.1 PENTIUM H-PROZESSOR 418 12.1.4.2 PENTIUM II XEON-PROZESSOR 421 12.1.5 AUSBLICK 427 12.2 MOTOROLA-MIKROCONTROLLER 429 12.2.1 UEBERSICHT 429 12.2.2 HAUPTMERKMALE DER HC 12-ARCHITEKTUR 431 12.2.2.1 RECHNERSTRUKTUR 431 12.2.2.2 SPEICHERSTRUKTUR 433 12.2.2.3 INTERRUPT-STRUKTUR UND HANDHABUNG VON EXCEPTIONS ..434 12.2.2.4 ON-CHIP-PERIPHERIE 435 12.2.2.5 TYPENUEBERSICHT 436 12.2.2.6 ENTWICKLUNGSWERKZEUGE 438 12.2.2.7 WEITERE HERSTELLER VON ENTWICKLUNGSHILFEN 438 12.2.3 HAUPTMERKMALE DER M»CORE-ARCHITEKTUR 438 12.2.3.1 RECHNERSTRUKTUR 439 12.2.3.2 SPEICHERSTRUKTUR UND PROGRAMMIERMODELL 440 12.2.3.3 BEFEHLSSATZ 440 12.2.3.4 ANWENDUNGEN 441 12.2.4 DIE POWERPC-ARCHITEKTUR 442 12.2.4.1 DIE ARCHITEKTUR DER RCPU 443 12.2.4.2 DAS PROGRAMMIERMODELL 444 12.2.5 AUSBLICK 447 12.3 INFINEON-MIKROCONTROLLER 448 12.3.1 UEBERSICHT 448 12.3.2 HAUPTMERKMALE DER C166-FAMILIE 448 12.3.2.1 AUFBAU DES PROZESSORKERNS 449 12.3.2.2 PIPELINE 449 12.3.2.3 DATENTYPEN 449 12.3.2.4 ADRESSIERUNGSARTEN 450 12.3.2.5 INSTRUKTIONSSATZ 451 12.3.2.6 INTERRUPT-SYSTEM 452 12.3.2.7 PERIPHERIE 452 12.3.2.8 TYPENUEBERSICHT 453 12.3.3 HAUPTMERKMALE DER TRICORE-ARCHITEKTUR 455 12.3.3.1 AUFBAU DES PROZESSORKERNS 455 12.3.3.2 PIPELINE 455 12.3.3.3 DATENTYPEN 456 12.3.3.4 ADRESSIERUNGSARTEN 457 12.3.3.5 ZUGRIFFSSCHUTZ 458 12.3.3.6 REGISTERSATZ 458 16 INHALTSVERZEICHNIS 12.3.3.7 INSTRUKTIONSSATZ 459 12.3.3.8 DSP-INSTRUKTIONSSATZ 461 12.3.3.9 INTERRUPT-VERARBEITUNG 461 12.3.3.10 TYPENUEBERSICHT 462 12.3.4 AUSBLICK 463 12.4 PHILIPS-MIKROCONTROLLER 463 12.4.1 UEBERSICHT 463 12.4.1.1 DIE 8-BIT-MIKROCONTROLLER DER 80C51-FAMILIE 463 12.4.1.2 DIE 16-BIT-MIKROCONTROLLER DER XA-FAMILIE 464 12.4.2 HAUPTMERKMALE DER 80C51-FAMILIE 465 12.4.2.1 ARCHITEKTUR 465 12.4.2.2 BEFEHLSSATZ 469 12.4.2.3 PERIPHERIEFUNKTIONEN 473 12.4.2.4 DAS TYPENSPEKTRUM DER 80C51-FAMILIE 475 12.4.2.5 BESONDERHEITEN 478 12.4.3 HAUPTMERKMALE DER XA-FAMILIE 479 12.4.3.1 ARCHITEKTUR 479 12.4.3.2 BEFEHLSSATZ 481 12.4.3.3 DAS TYPENSPEKTRUM DER XA-FAMILIE 483 12.4.4 AUSBLICK 483 12.4.5 APPLIKATIONSSCHRIFTEN 484 12.4.5.1 80C51-FAMILIE 484 12.4.5.2 XA-FAMILIE 485 12.5 PLCMICRO* - 8-BIT-RISC-MIKROCONTROLLER 486 12.5.1 UEBERSICHT 486 12.5.2 HAUPTMERKMALE DER PICMICRO*-ARCHITEKTUR 486 12.5.2.1 CORE 486 12.5.2.2 BEFEHLSSATZ 489 12.5.2.3 INTERRUPT-SYSTEM 490 12.5.3 SPEZIELLE FUNKTIONEN 492 12.5.4 ENTWICKLUNGSWERKZEUGE 494 VERZEICHNIS DER VERWENDETEN ABKUERZUNGEN 495 VERZEICHNIS ENGLISCH-DEUTSCHER BEGRIFFE 506 LITERATURVERZEICHNIS 517 SACHWORTVERZEICHNIS 535
any_adam_object	1
building	Verbundindex
bvnumber	BV013753473
classification_rvk	ST 170
classification_tum	DAT 120f
ctrlnum	(OCoLC)76217006 (DE-599)BVBBV013753473
discipline	Informatik
edition	2., verb. Aufl.
format	Book
fullrecord	<?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>01398nam a2200361 c 4500</leader><controlfield tag="001">BV013753473</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20231020 </controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">010601s2001 gw d\|\|\| \|\|\|\| 00\|\|\| ger d</controlfield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">961556781</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3446216863</subfield><subfield code="9">3-446-21686-3</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)76217006</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV013753473</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakwb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">DE</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-12</subfield><subfield code="a">DE-91G</subfield><subfield code="a">DE-210</subfield><subfield code="a">DE-29T</subfield><subfield code="a">DE-859</subfield><subfield code="a">DE-Aug4</subfield><subfield code="a">DE-522</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 170</subfield><subfield code="0">(DE-625)143602:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">DAT 120f</subfield><subfield code="2">stub</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Taschenbuch Mikroprozessortechnik</subfield><subfield code="b">mit 111 Tabellen</subfield><subfield code="c">hrsg. von Thomas Beierlein ... Autoren: Thomas Beierlein ...</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">2., verb. Aufl.</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">München [u.a.]</subfield><subfield code="b">Fachbuchverl. Leipzig im Carl-Hanser-Verl.</subfield><subfield code="c">2001</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">562 S.</subfield><subfield code="b">graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Mikroprozessor</subfield><subfield code="0">(DE-588)4039232-6</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Mikroprozessor</subfield><subfield code="0">(DE-588)4039232-6</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="700" ind1="1" ind2=" "><subfield code="a">Beierlein, Thomas</subfield><subfield code="e">Sonstige</subfield><subfield code="4">oth</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">GBV Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=009402082&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-009402082</subfield></datafield></record></collection>
id	DE-604.BV013753473
illustrated	Illustrated
indexdate	2024-07-09T18:51:24Z
institution	BVB
isbn	3446216863
language	German
oai_aleph_id	oai:aleph.bib-bvb.de:BVB01-009402082
oclc_num	76217006
open_access_boolean
owner	DE-12 DE-91G DE-BY-TUM DE-210 DE-29T DE-859 DE-Aug4 DE-522
owner_facet	DE-12 DE-91G DE-BY-TUM DE-210 DE-29T DE-859 DE-Aug4 DE-522
physical	562 S. graph. Darst.
publishDate	2001
publishDateSearch	2001
publishDateSort	2001
publisher	Fachbuchverl. Leipzig im Carl-Hanser-Verl.
record_format	marc
spelling	Taschenbuch Mikroprozessortechnik mit 111 Tabellen hrsg. von Thomas Beierlein ... Autoren: Thomas Beierlein ... 2., verb. Aufl. München [u.a.] Fachbuchverl. Leipzig im Carl-Hanser-Verl. 2001 562 S. graph. Darst. txt rdacontent n rdamedia nc rdacarrier Mikroprozessor (DE-588)4039232-6 gnd rswk-swf Mikroprozessor (DE-588)4039232-6 s DE-604 Beierlein, Thomas Sonstige oth GBV Datenaustausch application/pdf http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=009402082&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA Inhaltsverzeichnis
spellingShingle	Taschenbuch Mikroprozessortechnik mit 111 Tabellen Mikroprozessor (DE-588)4039232-6 gnd
subject_GND	(DE-588)4039232-6
title	Taschenbuch Mikroprozessortechnik mit 111 Tabellen
title_auth	Taschenbuch Mikroprozessortechnik mit 111 Tabellen
title_exact_search	Taschenbuch Mikroprozessortechnik mit 111 Tabellen
title_full	Taschenbuch Mikroprozessortechnik mit 111 Tabellen hrsg. von Thomas Beierlein ... Autoren: Thomas Beierlein ...
title_fullStr	Taschenbuch Mikroprozessortechnik mit 111 Tabellen hrsg. von Thomas Beierlein ... Autoren: Thomas Beierlein ...
title_full_unstemmed	Taschenbuch Mikroprozessortechnik mit 111 Tabellen hrsg. von Thomas Beierlein ... Autoren: Thomas Beierlein ...
title_short	Taschenbuch Mikroprozessortechnik
title_sort	taschenbuch mikroprozessortechnik mit 111 tabellen
title_sub	mit 111 Tabellen
topic	Mikroprozessor (DE-588)4039232-6 gnd
topic_facet	Mikroprozessor
url	http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=009402082&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA
work_keys_str_mv	AT beierleinthomas taschenbuchmikroprozessortechnikmit111tabellen

Verfügbarkeit

Es ist kein Print-Exemplar vorhanden.

Fernleihe Bestellen Achtung: Nicht im THWS-Bestand! Inhaltsverzeichnis

MARC

Datensatz im Suchindex

Es ist kein Print-Exemplar vorhanden.

Ähnliche Einträge