Rekonfigurierbare Logik in hybriden Multiprozessoren:
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Buch |
| Sprache: | German |
| Veröffentlicht: |
1998
|
| Schlagworte: | |
| Online-Zugang: | Inhaltsverzeichnis |
| Beschreibung: | Jena, Univ., Diss., 1998 |
| Beschreibung: | IV, 132 Bl. graph. Darst. |
Internformat
MARC
| LEADER | 00000nam a2200000 c 4500 | ||
|---|---|---|---|
| 001 | BV012642165 | ||
| 003 | DE-604 | ||
| 007 | t | ||
| 008 | 990629s1998 gw d||| m||| 00||| ger d | ||
| 016 | 7 | |a 955216788 |2 DE-101 | |
| 035 | |a (OCoLC)245753612 | ||
| 035 | |a (DE-599)BVBBV012642165 | ||
| 040 | |a DE-604 |b ger |e rakddb | ||
| 041 | 0 | |a ger | |
| 044 | |a gw |c DE | ||
| 049 | |a DE-29T |a DE-11 | ||
| 100 | 1 | |a Zühlke, Hans-Ulrich |d 1964- |e Verfasser |0 (DE-588)120656760 |4 aut | |
| 245 | 1 | 0 | |a Rekonfigurierbare Logik in hybriden Multiprozessoren |c von Hans-Ulrich Zühlke |
| 264 | 1 | |c 1998 | |
| 300 | |a IV, 132 Bl. |b graph. Darst. | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 500 | |a Jena, Univ., Diss., 1998 | ||
| 650 | 0 | 7 | |a Field programmable gate array |0 (DE-588)4347749-5 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Mehrprozessorsystem |0 (DE-588)4038397-0 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Rekonfiguration |0 (DE-588)4306238-6 |2 gnd |9 rswk-swf |
| 655 | 7 | |0 (DE-588)4113937-9 |a Hochschulschrift |2 gnd-content | |
| 689 | 0 | 0 | |a Mehrprozessorsystem |0 (DE-588)4038397-0 |D s |
| 689 | 0 | 1 | |a Field programmable gate array |0 (DE-588)4347749-5 |D s |
| 689 | 0 | 2 | |a Rekonfiguration |0 (DE-588)4306238-6 |D s |
| 689 | 0 | |5 DE-604 | |
| 856 | 4 | 2 | |m DNB Datenaustausch |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=008589249&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
| 943 | 1 | |a oai:aleph.bib-bvb.de:BVB01-008589249 | |
Datensatz im Suchindex
| _version_ | 1812452908360269824 |
|---|---|
| adam_text |
INHALTSVERZE ICHN IS
1 EINLEITUNG
./
2 MO TIVA TION, IDEE UND ZIEL DER ARBEIT
.
4
3 EIGENSCHAFTEN VON ARCHITEKTUREN - EINE BESTANDSA UFNAHME
.
8
3.1 EIGENSCHAFTEN PROZEDURAL PROGRAMMIERBARER ARCHITEKTUREN.8
3.1.1 WEITERENTWICKLUNGEN DES VON-NEUMANN-PRINZIPS
. .
8
3.1.2 MEHRPROZESSORSYSTEME
.
9
3.1.2.1 RECHENKNOTEN IN MEHRPROZESSORSYSTEMEN.10
3.1.2.2 ALTERNATIVEN ZUR PROGRAMMIERTEN ABLAUFKONTROLLE.11
3.1.2.3 COPROZESSOREN ALS VARIANTE DER MEHRPROZESSORSYSTEME.12
3.1.3 DAS MEHRPROZESSORSYSTEM PAD1 UND SEIN KOMMUNIKATIONSKONZEPT
.
12
3.1.3.1 PADI - EIN PARALLELRECHNER MIT DISTRIBUTED MEMORY.13
3.1.3.1.1 KOMMUNIKATIONSWERK UND -PLANER.14
3.1.3.1.2 DIE VERARBEITUNGSBAUGRUPPEN.15
3.1.3.1.3 DIE INTERFACE- UND STEUERBAUGRUPPE.16
3.2 STRUKTURPROGRAMMIERBARE BAUSTEINE.17
3.2.1 DER FPGA - EIN NEUES CHIPKONZEPT
.
17
3.2.1.1 FPGA-TECHNOLOGIEN.19
3.2.1.2 FPGA-ARCHITEKTUREN UND IHRE EIGNUNG FLLR REKONFIGURIERBARE
ARCHITEKTUREN.19
3.2.1.2.1 LOGIKRESSOURCEN DES FPGA.20
3.2.1.2.2 TOPOLOGIE DER FUNKTIONSEBENE.21
3.2.1.2.3 ARCHITEKTURELEMENTE FUER DIE EXTERNE KOMMUNIKATION.23
3.2.1.3
KONFIGURIEREN EINES FPGAS.24
3.2.1.4 TYPISCHE KOMMERZIELLE FPGAS.24
3.2.2 VON DER ANWENDUNG ZUM HARDWARE/SOFTWARE-CO-DESIGN
.
26
3.2.2.1 DAS PARTITIONIEREN EINER ANWENDUNG.26
3.2.2.2 DESIGNBESCHREIBUNG: ABSTRAKT VERSUS EFFIZIENT?.26
3.2.2.3 DESIGNFLUSS IN DER STRUKTURPROGRAMMIERUNG.28
3.2.2.4 SYNCHRONE VERSUS ASYNCHRONE DESIGNS.30
3.3
REKONFIGURIERBARE PROZESSOREN UND SYSTEME.31
3.3.1 UEBERSICHT
.
31
3.3.2 PROJEKTE MIT REKONFIGURIERBARER HARDWARE
.
33
3.3.2.1 SPLASH-2 & VISPLASH.33
3.3.2.2 PAM / DECPERLE-1.34
3.3.2.3 HARPL, HANDEL UND RUBY.34
3.3.2.4 XPUTER MIR RDPA.35
3.3 2.5 WASMH.36
3.3.2.6 SPYDER UND NET LIST COMPILER.37
I
BIBLIOGRAFISCHE INFORMATIONEN
HTTP://D-NB.INFO/955216788
3.4 RESUEMEE ZU REKONFIGURIERBARER HARDWARE.39
3.4.1 STRUKTURPROGRAMMIERBARE BAUSTEINE
.
39
3.4.1.1 DIE WICHTIGSTEN EIGENSCHAFTEN DER FPGAS.39
3.4.1.2 DAS DYNAMISCHE REKONFIGURIEREN.40
3.4.1.3 METHODEN UND TOOLS DER STRUKTURPROGRAMMIEMNG.41
3.4.2 BEISPIELE FUER REALISIERTE REKONSSGURIERBARE SYSTEME
.
42
3.5 ALGORITHMEN UND STRUKTURPROGRAMMIERUNG.44
3.5.1 ALLGEMEINE EIGENSCHAFTEN
.
44
3.5.2 ALGORITHMEN DER BILDVERARBEITUNG
.
46
4 DER HYBRIDE MUL TIPROZESSOR ALS KONZEPT
.
48
4.1 ALLGEMEINE ANFORDERUNGEN.48
4.2 AUFWAND UND NUTZEN DES REKONFIGURIERBAREN PROZESSORS.49
4.3 ENTWURF DES HYBRIDEN MULTIPROZESSORS.50
4.3.1 DIE GRUNDLEGENDE ARCHITEKTUR DES HYBRIDEN MULTIPROZESSORS
.
51
4.3.1.1 KOPPLUNG VON UNIVERSALPROZESSOR UND REKONFIGURIERBAREM
PROZESSOR.51
4.3.1.2 DAS SPEICHERKONZEPT.52
4.3.1.3 VARIANTEN DER DATENSTROEME IM HYBRIDEN MULTIPROZESSOR.53
4.3.1.4 DATENSTROEME IM HYBRIDEN MULTIPROZESSOR ALS FUNKTION DES
FPGA-TYPS
.55
4.3.1.5 ABWAERTSKOMPATIBILITAET DURCH PROZEDURALE KONTROLLE UND
MODULARITAET.56
4.3.2 DER REKONSSGURIERBARE PROZESSOR ALS KOMMUNIKATIONSWERK DES HM
.
57
4.3.2.1 GRENZEN FUER DEN EINSATZ VON FPGAS FUER KOMMUNIKATIONSAUFGABEN.57
4.3.2.2 GLOBALE KOMMUNIKATION IM MULTIPROZESSORSYSTEM.58
4.3.2.3 INTERFACES ZUR PERIPHERIE DES HYBRIDEN MULTIPROZESSORS.60
4.4 DIE INTERNE GESTALTUNG DES REKONFIGURIERBAREN PROZESSORS.61
4.4.1 FUER DEN HYBRIDEN MULTIPROZESSOR WICHTIGE FPGA-EIGENSCHASSEN
.
61
4.4.2 DAS KONFIGURIEREN DER FPGAS
.
63
4.4.2.1 DIE EMULIERTE PARTIELLE REKONFIGURATION.63
4.4.2.2 PARTITIONIEREN DER FUNKTIONALITAET.65
4.4.2.3 KONFIGURIEREN - VARIANTEN.66
4.4.3 LOKALE SPEICHER IM HYBRIDEN MULTIPROZESSOR
.R.
67
4.4.4 DAS SKALIEREN DES REKONFIGURIERBAREN PROZESSORS
.
68
4.5 INTEGRATION EINES HYBRIDEN MULTIPROZESSORS IN MEHRPROZESSOR
SYSTEME.69
4.5.1 DER REKONSSGURIERBARE PROZESSOR ALS LOKALER COPROZESSOR
.
69
4.5.2 DER PRE
-
/ POST-PROZESSOR-MODE
.
70
4.5.3 DER REKONSSGURIERBARE PROZESSOR ALS GLOBALER COPROZESSOR
.
71
5
DER EXPERIMENTAL
-
UND TESTPROZESSOR DCP
.
72
5.1 EIN VOTUM FUER HARDWARE-MODELLE.73
5.2 BESCHREIBUNG DES DCP.74
II
5.
2
.
1 DIE AUSWAHL DER FPGA-FAMILIE
. 75
5.2.2 FLEXIBLE INTEGRATION DES DCP IN DAS HOSTSYSTEM
. 75
5.2.3 DIE AUFGABENTEILUNG INNERHALB DES DCP
. 77
5.2.3.1 DIE INTERFACE- UND SERVICE-KOMPONENTE.77
5.2.3.2 DIE FUNKTIONSKOMPONENTE.79
5.2.4 BUSSE FUER DIE DCP-INTERNE KOMMUNIKATION
.
80
5.2.5 DIE LOKALEN BETRIEBSARTEN
.
81
5.2.5.1 DER MODUS YYPARALLELE KANAELE".81
5.2.5.2 DER MODUS YYPIPELINE". .82
5.2.5.3 DER MULTIPLEX-MODE.83
5.2
6 ANMERKUNGEN ZUR DCP-HARDWARE
.
83
5.2.6.1 TAKTERZEUGUNG IM DCP.83
5.2.6.2 DAS KONFIGURIEREN DER FPGAS.84
5.2.6.3 DAS BOARD-DESIGN.84
5.2 7
PROGRAMMIERUNG DES DCP
.
85
6 ANWENDUNGSBEISPIELE, ERGEBNISSE UND BEWERTUNG
.
87
6.1 PORTIERTE ANWENDUNGEN UND ERGEBNISSE.87
6.1.1 CONWAYS GAME OF LIVE
.
87
6.1.2 BERECHNUNG VON STANDARDFUNKTIONEN MIT BITALGORITHMEN
.
92
6.1.2.1 EINE YYUNIVERSELLE RECHENZELLE" FTLR FESTKOMMABERECHNUNGEN.92
6.1.2.2 EIN OPTIMIERTER WURZELOPERATOR ALS SPEZIALISIERTE
EINZELLOESUNG.94
6.1.3 ALGORITHMEN DER BILDVERARBEITUNG
.
95
6.1.3.1 KOMPONENTENMARKIERUNG MIT AEQUIVALENZTABELLE.96
6.1.3.2 ABINGDON-CROSS BENCHMARK.99
6.2 BEWERTUNG.107
6.2.1 BEWERTUNG DER EXPERIMENTELLEN ARBEITEN UND ERGEBNISSE
.
107
6.2.1.1 ANWENDUNGSBEISPIELE.107
6.2.1.2 RESUEMEE ZUM DCP.109
6.2.2 BEWERTUNG DES HYBRIDEN MULTIPROZESSORS
.
110
6.2.2.1 KONZEPT DER HYBRIDEN KOPPLUNG.110
6.2.2.1.1 KOOPERATION INNERHALB DES HYBRIDEN MULTIPROZESSORS.110
6.2.2.1.2 KOMMUNIKATION UND DATENSPEICHERUNG IM HYBRIDEN
MULTIPROZESSOR.110
6.2.2.1.3 DER HYBRIDE MULTIPROZESSOR IM MEHRPROZESSORSYSTEM.111
6.2.2.2 DER REKONFIGURIERBARE PROZESSOR. 112
6.2.2.3 PROGRAMMIERUNG DES HYBRIDEN MULTIPROZESSORS.114
6.2.3 PRAKTISCHE SCHLUSSFOLGERUNGEN AUS DEN ANWENDUNGSBEISPIELEN
.
115
7 AUSBLICK
.
118
1
.1 VERBESSERUNGEN AM HYBRIDEN MULTIPROZESSOR.118
7.2 WUENSCHE AN NACHFOLGENDE FORSCHUNG UND PRODUKTE.120
III
ANHANG I - QUELLENVERZEICHNIS.
.
122
ANHANG II- VERZEICHNIS DER ABBILDUNGEN
.
128
ANHANG
III- VERZEICHNIS DER VERWENDETEN ABKUERZUNGEN.
.
130
ANHANG IV- UEBERBLICK UEBER VERWENDETE SYSTEME UND SOFTWARE
.
131
ANHANG V- SCHEMATIC EINES BITALGORITHMUS FUER QUADRATWURZELN
131
IV |
| any_adam_object | 1 |
| author | Zühlke, Hans-Ulrich 1964- |
| author_GND | (DE-588)120656760 |
| author_facet | Zühlke, Hans-Ulrich 1964- |
| author_role | aut |
| author_sort | Zühlke, Hans-Ulrich 1964- |
| author_variant | h u z huz |
| building | Verbundindex |
| bvnumber | BV012642165 |
| ctrlnum | (OCoLC)245753612 (DE-599)BVBBV012642165 |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>00000nam a2200000 c 4500</leader><controlfield tag="001">BV012642165</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">990629s1998 gw d||| m||| 00||| ger d</controlfield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">955216788</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)245753612</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV012642165</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">DE</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-29T</subfield><subfield code="a">DE-11</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Zühlke, Hans-Ulrich</subfield><subfield code="d">1964-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)120656760</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Rekonfigurierbare Logik in hybriden Multiprozessoren</subfield><subfield code="c">von Hans-Ulrich Zühlke</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="c">1998</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">IV, 132 Bl.</subfield><subfield code="b">graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="500" ind1=" " ind2=" "><subfield code="a">Jena, Univ., Diss., 1998</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Field programmable gate array</subfield><subfield code="0">(DE-588)4347749-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Mehrprozessorsystem</subfield><subfield code="0">(DE-588)4038397-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Rekonfiguration</subfield><subfield code="0">(DE-588)4306238-6</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4113937-9</subfield><subfield code="a">Hochschulschrift</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Mehrprozessorsystem</subfield><subfield code="0">(DE-588)4038397-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Field programmable gate array</subfield><subfield code="0">(DE-588)4347749-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="2"><subfield code="a">Rekonfiguration</subfield><subfield code="0">(DE-588)4306238-6</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">DNB Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=008589249&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="943" ind1="1" ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-008589249</subfield></datafield></record></collection> |
| genre | (DE-588)4113937-9 Hochschulschrift gnd-content |
| genre_facet | Hochschulschrift |
| id | DE-604.BV012642165 |
| illustrated | Illustrated |
| indexdate | 2024-10-09T16:03:06Z |
| institution | BVB |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-008589249 |
| oclc_num | 245753612 |
| open_access_boolean | |
| owner | DE-29T DE-11 |
| owner_facet | DE-29T DE-11 |
| physical | IV, 132 Bl. graph. Darst. |
| publishDate | 1998 |
| publishDateSearch | 1998 |
| publishDateSort | 1998 |
| record_format | marc |
| spelling | Zühlke, Hans-Ulrich 1964- Verfasser (DE-588)120656760 aut Rekonfigurierbare Logik in hybriden Multiprozessoren von Hans-Ulrich Zühlke 1998 IV, 132 Bl. graph. Darst. txt rdacontent n rdamedia nc rdacarrier Jena, Univ., Diss., 1998 Field programmable gate array (DE-588)4347749-5 gnd rswk-swf Mehrprozessorsystem (DE-588)4038397-0 gnd rswk-swf Rekonfiguration (DE-588)4306238-6 gnd rswk-swf (DE-588)4113937-9 Hochschulschrift gnd-content Mehrprozessorsystem (DE-588)4038397-0 s Field programmable gate array (DE-588)4347749-5 s Rekonfiguration (DE-588)4306238-6 s DE-604 DNB Datenaustausch application/pdf http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=008589249&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA Inhaltsverzeichnis |
| spellingShingle | Zühlke, Hans-Ulrich 1964- Rekonfigurierbare Logik in hybriden Multiprozessoren Field programmable gate array (DE-588)4347749-5 gnd Mehrprozessorsystem (DE-588)4038397-0 gnd Rekonfiguration (DE-588)4306238-6 gnd |
| subject_GND | (DE-588)4347749-5 (DE-588)4038397-0 (DE-588)4306238-6 (DE-588)4113937-9 |
| title | Rekonfigurierbare Logik in hybriden Multiprozessoren |
| title_auth | Rekonfigurierbare Logik in hybriden Multiprozessoren |
| title_exact_search | Rekonfigurierbare Logik in hybriden Multiprozessoren |
| title_full | Rekonfigurierbare Logik in hybriden Multiprozessoren von Hans-Ulrich Zühlke |
| title_fullStr | Rekonfigurierbare Logik in hybriden Multiprozessoren von Hans-Ulrich Zühlke |
| title_full_unstemmed | Rekonfigurierbare Logik in hybriden Multiprozessoren von Hans-Ulrich Zühlke |
| title_short | Rekonfigurierbare Logik in hybriden Multiprozessoren |
| title_sort | rekonfigurierbare logik in hybriden multiprozessoren |
| topic | Field programmable gate array (DE-588)4347749-5 gnd Mehrprozessorsystem (DE-588)4038397-0 gnd Rekonfiguration (DE-588)4306238-6 gnd |
| topic_facet | Field programmable gate array Mehrprozessorsystem Rekonfiguration Hochschulschrift |
| url | http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=008589249&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| work_keys_str_mv | AT zuhlkehansulrich rekonfigurierbarelogikinhybridenmultiprozessoren |