Einsatz genetischer Algorithmen als Optimierungsmethode bei der Synthese elektronischer Schaltungen:
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Abschlussarbeit Buch |
| Sprache: | German |
| Veröffentlicht: |
Düsseldorf
VDI Verl.
1999
|
| Ausgabe: | Als Ms. gedr. |
| Schriftenreihe: | Verein Deutscher Ingenieure: [Fortschrittberichte VDI / 10]
576 |
| Schlagworte: | |
| Online-Zugang: | Inhaltsverzeichnis |
| Beschreibung: | XII, 261 S. graph. Darst. |
| ISBN: | 3183576104 |
Internformat
MARC
| LEADER | 00000nam a2200000 cb4500 | ||
|---|---|---|---|
| 001 | BV012564016 | ||
| 003 | DE-604 | ||
| 005 | 19990708 | ||
| 007 | t | ||
| 008 | 990518s1999 d||| m||| 00||| ger d | ||
| 016 | 7 | |a 956581552 |2 DE-101 | |
| 020 | |a 3183576104 |9 3-18-357610-4 | ||
| 035 | |a (OCoLC)45235263 | ||
| 035 | |a (DE-599)BVBBV012564016 | ||
| 040 | |a DE-604 |b ger |e rakddb | ||
| 041 | 0 | |a ger | |
| 049 | |a DE-91 |a DE-210 |a DE-634 |a DE-83 | ||
| 084 | |a ST 195 |0 (DE-625)143608: |2 rvk | ||
| 084 | |a ELT 272d |2 stub | ||
| 100 | 1 | |a Falkenberg, Andreas |e Verfasser |4 aut | |
| 245 | 1 | 0 | |a Einsatz genetischer Algorithmen als Optimierungsmethode bei der Synthese elektronischer Schaltungen |c Andreas Falkenberg |
| 250 | |a Als Ms. gedr. | ||
| 264 | 1 | |a Düsseldorf |b VDI Verl. |c 1999 | |
| 300 | |a XII, 261 S. |b graph. Darst. | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 490 | 1 | |a Verein Deutscher Ingenieure: [Fortschrittberichte VDI / 10] |v 576 | |
| 502 | |a Zugl.: Rostock, Univ., Diss., 1998 | ||
| 650 | 0 | 7 | |a Digitale integrierte Schaltung |0 (DE-588)4113313-4 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Genetischer Algorithmus |0 (DE-588)4265092-6 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a VHDL |0 (DE-588)4254792-1 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Logiksynthese |0 (DE-588)4348178-4 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Entwurf |0 (DE-588)4121208-3 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a VLSI |0 (DE-588)4117388-0 |2 gnd |9 rswk-swf |
| 655 | 7 | |0 (DE-588)4113937-9 |a Hochschulschrift |2 gnd-content | |
| 689 | 0 | 0 | |a VLSI |0 (DE-588)4117388-0 |D s |
| 689 | 0 | 1 | |a Entwurf |0 (DE-588)4121208-3 |D s |
| 689 | 0 | 2 | |a Genetischer Algorithmus |0 (DE-588)4265092-6 |D s |
| 689 | 0 | |5 DE-604 | |
| 689 | 1 | 0 | |a Digitale integrierte Schaltung |0 (DE-588)4113313-4 |D s |
| 689 | 1 | 1 | |a Logiksynthese |0 (DE-588)4348178-4 |D s |
| 689 | 1 | 2 | |a Genetischer Algorithmus |0 (DE-588)4265092-6 |D s |
| 689 | 1 | 3 | |a VHDL |0 (DE-588)4254792-1 |D s |
| 689 | 1 | |5 DE-604 | |
| 810 | 2 | |a 10] |t Verein Deutscher Ingenieure: [Fortschrittberichte VDI |v 576 |w (DE-604)BV000897204 |9 576 | |
| 856 | 4 | 2 | |m DNB Datenaustausch |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=008531824&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
Datensatz im Suchindex
| _version_ | 1805068266574446592 |
|---|---|
| adam_text |
INHALTSVERZEICHNIS
DANKSAGUNG
III
INHALTSVERZEICHNIS
V
ABKUERZUNGEN
UN
SYMBOLE
IX
KURZFASSUNG
XII
1
MOTIVATION
UND
ZIEL
DER
ARBEIT
1
2
EINLEITUNG
1
3
EINORDNUNG
UND
VERGLEICH
VERSCHIEDENER
SYNTHESE-SYSTEME
5
3.1
VORSTELLUNG
EXISTIERENDER
SYNTHESE-SYSTEME
.
6
3.1.1
DAS
BERKELEY
SYNTHESE-SYSTEM
.
7
3.1.2
DAS
BRAUNSCHWEIGER
SYNTHESE-SYSTEM
.
7
3.1.3
DAS
SYNTHESE-SYSTEM
BRIDGE
.
7
3.1.4
DAS
CADDY-SYNTHESE-SYSTEM
.
7
3.1.5
DAS
SYNTHESE-SYSTEM
CATHEDRAL
.
7
3.1.6
DAS
SYNTHESE-SYSTEM
CHIPPE
.
8
3.1.7
DAS
CMU
SYNTHESE-SYSTEM
.
8
3.1.8
DAS
SYNTHESE-SYSTEM
EASY/ESC
.
8
3.1.9
DAS
SYNTHESE-SYSTEM
FLAMEL
.
8
3.1.10
DAS
HAL
SYNTHESE-SYSTEM
.
8
3.1.11
DAS
MIMOLA
SYNTHESE-SYSTEM
.
8
3.1.12
DAS
SYNTHESE-SYSTEM
OLYMPUS
.
9
3.1.13
DAS
SYNTHESE-SYSTEM
SPADE
.
9
3.1.14
DAS
USC-SYNTHESE-SYSTEM
.
9
3.1.15
DER
YORKTOWN
SILICON
COMPILER
.
9
3.1.16
DAS
ROSTOCKER
SYNTHESE-SYSTEM
.
9
3.2
KLASSIFIKATION
DER
VORGESTELLTEN
SYNTHESE-SYSTEME
.
10
3.3
AUSWERTUNG
.
11
4
DIE
ABSTRAKTIONSEBENEN
BEIM
ENTWURF
KOMPLEXER
DIGITALER
SYSTEME
12
4.1
SYSTEM-EBENE
ODER
ALGORITHMISCHE
EBENE
.
13
4.2
REGISTER-TRANSFER
EBENE
.
14
4.3
LOGIK
ODER
GATTER-EBENE
.
14
4.4
SCHALTKREIS-ODER
TRANSISTOR-EBENE
.
15
4.5
LAYOUT-EBENE
.
15
4.6
BEDEUTUNG
DER
POST-SYNTHESE
VERIFIKATION
IM
SYSTEMENTWURF
.
16
4.7
ZUSAMMENFASSUNG
.
17
5
DER
ABLAUF
DER
SYNTHESE
19
5.1
DIE
BEDEUTUNG
VON
VHDL
FUER
DIE
SYNTHESE
.
22
5.2
SCHEDULINGALGORITHMEN
.
23
5.3
TIME-CONSTRAINED
SCHEDULING
ALGORITHMEN
.
25
5.3.1
INTEGER
LINEAR
PROGRAMMING
.
25
5.3.2
FORCE
DIRECTED
SCHEDULING
.
26
5.3.3
ITERATIV
REFINEMENT
METHOD
.
27
5.4
RESSOURCE-CONSTRAINED
SCHEDULING-ALGORITHMEN
.
28
5.4.1
LIST
BASED
SCHEDULING
.
28
5.4.2
ZUFALLSBASIERTE
METHODEN
.
28
5.4.3
ZIELTECHNOLOGIE
EINBEZIEHENDE
METHODEN
.
28
5.4.4
VOR
UND
NACHTEILE
.
29
5.5
ASSIGNMENT
UND
ALLOCATION
.
29
5.6
VARIABLEN-REGISTER-ASSIGNMENT
.
30
5.7
OPTIMIERUNGSMOEGLICHKEITEN
.
33
5.7.1
CONSTANT
PROPAGATION
.
33
5.7.2
TREE
HEIGHT
REDUCTION
.
34
5.7.3
SPEKULATIVES
SCHEDULING
.
35
5.7.4
NUTZUNG
VERSCHIEDENER
UND
MULTIFUNKTIONALER
BAUTEILE
.
35
5.8
SYNTHETISIERTE
ARCHITEKTUR
.
36
6
DIE
AKZELERATION
DER
SYNTHESE
DURCH
PARTITIONIERUNG
37
7
ZUFALLSBASIERTE
OPTIMIERUNGSALGORITHMEN
39
7.1
SIMULATED
ANNEALING
.
40
7.2
DER
THRESHOLD
ALGORITHMUS
.
41
7.3
SINTFLUT
ALGORITHMUS
.
41
8
GENETISCHE
ALGORITHMEN
42
8.1
EINFUEHRUNG
.
43
8.2
CODIERUNG
UND
DEKODIERUNG
.
44
8.3
BEWERTUNG
.
44
8.4
SELEKTION
.
45
8.5
GENETISCHE
OPERATOREN
.
45
8.6
MUTATION
.
45
8.7
CROSSOVER
.
46
8.8
GESAMTABLAUF.
.
48
8.9
LOHNT
SICH
DER
EINSATZ
GENETISCHER
ALGORITHMEN
?
.
49
8.10
EINSATZ
IM
WORKSTATIONCLUSTER
.
49
8.10.1
DER
GENETISCHE
ALGORITHMUS
IM
WORKSTATIONCLUSTER
.
49
8.10.2
ERWARTETE
BESCHLEUNIGUNG
DURCH
NUTZUNG
EINES
WORKSTATIONCLUSTERS
.
50
9
THEORETISCHE
UEBERLEGUNGEN
ZUM
SYNTHESEVERFAHREN
52
9.1
DIE
SYNTHETISIERBAREN
BEFEHLE
.
52
9.2
ANMERKUNGEN
ZU
DEN
THEORETISCHEN
UEBERLEGUNGEN
.
53
9.3
DER
ELEMENTARE
BEFEHL
.
53
9.4
SCHLEIFENDARSTELLUNG
DURCH
BEFEHLSBLOECKE
.
60
9.4.1
DARSTELLUNG
EINER
REPEAT-UNTIL
SCHLEIFE
.
61
9.4.2
DARSTELLUNG
EINER
WHILE-SCHLEIFE
.
62
9.4.3
SCHLEIFENOPTIMIERUNG
.
63
9.5
UMSETZUNG
VON
VHDL
KONSTRUKTEN
IN
DAS
ZWISCHENFORMAT
.
66
9.5.1
ZUWEISUNGEN
UND
ARITHMETISCHE/LOGISCHE
BEFEHLE
.
66
9.5.2
IF-STATEMENT
.
67
9.5.3
SCHLEIFEN
.
70
9.5.4
EIN-UND
AUSGABEBEFEHLE
.
72
9.6
DARSTELLUNG
DER
BAUTEILE
.
72
9.6.1
EINLEITUNG
.
.'.
.
72
9.6.2
PIPELINING
.
74
9.6.3
DEFINITION
DER
BAUTEILE
.
76
9.7
DEFINITION
DER
ALLOCATION
.
78
9.8
DEFINITION
DES
ASSIGNMENT
.
79
-VI
9.8.1
BAUTEILABHAENGIGKEIT
.
80
9.8.2
RESSOURCENBEDARF
.
83
9.9
DEFINITION
DES
SCHEDULING
.
84
9.10
VARIABLEN
REGISTER
ASSIGNMENT
.
84
9.11
DER
SYNTHESEABLAUF.
.
85
9.12
SCHEDULING
.
86
9.13
DER
DATENFLUSSGRAPH
UND
DIE
KANTENBEWERTUNG
.
87
9.13.1
BEWERTUNG
DER
ABHAENGIGKEITEN
.
88
9.13.2
BEWERTUNG
DER
DATENABHAENGIGKEIT
.
88
9.13.3
BEWERTUNG
DER
ANTIDATENABHAENGIGKEIT
.
88
9.13.4
BEWERTUNG
DER
AUSGABEABHAENGIGKEIT
.
89
9.13.5
BEWERTUNG
DER
BAUTEILABHAENGIGKEITEN
.
89
9.13.6
SCHLEIFENKONSTRUKTE
.
90
9.14
ZUSAMMENFASSUNG
.
92
10
ANWENDUNG
GENETISCHER
ALGORITHMEN
FUER
DIE
SYNTHESE
93
10.1
ALLOCATION
MIT
EINEM
GENETISCHEN
ALGORITHMUS
.
93
10.2
CODIERUNG
DER
ALLOCATION
.
95
10.3
DIE
DEKODIERUNG
.
96
10.4
MUTATION
.
96
10.5
CROSSOVER
.
97
10.6
BEWERTUNG
.
97
10.6.1
BEWERTUNGSFUNKTION
.
98
10.6.2
MAXIMALER
SEQUENTIELLER
ZEITBEDARF
.
98
10.6.3
MINIMALER
SEQUENTIELLER
ZEITBEDARF.
.
99
10.6.4
ANZAHL
ALLOCIERTER
BAUTEILE
.
99
10.6.5
RESSOURCENBEDARF
.
99
10.6.6
BALANCIERTE
AUSLASTUNG
DER
BAUTEILE
.
99
10.6.7
ERWARTETE
AUSFUEHRUNGSZEIT
DER
BEFEHLE
.
101
10.7
SELEKTIONSFUNKTION
FUER
ALLOCATION
.
101
10.8
ABBRUCHBEDINGUNG
.
102
10.9
GESAMTABLAUF
DER
ALLOCATION
.
102
10.10
ASSIGNMENT
UND
SCHEDULING
MIT
GENETISCHEM
ALGORITHMUS
.
103
10.11
DIE
OPTIMALE
WAHL
DER
AUSFUEHRUNGSREIHENFOLGE
IST
NP-VOLLSTAENDIG
.
103
10.11.1
EINLEITUNG
.
103
10.11.2
BEWEIS
.
104
10.12
GRUNDGERUEST
DES
GENETISCHEN
ALGORITHMUS
FUER
DAS
ASSIGNMENT
.
106
10.13
CODIERUNG
.
108
10.14
DEKODIERUNG
.
108
10.15
MUTATION
.
109
10.16
CROSSOVER
.
109
10.17
ZUSAETZLICHE
MUTATIONSMOEGLICHKEIT
.
110
10.18
DIE
BEWERTUNG
.
110
10.18.1
ANZAHL
TAKTSCHRITTE
.
111
10.18.2
BAUTEILBEDARF
.
112
10.18.3
RESSOURCENBEDARF
.
112
10.18.4
REGISTERANZAHL
.
112
10.18.5
MULTIPLEXERBEDARF
.
112
10.18.6
VERDRAHTUNGSAUFWAND
.
113
10.18.7
ENERGIEBEDARF
.
114
-VII
10.18.8
DIE
GESAMTBEWERTUNG
DES
ASSIGNMENTS
.
114
10.19
SELEKTION
DER
ASSIGNMENTS
.
114
10.20
ABBRUCHBEDINGUNG
.
115
10.21
DER
GESAMTABLAUF
DES
GENETISCHEN
ALGORITHMUS
FUER
ASSIGNMENT
.
115
10.22
EINSATZ
ZUSAETZLICHER
HEURISTISCHER
METHODEN
.
116
11
WIEDERVERWERTBARKEIT
VON
OPTIMIERTEN
DESIGNS
116
11.1
EINLEITUNG
.
116
11.2
SYNTHESE
EINER
ALU
.
117
11.2.1
DIE
ERZEUGTE
ARCHITEKTUR
.
118
11.2.2
VEREINIGUNG
DER
BAUTEILMENGEN
.
118
11.2.3
ZUSAMMENFASSUNG
DER
ASSIGNMENTS
.
120
11.2.4
GEMEINSAMES
SCHEDULING
.
121
11.2.5
REGISTER
ASSIGNMENT
.
121
12
IMPLEMENTIERUNG
122
12.1
BEFEHL
UND
PROGRAMM
.
122
12.2
BAUTEIL
UND
BAUTEILBIBLIOTHEK
.
122
12.3
ALLOCATION,
ALLOCATION
CODE
UND
ALLOCATION_GENERATION
.
122
12.4
SCHLEIFE
UND
SCHLEIFEN-LISTE
.
123
12.5
ASSIGNMENT
UND
ASSIGNMENT-LISTE
.
123
12.6
LOESUNG
.
123
12.7
VARIABLE
UND
VARIABLEN
LISTE
.
123
12.8
EINE
GENERATION
LOESUNGEN
.
123
12.9
NETZLISTE,
KONTROLLER
UND
GESAMT_NETZ
.
124
12.10
DIE
ALLGEMEIN
VERWENDBAREN
KLASSEN
.
124
12.11
SPEZIELLE
KLASSEN
DES
GENETISCHEN
ALGORITHMUS
.
124
12.12
DER
GESAMTPROZESS
.
124
12.13
PARALLELISIERUNG
DURCH
NUTZUNG
EINES
WORKSTATIONCLUSTERS
.
126
13
AUSWERTUNG
UND
MESSERGEBNISSE
128
13.1
DAS
HAL-BEISPIEL
.
128
13.1.1
VERGLEICH
VERSCHIEDENER
SYNTHESEANSAETZE
.
129
13.1.2
VARIABLEN
REGISTER
ASSIGNMENT
.
131
13.2
WEITERE
MESSERGEBNISSE
.
133
13.2.1
DIE
DARSTELLUNG
DES
LOESUNGSRAUMS
.
135
13.2.2
OPTIMIERUNG
DURCH
GENETISCHEN
ALLOCATIONSALGORITHMUS
.
140
13.2.3
AKZELERATION
DER
SYNTHESE
DURCH
ABSCHAETZUNG
DER
ALLOCATION
.
142
13.2.4
AKZELERATION
DER
SYNTHESE
DURCH
PARALLELISIERUNG
.
145
13.2.5
VERGLEICH
MIT
ANDEREN
ALGORITHMEN
.
147
14
ZUSAMMENFASSUNG
UND
FAZIT
151
ANHANG
A
:
ABLAUF
DER
SYNTHESE
ANHAND
EINES
BEISPIELS
152
ANHANG
B
:
DER
QUELLTEXT
DES
SYNTHESESYSTEMS
165
LITERATUR
256
-
VIII
- |
| any_adam_object | 1 |
| author | Falkenberg, Andreas |
| author_facet | Falkenberg, Andreas |
| author_role | aut |
| author_sort | Falkenberg, Andreas |
| author_variant | a f af |
| building | Verbundindex |
| bvnumber | BV012564016 |
| classification_rvk | ST 195 |
| classification_tum | ELT 272d |
| ctrlnum | (OCoLC)45235263 (DE-599)BVBBV012564016 |
| discipline | Informatik Elektrotechnik |
| edition | Als Ms. gedr. |
| format | Thesis Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>00000nam a2200000 cb4500</leader><controlfield tag="001">BV012564016</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">19990708</controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">990518s1999 d||| m||| 00||| ger d</controlfield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">956581552</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3183576104</subfield><subfield code="9">3-18-357610-4</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)45235263</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV012564016</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-91</subfield><subfield code="a">DE-210</subfield><subfield code="a">DE-634</subfield><subfield code="a">DE-83</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 195</subfield><subfield code="0">(DE-625)143608:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ELT 272d</subfield><subfield code="2">stub</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Falkenberg, Andreas</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Einsatz genetischer Algorithmen als Optimierungsmethode bei der Synthese elektronischer Schaltungen</subfield><subfield code="c">Andreas Falkenberg</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">Als Ms. gedr.</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Düsseldorf</subfield><subfield code="b">VDI Verl.</subfield><subfield code="c">1999</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">XII, 261 S.</subfield><subfield code="b">graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="1" ind2=" "><subfield code="a">Verein Deutscher Ingenieure: [Fortschrittberichte VDI / 10]</subfield><subfield code="v">576</subfield></datafield><datafield tag="502" ind1=" " ind2=" "><subfield code="a">Zugl.: Rostock, Univ., Diss., 1998</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Digitale integrierte Schaltung</subfield><subfield code="0">(DE-588)4113313-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Genetischer Algorithmus</subfield><subfield code="0">(DE-588)4265092-6</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Logiksynthese</subfield><subfield code="0">(DE-588)4348178-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Entwurf</subfield><subfield code="0">(DE-588)4121208-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">VLSI</subfield><subfield code="0">(DE-588)4117388-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4113937-9</subfield><subfield code="a">Hochschulschrift</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">VLSI</subfield><subfield code="0">(DE-588)4117388-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Entwurf</subfield><subfield code="0">(DE-588)4121208-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="2"><subfield code="a">Genetischer Algorithmus</subfield><subfield code="0">(DE-588)4265092-6</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">Digitale integrierte Schaltung</subfield><subfield code="0">(DE-588)4113313-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="1"><subfield code="a">Logiksynthese</subfield><subfield code="0">(DE-588)4348178-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="2"><subfield code="a">Genetischer Algorithmus</subfield><subfield code="0">(DE-588)4265092-6</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="3"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="810" ind1="2" ind2=" "><subfield code="a">10]</subfield><subfield code="t">Verein Deutscher Ingenieure: [Fortschrittberichte VDI</subfield><subfield code="v">576</subfield><subfield code="w">(DE-604)BV000897204</subfield><subfield code="9">576</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">DNB Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=008531824&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield></record></collection> |
| genre | (DE-588)4113937-9 Hochschulschrift gnd-content |
| genre_facet | Hochschulschrift |
| id | DE-604.BV012564016 |
| illustrated | Illustrated |
| indexdate | 2024-07-20T03:47:23Z |
| institution | BVB |
| isbn | 3183576104 |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-008531824 |
| oclc_num | 45235263 |
| open_access_boolean | |
| owner | DE-91 DE-BY-TUM DE-210 DE-634 DE-83 |
| owner_facet | DE-91 DE-BY-TUM DE-210 DE-634 DE-83 |
| physical | XII, 261 S. graph. Darst. |
| publishDate | 1999 |
| publishDateSearch | 1999 |
| publishDateSort | 1999 |
| publisher | VDI Verl. |
| record_format | marc |
| series2 | Verein Deutscher Ingenieure: [Fortschrittberichte VDI / 10] |
| spelling | Falkenberg, Andreas Verfasser aut Einsatz genetischer Algorithmen als Optimierungsmethode bei der Synthese elektronischer Schaltungen Andreas Falkenberg Als Ms. gedr. Düsseldorf VDI Verl. 1999 XII, 261 S. graph. Darst. txt rdacontent n rdamedia nc rdacarrier Verein Deutscher Ingenieure: [Fortschrittberichte VDI / 10] 576 Zugl.: Rostock, Univ., Diss., 1998 Digitale integrierte Schaltung (DE-588)4113313-4 gnd rswk-swf Genetischer Algorithmus (DE-588)4265092-6 gnd rswk-swf VHDL (DE-588)4254792-1 gnd rswk-swf Logiksynthese (DE-588)4348178-4 gnd rswk-swf Entwurf (DE-588)4121208-3 gnd rswk-swf VLSI (DE-588)4117388-0 gnd rswk-swf (DE-588)4113937-9 Hochschulschrift gnd-content VLSI (DE-588)4117388-0 s Entwurf (DE-588)4121208-3 s Genetischer Algorithmus (DE-588)4265092-6 s DE-604 Digitale integrierte Schaltung (DE-588)4113313-4 s Logiksynthese (DE-588)4348178-4 s VHDL (DE-588)4254792-1 s 10] Verein Deutscher Ingenieure: [Fortschrittberichte VDI 576 (DE-604)BV000897204 576 DNB Datenaustausch application/pdf http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=008531824&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA Inhaltsverzeichnis |
| spellingShingle | Falkenberg, Andreas Einsatz genetischer Algorithmen als Optimierungsmethode bei der Synthese elektronischer Schaltungen Digitale integrierte Schaltung (DE-588)4113313-4 gnd Genetischer Algorithmus (DE-588)4265092-6 gnd VHDL (DE-588)4254792-1 gnd Logiksynthese (DE-588)4348178-4 gnd Entwurf (DE-588)4121208-3 gnd VLSI (DE-588)4117388-0 gnd |
| subject_GND | (DE-588)4113313-4 (DE-588)4265092-6 (DE-588)4254792-1 (DE-588)4348178-4 (DE-588)4121208-3 (DE-588)4117388-0 (DE-588)4113937-9 |
| title | Einsatz genetischer Algorithmen als Optimierungsmethode bei der Synthese elektronischer Schaltungen |
| title_auth | Einsatz genetischer Algorithmen als Optimierungsmethode bei der Synthese elektronischer Schaltungen |
| title_exact_search | Einsatz genetischer Algorithmen als Optimierungsmethode bei der Synthese elektronischer Schaltungen |
| title_full | Einsatz genetischer Algorithmen als Optimierungsmethode bei der Synthese elektronischer Schaltungen Andreas Falkenberg |
| title_fullStr | Einsatz genetischer Algorithmen als Optimierungsmethode bei der Synthese elektronischer Schaltungen Andreas Falkenberg |
| title_full_unstemmed | Einsatz genetischer Algorithmen als Optimierungsmethode bei der Synthese elektronischer Schaltungen Andreas Falkenberg |
| title_short | Einsatz genetischer Algorithmen als Optimierungsmethode bei der Synthese elektronischer Schaltungen |
| title_sort | einsatz genetischer algorithmen als optimierungsmethode bei der synthese elektronischer schaltungen |
| topic | Digitale integrierte Schaltung (DE-588)4113313-4 gnd Genetischer Algorithmus (DE-588)4265092-6 gnd VHDL (DE-588)4254792-1 gnd Logiksynthese (DE-588)4348178-4 gnd Entwurf (DE-588)4121208-3 gnd VLSI (DE-588)4117388-0 gnd |
| topic_facet | Digitale integrierte Schaltung Genetischer Algorithmus VHDL Logiksynthese Entwurf VLSI Hochschulschrift |
| url | http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=008531824&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| volume_link | (DE-604)BV000897204 |
| work_keys_str_mv | AT falkenbergandreas einsatzgenetischeralgorithmenalsoptimierungsmethodebeidersyntheseelektronischerschaltungen |