Verfügbarkeit: ASIC-Design :: THWS Bibkatalog

ASIC-Design: Realisierung von VLSI-Systemen mit Mentor V8

Gespeichert in:

Bibliographische Detailangaben
1. Verfasser:	Hoppe, Bernhard (VerfasserIn)
Format:	Buch
Sprache:	German
Veröffentlicht:	Berlin [u.a.] Springer 1999
Schlagworte:	Kundenspezifische Schaltung Programm CMOS Simulation Speicherschaltung Entwurfsautomation
Online-Zugang:	Inhaltsverzeichnis
Beschreibung:	XIV, 522 S. Ill., graph. Darst.
ISBN:	3540616640

Internformat

MARC


LEADER	00000nam a2200000 c 4500
001	BV012329049
003	DE-604
005	20020214
007	t
008	981215s1999 gw ad\|\| \|\|\|\| 00\|\|\| ger d
016	7		\|a 95487241X \|2 DE-101
020			\|a 3540616640 \|c Gb. : DM 179.00, sfr 162.00, S 1307.00 \|9 3-540-61664-0
035			\|a (OCoLC)75945782
035			\|a (DE-599)BVBBV012329049
040			\|a DE-604 \|b ger \|e rakwb
041	0		\|a ger
044			\|a gw \|c DE
049			\|a DE-92 \|a DE-859 \|a DE-M347 \|a DE-91 \|a DE-862 \|a DE-384 \|a DE-523 \|a DE-83
084			\|a ST 195 \|0 (DE-625)143608: \|2 rvk
084			\|a ZN 4900 \|0 (DE-625)157417: \|2 rvk
084			\|a ZN 4940 \|0 (DE-625)157423: \|2 rvk
084			\|a ZN 4950 \|0 (DE-625)157424: \|2 rvk
084			\|a ZN 4952 \|0 (DE-625)157425: \|2 rvk
084			\|a ELT 360f \|2 stub
100	1		\|a Hoppe, Bernhard \|e Verfasser \|4 aut
245	1	0	\|a ASIC-Design \|b Realisierung von VLSI-Systemen mit Mentor V8 \|c Bernhard Hoppe
264		1	\|a Berlin [u.a.] \|b Springer \|c 1999
300			\|a XIV, 522 S. \|b Ill., graph. Darst.
336			\|b txt \|2 rdacontent
337			\|b n \|2 rdamedia
338			\|b nc \|2 rdacarrier
650	0	7	\|a Kundenspezifische Schaltung \|0 (DE-588)4122250-7 \|2 gnd \|9 rswk-swf
650	0	7	\|a Programm \|0 (DE-588)4047394-6 \|2 gnd \|9 rswk-swf
650	0	7	\|a CMOS \|0 (DE-588)4010319-5 \|2 gnd \|9 rswk-swf
650	0	7	\|a Simulation \|0 (DE-588)4055072-2 \|2 gnd \|9 rswk-swf
650	0	7	\|a Speicherschaltung \|0 (DE-588)4258726-8 \|2 gnd \|9 rswk-swf
650	0	7	\|a Entwurfsautomation \|0 (DE-588)4312536-0 \|2 gnd \|9 rswk-swf
689	0	0	\|a Kundenspezifische Schaltung \|0 (DE-588)4122250-7 \|D s
689	0		\|5 DE-604
689	1	0	\|a Kundenspezifische Schaltung \|0 (DE-588)4122250-7 \|D s
689	1	1	\|a Entwurfsautomation \|0 (DE-588)4312536-0 \|D s
689	1		\|5 DE-604
689	2	0	\|a Kundenspezifische Schaltung \|0 (DE-588)4122250-7 \|D s
689	2	1	\|a Speicherschaltung \|0 (DE-588)4258726-8 \|D s
689	2	2	\|a CMOS \|0 (DE-588)4010319-5 \|D s
689	2		\|5 DE-604
689	3	0	\|a Kundenspezifische Schaltung \|0 (DE-588)4122250-7 \|D s
689	3	1	\|a Simulation \|0 (DE-588)4055072-2 \|D s
689	3	2	\|a Programm \|0 (DE-588)4047394-6 \|D s
689	3		\|5 DE-604
856	4	2	\|m SWB Datenaustausch \|q application/pdf \|u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=008359765&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA \|3 Inhaltsverzeichnis

Datensatz im Suchindex

DE-BY-862_location	2000
DE-BY-FWS_call_number	2000/ZN 4940 H798
DE-BY-FWS_katkey	168684
DE-BY-FWS_media_number	083000323747
_version_	1806174585626820608
adam_text	INHALTSVERZEICHNIS 1 EINLEITUNG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 2 KONZEPTE, TECHNOLOGIEN UND REALISIERUNGSTECHNIKEN . . . . . . . . . 4 2.1 SYSTEMENTWICKLUNG . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 2.2 SCHALTUNGSOPTIONEN . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 2.2.1 MIKROPROZESSOREN . . . . . . . . . . . . . . . . . . . . . . . . . 6 2.2.2 STANDARDBAUSTEINE UND ASICS . . . . . . . . . . . . . 7 2.2.2.1 ASICS . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 2.2.2.2 ASIC-ENTWURFSZIELE . . . . . . . . . . . . . . . . . . . 9 2.2.2.3 ELEKTRISCH KONFIGURIERBARE LOGIKSCHALTUNGEN . . . . 10 2.3 TECHNOLOGIEN UND REALISIERUNGSMETHODEN FUER ASICS . . . . . . . . . 12 2.3.1 HALBLEITERTECHNOLOGIEN FUER ASICS . . . . . . . . . . . . . . . . 12 2.3.2 REALISIERUNGSTECHNIKEN FUER ASICS . . . . . . . . . . . . . . . . 18 2.3.2.1 VOLLKUNDENSPEZIFISCHER ENTWURF . . . . . . . . . . . . 19 2.3.2.2 HALBKUNDENSPEZIFISCHER ODER SEMI-CUSTOM-ENTWURF. . . . . . . . . . . . . . . . . . 19 2.3.2.3 GATE-ARRAYS . . . . . . . . . . . . . . . . . . . . . . . . 22 2.3.3 DAS INTEGRATIONSGERECHTE SCHALTUNGSKONZEPT. . . . . . . . . . 24 2.3.4 OPTIMALE REALISIERUNGSTECHNIKEN . . . . . . . . . . . . . . . . 25 2.4 IC-GEHAEUSE UND AUFBAUTECHNIK . . . . . . . . . . . . . . . . . . . . . 26 2.5 UEBUNGSAUFGABEN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30 3 DER ASIC-ENTWURFSPROZESS . . . . . . . . . . . . . . . . . . . . . . . . . 32 3.1 HIERARCHIEN UND SICHTWEISEN . . . . . . . . . . . . . . . . . . . . . . . 32 3.2 ASIC-SPEZIFIKATION: DATENBLAETTER UND BLOCKSCHALTBILDER . . . . . . . 35 3.3 RECHNERGESTUETZTE ASIC-ENTWICKLUNG . . . . . . . . . . . . . . . . . . 38 3.3.1 STRUKTURELLE BESCHREIBUNG DER SCHALTUNG DURCH SCHALTPLAENE . 38 3.3.2 SIMULATIONSPROGRAMME . . . . . . . . . . . . . . . . . . . . . . 40 3.3.3 RECHNERGESTUETZTE LAYOUTERSTELLUNG . . . . . . . . . . . . . . . 41 3.3.4 LAYOUTVERIFIKATION . . . . . . . . . . . . . . . . . . . . . . . . . 44 3.4 DIE UEBERGABE DER ENTWURFSDATEN AN DEN HALBLEITERHERSTELLER . . . . 48 3.5 DAS TESTPROGRAMM. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49 3.6 DIE PROTOTYPENUNTERSUCHUNG. . . . . . . . . . . . . . . . . . . . . . . 51 VIII INHALTSVERZEICHNIS 3.7 DIE FREIGABEUNTERSUCHUNG . . . . . . . . . . . . . . . . . . . . . . . . . 52 3.8 UEBUNGSAUFGABEN. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54 4 TRANSISTORTHEORIE UND SCHALTUNGSTECHNIK . . . . . . . . . . . . . . . . . 56 4.1 STROMGLEICHUNGEN FUER MOS-TRANSISTOREN . . . . . . . . . . . . . . . . 57 4.2 CMOS-GRUNDSCHALTUNGEN . . . . . . . . . . . . . . . . . . . . . . . . . 65 4.2.1 LOGIKELEMENTE UND SIGNALPEGEL . . . . . . . . . . . . . . . . . . 65 4.2.2 LOGIKGATTER AUS KOMPLEMENTAEREN MOS-TRANSISTOREN . . . . . . 66 4.2.3 GLEICH- UND WECHSELSTROMVERHALTEN VON CMOS-LOGIKGATTERN. 68 4.2.4 ANALOGE GRUNDSCHALTUNGEN . . . . . . . . . . . . . . . . . . . . 71 4.2.4.1 SPANNUNGSTEILER UND AKTIVE LASTEN . . . . . . . . . . . 72 4.2.4.2 STROMSPIEGELSCHALTUNGEN . . . . . . . . . . . . . . . . . 73 4.2.4.3 DIFFERENZSTUFEN UND KOMPARATOREN . . . . . . . . . . . 75 4.2.5 DYNAMISCHE SCHALTUNGEN. . . . . . . . . . . . . . . . . . . . . . 78 4.2.6 SPEICHERSCHALTUNGEN . . . . . . . . . . . . . . . . . . . . . . . . 80 4.2.7 SIGNALUEBERTRAGUNG IN PASS-TRANSISTOREN UND TRANSFERGATTERN . 81 4.3 TAKTE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83 4.3.1 SEQUENTIELLE UND ASYNCHRONE SCHALTUNGEN . . . . . . . . . . . . 84 4.3.2 TAKTSIGNALE UND TAKTUNGSVERFAHREN FUER SEQUENTIELLE SCHALTUNGEN . . . . . . . . . . . . . . . . . . . . . . 85 4.3.3 TAKTERZEUGUNG . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88 4.3.4 TAKTVERTEILUNG . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92 4.4 VERLUSTLEISTUNG UND POWER- DELAY- PRODUKT . . . . . . . . . . . . . . . 94 4.5 ZUSAMMENFASSUNG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96 4.6 UEBUNGSAUFGABEN. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96 5 SCHALTUNGSSIMULATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98 5.1 DER ANALOGSIMULATOR SPICE . . . . . . . . . . . . . . . . . . . . . . . . 100 5.1.1 RECHENVERFAHREN UND MODELLE . . . . . . . . . . . . . . . . . . . 100 5.1.2 MODELLEBENEN UND MODELLPARAMETER BEI SPICE. . . . . . . . . 101 5.1.3 MOS- TRANSISTOREN MIT PARASITAEREN KOMPONENTEN . . . . . . . 101 5.1.4 KURZKANALTRANSISTOREN . . . . . . . . . . . . . . . . . . . . . . . 104 5.1.5 PARAMETERVARIANTEN UND SIMULATIONSGENAUIGKEIT BEI SPICE. . 106 5.1.6 SPICE- NETZLISTEN UND -PROGRAMME. . . . . . . . . . . . . . . . 106 5.1.6.1 ALLGEMEINE SYNTAX-REGELN . . . . . . . . . . . . . . . . 106 5.1.6.2 BAUELEMENT- UND MODELLANWEISUNGEN . . . . . . . . . 107 5.1.6.3 STROM- UND SPANNUNGSQUELLEN . . . . . . . . . . . . . . 110 5.1.7 ANALYSEMOEGLICHKEITEN UND STEUERANWEISUNGEN . . . . . . . . . 110 5.1.7.1 GLEICHSTROMANALYSE . . . . . . . . . . . . . . . . . . . . 113 5.1.7.2 ZEITANALYSE . . . . . . . . . . . . . . . . . . . . . . . . . 114 5.1.7.3 FREQUENZANALYSE . . . . . . . . . . . . . . . . . . . . . . 115 5.1.7.4 ANWEISUNGEN ZUR AUSGABE DER SIMULATIONSERGEBNISSE 117 5.1.8 DEFINITION VON TEILSCHALTUNGEN MIT DER .SUBCKT-ANWEISUNG . 121 5.2 DIGITALSIMULATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123 INHALTSVERZEICHNIS IX 5.2.1 RECHENVERFAHREN UND MODELLBILDUNG BEI DER DIGITALSIMULATION . . . . . . . . . . . . . . . . . . . . . . . 123 5.2.1.1 EREIGNISGESTEUERTE SIMULATION . . . . . . . . . . . . . 124 5.2.1.2 LAUFZEITMODELLE AUF GATTEREBENE . . . . . . . . . . . . 125 5.2.2 DER LOGIKSIMULATOR QUICKSIMII . . . . . . . . . . . . . . . . . 130 5.2.2.1 SCHALTPLAENE, ZEITVERHALTEN UND SIGNALZUSTAENDE. . . . 131 5.2.2.2 EREIGNISSTEUERUNG . . . . . . . . . . . . . . . . . . . . 132 5.2.2.3 METHODEN ZUR LAUFZEITVERARBEITUNG (DELAY MODES) . 134 5.2.2.4 DIE BEHANDLUNG VON SPIKES . . . . . . . . . . . . . . . 136 5.2.2.5 INITIALISIERUNG. . . . . . . . . . . . . . . . . . . . . . . 139 5.3 ZUSAMMENFASSUNG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140 5.4 UEBUNGSAUFGABEN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141 6 SCHNITTSTELLEN ZWISCHEN IC-ENTWICKLER UND HALBLEITERHERSTELLER . . . 145 6.1 DEFINITION VON HALBLEITERSCHALTUNGEN MIT LAYOUT UND MASKEN . . . 146 6.1.2 LAYOUTEDITOREN . . . . . . . . . . . . . . . . . . . . . . . . . . . 148 6.1.3 LAYOUTDARSTELLUNGEN VON BAUELEMENTEN . . . . . . . . . . . . 149 6.1.4 KRITISCHE DIMENSIONEN, ENTWURFSREGELN UND LAYOUTVERIFIKATION . . . . . . . . . . . . . . . . . . . . . . . . . 150 6.1.5 LAYOUTVERKLEINERUNG (SHRINK) . . . . . . . . . . . . . . . . . 153 6.2 SIMULATIONSPARAMETER: SPICE-DATEIEN UND TECHNOLOGIETOLERANZEN. 154 6.3 STANDARDZELLEN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155 6.3.1 MAKROZELLEN . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159 6.3.2 DATENBLAETTER DER BIBLIOTHEKSZELLEN. . . . . . . . . . . . . . . . 159 6.3.2.1 STATISCHE KENN- UND GRENZWERTE . . . . . . . . . . . . 160 6.3.3.2 DATENBLAETTER FUER STANDARDZELLEN . . . . . . . . . . . . 161 6.3.3 PERIPHERIEZELLEN UND SCHUTZSCHALTUNGEN . . . . . . . . . . . . 169 6.4 IC-ENTWURF AUF STANDARDZELL-BASIS. . . . . . . . . . . . . . . . . . . . 170 6.5 ZUSAMMENFASSUNG UND SCHLUSSBEMERKUNGEN . . . . . . . . . . . . . 171 6.6 UEBUNGSAUFGABE. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174 7 ENTWURFSSYSTEME . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175 7.1 PARALLELE ENTWURFSMETHODIK UND DATENORGANISATION . . . . . . . . . . 175 7.1.1 DESIGN UND KOMPONENTE . . . . . . . . . . . . . . . . . . . . . 178 7.1.2 FUNKTIONALE UND NICHTFUNKTIONALE MODELLE. . . . . . . . . . . 179 7.1.2.1 FUNKTIONALE MODELLE . . . . . . . . . . . . . . . . . . . 179 7.1.2.2 LAUFZEITMODELLE . . . . . . . . . . . . . . . . . . . . . 181 7.1.3 NICHTGRAPHISCHE MODELLINFORMATIONEN: PROPERTIES . . . . . . 181 7.1.4 DIE KOMPONENTENDIRECTORY. . . . . . . . . . . . . . . . . . . . 185 7.1.5 DESIGN VIEWPOINTS . . . . . . . . . . . . . . . . . . . . . . . . . 186 7.1.6 ENTWURFSWERKZEUGE IM MENTOR-GRAPHICS-V8-SYSTEM . . . . . 188 7.1.6.1 IDEA-STATION . . . . . . . . . . . . . . . . . . . . . . . 189 7.1.6.2 IC-STATION . . . . . . . . . . . . . . . . . . . . . . . . . 190 X INHALTSVERZEICHNIS 7.2 WORKSTATIONS UND UNIX . . . . . . . . . . . . . . . . . . . . . . . . . . 191 7.3 DIE FALCON-FRAMEWORK-BENUTZEROBERFLAECHE . . . . . . . . . . . . . . . 192 7.3.1 EINGABEMOEGLICHKEITEN: MAUS, TASTATUR, KEYS UND STROKES . . . 193 7.3.2 FENSTER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195 7.3.3 MENUES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 197 7.3.3.1 MENUEVARIANTEN . . . . . . . . . . . . . . . . . . . . . . 197 7.3.3.2 PROMPT BARS . . . . . . . . . . . . . . . . . . . . . . . . 200 7.3.3.3 DIALOG FELDER . . . . . . . . . . . . . . . . . . . . . . . . 200 7.3.3.4 MNEMONICS . . . . . . . . . . . . . . . . . . . . . . . . . 201 7.3.4 ONLINE-DOKUMENTATION . . . . . . . . . . . . . . . . . . . . . . . 201 7.4 VERWALTUNG VON DESIGNOBJEKTEN UND WERKZEUGEN MIT DESIGN MANAGER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 206 7.4.1 DESIGNMANAGEMENT UND DATENSTRUKTUR . . . . . . . . . . . . . 206 7.4.2 DAS SESSION-FENSTER DES PROGRAMMS DESIGN MANAGER . . . . 207 7.4.3 KOPIEREN, LOESCHEN UND VERSCHIEBEN VON DATEIEN . . . . . . . . 209 7.4.4 DER NOTEPAD-EDITOR UND DAS TRANSCRIPT-FENSTER . . . . . . . . 210 7.4.5 MULTITASKING . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 210 7.5 ZUSAMMENFASSUNG UND SCHLUSSBEMERKUNGEN . . . . . . . . . . . . . . 211 7.6 UEBUNGSAUFGABEN. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212 8 HALBLEITERSPEICHERBAUSTEINE ALS UEBUNGSPROJEKT . . . . . . . . . . . . . 213 8.1 DYNAMISCHE UND STATISCHE HALBLEITERSPEICHER . . . . . . . . . . . . . . 214 8.1.1 SRAM- SPEICHERZELLEN . . . . . . . . . . . . . . . . . . . . . . . 216 8.1.2 ARCHITEKTUR EINES SRAMS. . . . . . . . . . . . . . . . . . . . . . 218 8.2 ENTWURFSZIELE FUER DIE BEISPIELSCHALTUNG. . . . . . . . . . . . . . . . . . 219 8.3 ARCHITEKTUR, FUNKTION UND KOMPONENTEN DES 1024X1/64X16-SRAMS. 220 8.3.1 SPEICHERZELLENFELDER. . . . . . . . . . . . . . . . . . . . . . . . . 221 8.3.2 ADRESSDEKODER . . . . . . . . . . . . . . . . . . . . . . . . . . . . 223 8.3.2.1 ZEILENDEKODIERUNG. . . . . . . . . . . . . . . . . . . . . 224 8.3.2.2 SPALTENDEKODIERUNG . . . . . . . . . . . . . . . . . . . . 226 8.3.3 DIE PERIPHEREN SCHREIB- UND LESESCHALTUNG DES SRAMS . . . . 226 8.3.4 SCHREIB- UND BEWERTESCHALTUNGEN IM ZELLENFELD . . . . . . . . 227 8.3.5 DIE SCHREIBERHOLSCHALTUNG IM ZELLENFELD . . . . . . . . . . . . . 229 8.4 SPEZIFIKATION DER DYNAMISCHEN KENNWERTE DES 1024X1/64X16- RAMS 230 8.4.1 ADRESSUEBERNAHME . . . . . . . . . . . . . . . . . . . . . . . . . . 231 8.4.2 BESCHREIBEN DES RAMS . . . . . . . . . . . . . . . . . . . . . . . 232 8.4.3 LESEN DES RAMS . . . . . . . . . . . . . . . . . . . . . . . . . . . 233 8.5 ANSCHLUSSBELEGUNG UND IC- GEHAEUSE . . . . . . . . . . . . . . . . . . . 233 8.6 STATISCHE KENNWERTE. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 233 8.7 BETRIEBSBEREICHE DES BAUSTEINS . . . . . . . . . . . . . . . . . . . . . . 236 8.8 ZUSAMMENFASSUNG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238 8.9 UEBUNGSAUFGABEN. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238 9 LAYOUT-ERSTELLUNG MIT ICGRAPH . . . . . . . . . . . . . . . . . . . . . . . 240 9.1 DAS PROGRAMMPAKET ICSTATION . . . . . . . . . . . . . . . . . . . . . . 240 INHALTSVERZEICHNIS XI 9.2 FULL CUSTOM DESIGN MIT DEM PROGRAMM ICGRAPH . . . . . . . . . . . 242 9.2.1 FULL CUSTOM EDITING . . . . . . . . . . . . . . . . . . . . . . . . 242 9.2.1.2 STARTEN VON ICSTATION . . . . . . . . . . . . . . . . . . 242 9.2.1.3 NEUE ZELLEN . . . . . . . . . . . . . . . . . . . . . . . . 243 9.2.2 ZELLEN UND HIERARCHIE . . . . . . . . . . . . . . . . . . . . . . . 244 9.2.2.1 ZELLTYPEN . . . . . . . . . . . . . . . . . . . . . . . . . 247 9.2.2.2 LAYOUTASPEKTE. . . . . . . . . . . . . . . . . . . . . . . 248 9.2.3 LOGISCHE UND GRAFISCHE OBJEKTE IM LAYOUT . . . . . . . . . . . 248 9.2.3.1 GRAFISCHE OBJEKTE . . . . . . . . . . . . . . . . . . . . 249 9.2.3.2 LOGISCHE OBJEKTE: PROPERTIES, PINS, PORTS UND NETZE . 250 9.2.3.3 DIE PROZESSDATEN . . . . . . . . . . . . . . . . . . . . . 252 9.2.3.4 DIE LAYOUTEBENEN . . . . . . . . . . . . . . . . . . . . 253 9.2.3.5 DIE ICGRAPH-KONFIGURATIONEN . . . . . . . . . . . . . 253 9.2.4 BEARBEITUNG UND ERZEUGUNG VON LAYOUTSTRUKTUREN . . . . . . 256 9.2.4.1 SELECTION SETS . . . . . . . . . . . . . . . . . . . . . . . 256 9.2.4.2 ICSTATION-WINDOWS . . . . . . . . . . . . . . . . . . . 257 9.2.4.3 DAS SELEKTIEREN VON OBJEKTEN. . . . . . . . . . . . . . 257 9.2.4.4 DIE WICHTIGSTEN EDITIEROPERATIONEN . . . . . . . . . . 259 9.2.4.5 DIE WICHTIGSTEN EINGABEFUNKTIONEN . . . . . . . . . . 263 9.3 DESIGN-VERIFIKATION MIT DEN ICVERIFY TOOLS . . . . . . . . . . . . . . 265 9.3.1 DESIGN-RULE-PRUEFUNG UND NETZLISTENEXTRAKTION . . . . . . . . 265 9.3.1.1 DIE DRC-PRUEFUNG . . . . . . . . . . . . . . . . . . . . 265 9.3.1.2 GRAFISCH UNTERSTUETZTES BEARBEITEN VON DRC-FEHLERN. 269 9.3.2 LAYOUTEXTRAKTION. . . . . . . . . . . . . . . . . . . . . . . . . . 273 9.4 ABSPEICHERN GEPRUEFTER ZELLEN . . . . . . . . . . . . . . . . . . . . . . 278 9.5 ZUSAMMENFASSUNG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 279 9.6 UEBUNGSAUFGABEN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 280 10 SCHALTPLAN- UND SYMBOLERSTELLUNG MIT DESIGN ARCHITECT . . . . . 282 10.1 ELECTRONIC DESIGN DATA MODEL (EDDM). . . . . . . . . . . . . . . . . 282 10.2 DIE ELEMENTE EINES SCHALTPLANS . . . . . . . . . . . . . . . . . . . . . 283 10.3 SCHALTPLANEDITIERUNG MIT DEM PROGRAMM DESIGN ARCHITECT . . . . 286 10.3.1 ANLEGEN UND AUFRUFEN VON SCHALTPLAENEN . . . . . . . . . . . . 288 10.3.2 SCHALTPLANEINGABE . . . . . . . . . . . . . . . . . . . . . . . . . 290 10.3.2.1 BIBLIOTHEKEN. . . . . . . . . . . . . . . . . . . . . . . . 290 10.3.2.2 INSTANZIIERUNG VON BIBLIOTHEKSZELLEN . . . . . . . . . 291 10.3.2.3 SELEKTION UND OBJEKTMANIPULATIONEN . . . . . . . . . 292 10.3.2.4 NETZE . . . . . . . . . . . . . . . . . . . . . . . . . . . . 294 10.3.2.5 NETZVERBINDUNGEN . . . . . . . . . . . . . . . . . . . . 296 10.3.2.6 PORTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . 297 10.3.2.7 STRUKTURELLE ENTWURFSEIGENSCHAFTEN . . . . . . . . . . 297 10.3.2.8 NETZEDITIERUNG UND VERBINDUNGSSTRUKTUREN . . . . . 297 10.3.2.9 BUSABZWEIGSTELLEN: RIPPER . . . . . . . . . . . . . . . 300 10.3.3 PRUEFEN UND SPEICHERN EINES SCHALTPLANS . . . . . . . . . . . . 301 XII INHALTSVERZEICHNIS 10.4 SYMBOLE. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 304 10.5 DER SYMBOLEDITOR DES PROGRAMMS DESIGN ARCHITECT . . . . . . . . 305 10.6 PROPERTIES. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 309 10.6.1 PROPERTY OWNER . . . . . . . . . . . . . . . . . . . . . . . . . . . 309 10.6.2 PROPERTY VALUES . . . . . . . . . . . . . . . . . . . . . . . . . . . 309 10.6.3 PROPERTY TYPES. . . . . . . . . . . . . . . . . . . . . . . . . . . . 310 10.6.4 PROPERTIES FUER DIE SCHALTUNGSSIMULATION . . . . . . . . . . . . . 310 10.6.5 PROPERTIES FUER DIE ANALOGE SIMULATION UND DIE LAYOUTSYNTHESE 311 10.6.6 DIE EINGABE VON PROPERTIES . . . . . . . . . . . . . . . . . . . . 312 10.6.7 DIE EDITIERUNG VON PROPERTIES . . . . . . . . . . . . . . . . . . . 313 10.6.8 REPORTS UEBER PROPERTIES . . . . . . . . . . . . . . . . . . . . . . 314 10.7 DESIGNDATENAUFBEREITUNG MIT DEM DESIGN VIEWPOINT EDITOR . . . . . 314 10.7.1 ERZEUGEN EINES DESIGN VIEWPOINTS . . . . . . . . . . . . . . . . 315 10.7.2 REGELPRUEFUNGEN MIT DEM DESIGN VIEWPOINT EDITOR . . . . . . . 318 10.7.3 SPEICHERN EINES DESIGN VIEWPOINTS . . . . . . . . . . . . . . . . 321 10.8 ZUSAMMENFASSUNG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 321 10.9 UEBUNGSAUFGABEN. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 321 11 DIGITAL- UND ANALOGSIMULATION MIT QUICKSIMII UND ACCUSIMII . . . 322 11.1 DER DIGITALSIMULATOR QUICKSIMII IM UEBERLICK . . . . . . . . . . . . . . 323 11.1.1 SIGNALZUSTAENDE. . . . . . . . . . . . . . . . . . . . . . . . . . . . 323 11.1.2 SIMULATIONSGENAUIGKEIT . . . . . . . . . . . . . . . . . . . . . . . 325 11.1.3 STIMULATION VON SCHALTUNGSEINGAENGEN UND INTERNEN NETZEN. . 327 11.1.4 FENSTERTECHNIKEN: ERGEBNIS- UND SCHALTPLANFENSTER . . . . . . . 328 11.1.5 ZWISCHENFENSTERSELEKTION. . . . . . . . . . . . . . . . . . . . . . 330 11.2 BEDIENUNG DES SIMULATORS . . . . . . . . . . . . . . . . . . . . . . . . . 332 11.2.1 AUFRUF, VOREINSTELLUNGEN UND PALLETTENMENUES . . . . . . . . . . 332 11.2.2 DIE ERGEBNISFENSTER . . . . . . . . . . . . . . . . . . . . . . . . . 338 11.2.2.1 TRACEFENSTER: OEFFNEN UND SIGNALEINGABE . . . . . . . . 338 11.2.2.2 SIGNALMANIPULATION IM TRACEFENSTER. . . . . . . . . . . 340 11.2.2.3 ANALYSEHILFSMITTEL IM TRACEFENSTER. . . . . . . . . . . . 343 11.2.2.4 VOREINSTELLUNG UND ERGEBNISBEARBEITUNG IM LIST- UND MONITORFENSTER . . . . . . . . . . . . . . . . . 348 11.2.2.5 ANALYSEHILFSMITTEL IM SCHALTPLANFENSTER. . . . . . . . . 350 11.2.3 INITIALISIERUNG . . . . . . . . . . . . . . . . . . . . . . . . . . . . 353 11.2.4 SIGNALEINGABE . . . . . . . . . . . . . . . . . . . . . . . . . . . . 354 11.2.4.1 FESTE SIGNALZUSTAENDE (SINGLE FORCES) . . . . . . . . . . 354 11.2.4.2 APERIODISCHE SIGNALE (MULTIPLE FORCES) . . . . . . . . . 355 11.2.4.3 TAKTSIGNALE (CLOCK FORCES) . . . . . . . . . . . . . . . . 355 11.2.4.4 BUSSIGNALE . . . . . . . . . . . . . . . . . . . . . . . . . 356 11.2.4.5 LOESCHEN VON FORCE- SIGNALEN . . . . . . . . . . . . . . . 358 11.2.4.6 ANZEIGEN VON FORCES VOR DEM SIMULTIONSSTART . . . . . 359 11.2.5 WAVEFORM-DATENBASEN . . . . . . . . . . . . . . . . . . . . . . . 359 11.2.5.1 LADEN UND SPEICHERN . . . . . . . . . . . . . . . . . . . 361 INHALTSVERZEICHNIS XIII 11.2.5.2 EDITIERUNG. . . . . . . . . . . . . . . . . . . . . . . . . 362 11.2.5.3 WIEDERVERWENDEN VON STIMULI-PATTERN . . . . . . . . 367 11.2.6 STARTEN EINES SIMULATIONSLAUFES . . . . . . . . . . . . . . . . . 368 11.2.6.1 SIMULATION MIT VORGEGEBENER LAUFZEIT . . . . . . . . . 368 11.2.6.2 SIMULATIONSLAEUFE MIT ABBRUCHBEDINGUNGEN . . . . . 369 11.2.6.3 BEISPIELE FUER BREAKPOINT EXPRESSIONS . . . . . . . . . 370 11.2.6.4 SPEICHERN UND REAKTIVIEREN VON SIMULATIONSZUSTAENDEN . . . . . . . . . . . . . . . 371 11.2.7 BEENDEN EINER QUICKSIMII SESSION . . . . . . . . . . . . . . . 372 11.3 DER ANALOGSIMULATOR ACCUSIMII IM UEBERLICK . . . . . . . . . . . . . 373 11.3.1 GRUNDKONZEPTE . . . . . . . . . . . . . . . . . . . . . . . . . . 373 11.3.2 DIE WICHTIGSTEN ACCUSIMII -FENSTER . . . . . . . . . . . . . . . 375 11.3.2.1 DAS SESSIONFENSTER . . . . . . . . . . . . . . . . . . . . 375 11.3.2.2 ERGEBNIS- UND SCHALTPLANFENSTER . . . . . . . . . . . . 375 11.3.2.3 DAS STATUSFENSTER . . . . . . . . . . . . . . . . . . . . . 378 11.4 BEDIENUNG DES SIMULATORS ACCUSIMII . . . . . . . . . . . . . . . . . . 380 11.4.1 AUFRUF UND EINSTELLUNG . . . . . . . . . . . . . . . . . . . . . . 380 11.4.2 GLEICHSTROMANALYSEN . . . . . . . . . . . . . . . . . . . . . . . 382 11.4.2.1 ARBEITSPUNKTANALYSE, UEBERTRAGUNGSFUNKTIONEN . . . 384 11.4.2.2 KENNLINIEN . . . . . . . . . . . . . . . . . . . . . . . . 387 11.4.3 WECHSELSTROMANALYSEN . . . . . . . . . . . . . . . . . . . . . . 388 11.4.4 BEENDEN EINER SIMULATIONSSESSION. . . . . . . . . . . . . . . . 394 11.5 ZUSAMMENFASSUNG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 395 11.6 UEBUNGSAUFGABEN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 397 12 AUTOMATISCHE LAYOUTERSTELLUNG MIT ICSTATION . . . . . . . . . . . . . . 399 12.1 DER LAYOUTSYNTHESEPROZESS IM UEBERLICK. . . . . . . . . . . . . . . . . 399 12.2 ERZEUGEN EINER ZELLE FUER DIE LAYOUTSYNTHESE . . . . . . . . . . . . . . 401 12.3 FLOORPLANNING UND ZELLPLAZIERUNG . . . . . . . . . . . . . . . . . . . 406 12.4 LAYOUTSYNTHESE MIT ICBLOCKS . . . . . . . . . . . . . . . . . . . . . . . 410 12.4.1 PLAZIERUNG VON STANDARDZELLEN UND BLOECKEN . . . . . . . . . . 410 12.4.1.1 PLAZIERUNG VON STANDARDZELLEN . . . . . . . . . . . . . 410 12.4.1.2 DIE PLAZIERUNG VON BLOECKEN. . . . . . . . . . . . . . . 414 12.4.1.3 DIE PLAZIERUNG VON PORTS . . . . . . . . . . . . . . . . 416 12.4.1.4 DIE PLAZIERUNG VON PINS . . . . . . . . . . . . . . . . . 417 12.4.1.5 MANUELLE PLAZIERUNG UND EDITIERMOEGLICHKEITEN . . . 417 12.4.1.6 BEISPIELE FUER ZELL- UND BLOCKPLAZIERUNG . . . . . . . . 420 12.4.2 VERDRAHTUNGSVERFAHREN . . . . . . . . . . . . . . . . . . . . . . 420 12.4.2.1 DER LABYRINTH-VERDRAHTUNGS-ALGORITHMUS . . . . . . 422 12.4.2.2 LINIENSUCHALGORITHMEN . . . . . . . . . . . . . . . . . 424 12.4.2.3 KANALVERDRAHTUNG . . . . . . . . . . . . . . . . . . . . 425 12.4.2.4 LIMITIERUNGEN . . . . . . . . . . . . . . . . . . . . . . 426 12.4.3 GLOBALE UND LOKALE VERDRAHTUNG MIT ICBLOCKS . . . . . . . . . 427 12.4.3.1 DIE SOUTOROUTE-FUNKTION VON ICBLOCKS . . . . . . . . 429 XIV INHALTSVERZEICHNIS 12.5 DAS PROCESS FILE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 437 12.5.1 DER DEFAULT PROCESS . . . . . . . . . . . . . . . . . . . . . . . . . 439 12.5.2 DAS EDITIEREN VON PROCESS FILES . . . . . . . . . . . . . . . . . . 440 12.5.2.1 DAS LAYER-APPEARANCE-DIALOGFENSTER . . . . . . . . . . 442 12.5.2.2 DAS EDITIEREN DER PROCESS VALUES. . . . . . . . . . . . . 444 12.6 LAYOUT-KOMPAKTIERUNG . . . . . . . . . . . . . . . . . . . . . . . . . . . 452 12.6.1 DIE $COMPACT-FUNKTION . . . . . . . . . . . . . . . . . . . . . . 452 12.7 LAYOUT-VERIFIKATION: DRC-, LVS-CHECK UND BACKANNOTATION. . . . . . 458 12.7.1 DRC-PRUEFUNG MIT ICRULES . . . . . . . . . . . . . . . . . . . . . 459 12.7.2 DER LVS CHECK . . . . . . . . . . . . . . . . . . . . . . . . . . . . 459 12.7.3 LAYOUTBEDINGTE PARASITAERE EFFEKTE: BACKANNOTATION. . . . . . . 468 12.8 EDITIERUNG VON ZELLENBIBLIOTHEKEN . . . . . . . . . . . . . . . . . . . . 469 12.9 STANDARDZELLAYOUTS MIT HIERARCHIE . . . . . . . . . . . . . . . . . . . . 470 12.10 DATENAUFBEREITUNG FUER DEN HALBLEITERHERSTELLER . . . . . . . . . . . . . 474 12.11 ZUSAMMENFASSUNG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 475 12.12 UEBUNGSAUFGABEN. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 476 ANHANG: LAYOUTZELLEN UND SCHALTPLAENE DES 1024X1/64X16- RAMS . . . . . . 478 STICHWORTVERZEICHNIS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 510
any_adam_object	1
author	Hoppe, Bernhard
author_facet	Hoppe, Bernhard
author_role	aut
author_sort	Hoppe, Bernhard
author_variant	b h bh
building	Verbundindex
bvnumber	BV012329049
classification_rvk	ST 195 ZN 4900 ZN 4940 ZN 4950 ZN 4952
classification_tum	ELT 360f
ctrlnum	(OCoLC)75945782 (DE-599)BVBBV012329049
discipline	Informatik Elektrotechnik Elektrotechnik / Elektronik / Nachrichtentechnik
format	Book
fullrecord	<?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>00000nam a2200000 c 4500</leader><controlfield tag="001">BV012329049</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20020214</controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">981215s1999 gw ad\|\| \|\|\|\| 00\|\|\| ger d</controlfield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">95487241X</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3540616640</subfield><subfield code="c">Gb. : DM 179.00, sfr 162.00, S 1307.00</subfield><subfield code="9">3-540-61664-0</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)75945782</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV012329049</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakwb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">DE</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-92</subfield><subfield code="a">DE-859</subfield><subfield code="a">DE-M347</subfield><subfield code="a">DE-91</subfield><subfield code="a">DE-862</subfield><subfield code="a">DE-384</subfield><subfield code="a">DE-523</subfield><subfield code="a">DE-83</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 195</subfield><subfield code="0">(DE-625)143608:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 4900</subfield><subfield code="0">(DE-625)157417:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 4940</subfield><subfield code="0">(DE-625)157423:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 4950</subfield><subfield code="0">(DE-625)157424:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 4952</subfield><subfield code="0">(DE-625)157425:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ELT 360f</subfield><subfield code="2">stub</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Hoppe, Bernhard</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">ASIC-Design</subfield><subfield code="b">Realisierung von VLSI-Systemen mit Mentor V8</subfield><subfield code="c">Bernhard Hoppe</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Berlin [u.a.]</subfield><subfield code="b">Springer</subfield><subfield code="c">1999</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">XIV, 522 S.</subfield><subfield code="b">Ill., graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Kundenspezifische Schaltung</subfield><subfield code="0">(DE-588)4122250-7</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Programm</subfield><subfield code="0">(DE-588)4047394-6</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">CMOS</subfield><subfield code="0">(DE-588)4010319-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Simulation</subfield><subfield code="0">(DE-588)4055072-2</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Speicherschaltung</subfield><subfield code="0">(DE-588)4258726-8</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Entwurfsautomation</subfield><subfield code="0">(DE-588)4312536-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Kundenspezifische Schaltung</subfield><subfield code="0">(DE-588)4122250-7</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">Kundenspezifische Schaltung</subfield><subfield code="0">(DE-588)4122250-7</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="1"><subfield code="a">Entwurfsautomation</subfield><subfield code="0">(DE-588)4312536-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="2" ind2="0"><subfield code="a">Kundenspezifische Schaltung</subfield><subfield code="0">(DE-588)4122250-7</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="2" ind2="1"><subfield code="a">Speicherschaltung</subfield><subfield code="0">(DE-588)4258726-8</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="2" ind2="2"><subfield code="a">CMOS</subfield><subfield code="0">(DE-588)4010319-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="2" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="3" ind2="0"><subfield code="a">Kundenspezifische Schaltung</subfield><subfield code="0">(DE-588)4122250-7</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="3" ind2="1"><subfield code="a">Simulation</subfield><subfield code="0">(DE-588)4055072-2</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="3" ind2="2"><subfield code="a">Programm</subfield><subfield code="0">(DE-588)4047394-6</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="3" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">SWB Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=008359765&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield></record></collection>
id	DE-604.BV012329049
illustrated	Illustrated
indexdate	2024-08-01T10:51:53Z
institution	BVB
isbn	3540616640
language	German
oai_aleph_id	oai:aleph.bib-bvb.de:BVB01-008359765
oclc_num	75945782
open_access_boolean
owner	DE-92 DE-859 DE-M347 DE-91 DE-BY-TUM DE-862 DE-BY-FWS DE-384 DE-523 DE-83
owner_facet	DE-92 DE-859 DE-M347 DE-91 DE-BY-TUM DE-862 DE-BY-FWS DE-384 DE-523 DE-83
physical	XIV, 522 S. Ill., graph. Darst.
publishDate	1999
publishDateSearch	1999
publishDateSort	1999
publisher	Springer
record_format	marc
spellingShingle	Hoppe, Bernhard ASIC-Design Realisierung von VLSI-Systemen mit Mentor V8 Kundenspezifische Schaltung (DE-588)4122250-7 gnd Programm (DE-588)4047394-6 gnd CMOS (DE-588)4010319-5 gnd Simulation (DE-588)4055072-2 gnd Speicherschaltung (DE-588)4258726-8 gnd Entwurfsautomation (DE-588)4312536-0 gnd
subject_GND	(DE-588)4122250-7 (DE-588)4047394-6 (DE-588)4010319-5 (DE-588)4055072-2 (DE-588)4258726-8 (DE-588)4312536-0
title	ASIC-Design Realisierung von VLSI-Systemen mit Mentor V8
title_auth	ASIC-Design Realisierung von VLSI-Systemen mit Mentor V8
title_exact_search	ASIC-Design Realisierung von VLSI-Systemen mit Mentor V8
title_full	ASIC-Design Realisierung von VLSI-Systemen mit Mentor V8 Bernhard Hoppe
title_fullStr	ASIC-Design Realisierung von VLSI-Systemen mit Mentor V8 Bernhard Hoppe
title_full_unstemmed	ASIC-Design Realisierung von VLSI-Systemen mit Mentor V8 Bernhard Hoppe
title_short	ASIC-Design
title_sort	asic design realisierung von vlsi systemen mit mentor v8
title_sub	Realisierung von VLSI-Systemen mit Mentor V8
topic	Kundenspezifische Schaltung (DE-588)4122250-7 gnd Programm (DE-588)4047394-6 gnd CMOS (DE-588)4010319-5 gnd Simulation (DE-588)4055072-2 gnd Speicherschaltung (DE-588)4258726-8 gnd Entwurfsautomation (DE-588)4312536-0 gnd
topic_facet	Kundenspezifische Schaltung Programm CMOS Simulation Speicherschaltung Entwurfsautomation
url	http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=008359765&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA
work_keys_str_mv	AT hoppebernhard asicdesignrealisierungvonvlsisystemenmitmentorv8

Verfügbarkeit

Inhaltsverzeichnis

THWS Schweinfurt Zentralbibliothek Lesesaal

Bestandesangaben von THWS Schweinfurt Zentralbibliothek Lesesaal
Signatur:	2000 ZN 4940 H798
Exemplar 1	ausleihbar Verfügbar Bestellen

MARC

Datensatz im Suchindex

THWS Schweinfurt Zentralbibliothek Lesesaal

Ähnliche Einträge