Symbolische Testgenerierung aus Verhaltensmodellen beschrieben in VHDL:
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Buch |
| Sprache: | German |
| Veröffentlicht: |
1997
|
| Schlagworte: | |
| Online-Zugang: | Inhaltsverzeichnis |
| Beschreibung: | Duisburg, Univ. Gesamthochsch., Diss., 1997 |
| Beschreibung: | 120 S. graph. Darst. |
Internformat
MARC
| LEADER | 00000nam a2200000 c 4500 | ||
|---|---|---|---|
| 001 | BV011635061 | ||
| 003 | DE-604 | ||
| 005 | 19980213 | ||
| 007 | t | ||
| 008 | 971118s1997 d||| m||| 00||| gerod | ||
| 016 | 7 | |a 952004097 |2 DE-101 | |
| 035 | |a (OCoLC)60573032 | ||
| 035 | |a (DE-599)BVBBV011635061 | ||
| 040 | |a DE-604 |b ger |e rakddb | ||
| 041 | 0 | |a ger | |
| 049 | |a DE-91 |a DE-11 | ||
| 084 | |a ELT 468d |2 stub | ||
| 084 | |a DAT 190d |2 stub | ||
| 100 | 1 | |a Emshoff, Bernd |d 1965- |e Verfasser |0 (DE-588)115806768 |4 aut | |
| 245 | 1 | 0 | |a Symbolische Testgenerierung aus Verhaltensmodellen beschrieben in VHDL |c von Bernd Emshoff |
| 264 | 1 | |c 1997 | |
| 300 | |a 120 S. |b graph. Darst. | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 500 | |a Duisburg, Univ. Gesamthochsch., Diss., 1997 | ||
| 650 | 0 | 7 | |a Testmustergenerierung |0 (DE-588)4234817-1 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Mehrebenensimulation |0 (DE-588)4415315-6 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Formale Spezifikationstechnik |0 (DE-588)4299725-2 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a VHDL |0 (DE-588)4254792-1 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Hardwareentwurf |0 (DE-588)4159103-3 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Entwurfsautomation |0 (DE-588)4312536-0 |2 gnd |9 rswk-swf |
| 655 | 7 | |0 (DE-588)4113937-9 |a Hochschulschrift |2 gnd-content | |
| 689 | 0 | 0 | |a Entwurfsautomation |0 (DE-588)4312536-0 |D s |
| 689 | 0 | 1 | |a Hardwareentwurf |0 (DE-588)4159103-3 |D s |
| 689 | 0 | 2 | |a Mehrebenensimulation |0 (DE-588)4415315-6 |D s |
| 689 | 0 | 3 | |a VHDL |0 (DE-588)4254792-1 |D s |
| 689 | 0 | 4 | |a Formale Spezifikationstechnik |0 (DE-588)4299725-2 |D s |
| 689 | 0 | 5 | |a Testmustergenerierung |0 (DE-588)4234817-1 |D s |
| 689 | 0 | |5 DE-604 | |
| 856 | 4 | 2 | |m DNB Datenaustausch |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=007840887&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
| 943 | 1 | |a oai:aleph.bib-bvb.de:BVB01-007840887 | |
Datensatz im Suchindex
| _version_ | 1807594116234608640 |
|---|---|
| adam_text |
INHALTSVERZEICHNIS
1
EINLEITUNG
1
1.1
ZIELSETZUNG
_
2
2
HARDWARE-ENTWURFSPROZEB
4
11
ABSTRAKTE
MODELLIERUNG
_
4
22
STANDARDISIERTE
MEHREBENENMODEUIERUNG_
6
2.2.1
ABSTRAKTIONSEBENEN
_
7
2.2.1.1
SCHALTKREIS-EBENE
_
7
2.2.1.2
SCHALTER-EBENE
_
8
Z2.1.3
LOGIK-EBENE
10
2.2.1.4
REGISTER-TRANSFER-EBENE
_
12
2.2.1.5
ARCHITEKTUR-EBENE
_
15
2.2.2
ENTWURFSSICHT
16
13
SPEZIFIKATION
_
17
2.3.1
OPERATIONALE
SPEZIFIKATION
19
2.3.1.1
DATENFLUSS-ORIENTIERTE
SPEZIFIKATION
19
2.3.1.2
KONTROLLFLUSS-ORIENTIERTE
SPEZIFIKATION
21
2.3.1.3
PETRI-NETT
23
2.3.2
DESKRIPTIVE
SPEZIFIKATION
25
2.3.2.1
,ENTITY-RELATIONSHIP
"
-MODELL
25
2.3.2.2
LOGIK-SPEZIFIKATION
27
13.2.3
ALGEBRA-SPEZIFIKATION
28
2.3.3
SPRACHKONZEPT
30
2.3.3.1
DEDIZIERTE
SPRACHEN
30
2.3.3.2
BREITBANDSPRACHEN
31
24
ENTWURFSPROZESS
_
32
2.4.1
BOTTOM-UP
ENTWURF
32
2.4.2
TOP-DOWN
ENTWURF
33
15
ENTWURFSKORREKTHEIT
_
35
INHALTSVERZEICHNIS
3
VERFAHREN
FUER
ENTWURFSKORREKTHEIT
37
3.1
SYNTHESE
'
:
\
38
3.2
FORMALE
VERIFIKATION
41
3.3
TESTEN
43
3.3.1
FUNKTIONALES
TESTEN
47
3.3.2
STRUKTURELLES
TESTEN
49
3.3.2.1
KONTROLLFLUSS-ORIENTIERTE
TESTKRITERIEN
54
3.3.2.2
DATENFLUSS-ORIENTIERTE
TESTKRITERIEN
_
;
_
59
3.3.3
SYMBOLISCHES
TESTEN
62
4
SYMBOLISCHE
TESTGENERIERUNG
64
4.1
SYMBOLISCHE
EXEKUTION
67
4.1.1
SYMBOLISCHE
AUSFUEHRUNG
EINER
ZUWEISUNG
_
68
4.1.2
SYMBOLISCHE
AUSFUEHRUNG
EINER
BEDINGTEN
VERZWEIGUNG
_
70
4.1.2.1
PFADPRAEDIKATSVERWALTUNG
72
4.1.3
SYMBOLISCHE
AUSFUEHRUNG
EINER
WAIT-ANWEISUNG
86
43
PROZESSVERWALTUNG
GJ
4-3
ZUSTANDSVERWALTUNG
90
4.4
TESTFALLAUSWAHL
91
4.4.1
TESTFALLUEBERDECKUNG
91
4.4.2
STATISCHE
TESTFALLAUSWAHL
92
4.4.3
DYNAMISCHE
TESTFALLAUSWAHL
97
43
HEURISTIK
9G
4.5.1
ZIELKNOTEN-PRAEDIKATEN-SEQUENZ
98
4.5.2
ANTIZIPATIVE
ZIELKNOTEN-PRAEDIKATEN-SEQUENZ
100
4.5.2.1
SEQUENZGRAPH
101
5
ZUSAMMENFASSUNG
UND
AUSBUCK
104
LITERATURVERZEICHNIS
105
SACHVERZEICHNIS
114
II |
| any_adam_object | 1 |
| author | Emshoff, Bernd 1965- |
| author_GND | (DE-588)115806768 |
| author_facet | Emshoff, Bernd 1965- |
| author_role | aut |
| author_sort | Emshoff, Bernd 1965- |
| author_variant | b e be |
| building | Verbundindex |
| bvnumber | BV011635061 |
| classification_tum | ELT 468d DAT 190d |
| ctrlnum | (OCoLC)60573032 (DE-599)BVBBV011635061 |
| discipline | Informatik Elektrotechnik |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>00000nam a2200000 c 4500</leader><controlfield tag="001">BV011635061</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">19980213</controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">971118s1997 d||| m||| 00||| gerod</controlfield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">952004097</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)60573032</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV011635061</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-91</subfield><subfield code="a">DE-11</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ELT 468d</subfield><subfield code="2">stub</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">DAT 190d</subfield><subfield code="2">stub</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Emshoff, Bernd</subfield><subfield code="d">1965-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)115806768</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Symbolische Testgenerierung aus Verhaltensmodellen beschrieben in VHDL</subfield><subfield code="c">von Bernd Emshoff</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="c">1997</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">120 S.</subfield><subfield code="b">graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="500" ind1=" " ind2=" "><subfield code="a">Duisburg, Univ. Gesamthochsch., Diss., 1997</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Testmustergenerierung</subfield><subfield code="0">(DE-588)4234817-1</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Mehrebenensimulation</subfield><subfield code="0">(DE-588)4415315-6</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Formale Spezifikationstechnik</subfield><subfield code="0">(DE-588)4299725-2</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Hardwareentwurf</subfield><subfield code="0">(DE-588)4159103-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Entwurfsautomation</subfield><subfield code="0">(DE-588)4312536-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4113937-9</subfield><subfield code="a">Hochschulschrift</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Entwurfsautomation</subfield><subfield code="0">(DE-588)4312536-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Hardwareentwurf</subfield><subfield code="0">(DE-588)4159103-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="2"><subfield code="a">Mehrebenensimulation</subfield><subfield code="0">(DE-588)4415315-6</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="3"><subfield code="a">VHDL</subfield><subfield code="0">(DE-588)4254792-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="4"><subfield code="a">Formale Spezifikationstechnik</subfield><subfield code="0">(DE-588)4299725-2</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="5"><subfield code="a">Testmustergenerierung</subfield><subfield code="0">(DE-588)4234817-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">DNB Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=007840887&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="943" ind1="1" ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-007840887</subfield></datafield></record></collection> |
| genre | (DE-588)4113937-9 Hochschulschrift gnd-content |
| genre_facet | Hochschulschrift |
| id | DE-604.BV011635061 |
| illustrated | Illustrated |
| indexdate | 2024-08-17T00:54:41Z |
| institution | BVB |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-007840887 |
| oclc_num | 60573032 |
| open_access_boolean | |
| owner | DE-91 DE-BY-TUM DE-11 |
| owner_facet | DE-91 DE-BY-TUM DE-11 |
| physical | 120 S. graph. Darst. |
| publishDate | 1997 |
| publishDateSearch | 1997 |
| publishDateSort | 1997 |
| record_format | marc |
| spelling | Emshoff, Bernd 1965- Verfasser (DE-588)115806768 aut Symbolische Testgenerierung aus Verhaltensmodellen beschrieben in VHDL von Bernd Emshoff 1997 120 S. graph. Darst. txt rdacontent n rdamedia nc rdacarrier Duisburg, Univ. Gesamthochsch., Diss., 1997 Testmustergenerierung (DE-588)4234817-1 gnd rswk-swf Mehrebenensimulation (DE-588)4415315-6 gnd rswk-swf Formale Spezifikationstechnik (DE-588)4299725-2 gnd rswk-swf VHDL (DE-588)4254792-1 gnd rswk-swf Hardwareentwurf (DE-588)4159103-3 gnd rswk-swf Entwurfsautomation (DE-588)4312536-0 gnd rswk-swf (DE-588)4113937-9 Hochschulschrift gnd-content Entwurfsautomation (DE-588)4312536-0 s Hardwareentwurf (DE-588)4159103-3 s Mehrebenensimulation (DE-588)4415315-6 s VHDL (DE-588)4254792-1 s Formale Spezifikationstechnik (DE-588)4299725-2 s Testmustergenerierung (DE-588)4234817-1 s DE-604 DNB Datenaustausch application/pdf http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=007840887&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA Inhaltsverzeichnis |
| spellingShingle | Emshoff, Bernd 1965- Symbolische Testgenerierung aus Verhaltensmodellen beschrieben in VHDL Testmustergenerierung (DE-588)4234817-1 gnd Mehrebenensimulation (DE-588)4415315-6 gnd Formale Spezifikationstechnik (DE-588)4299725-2 gnd VHDL (DE-588)4254792-1 gnd Hardwareentwurf (DE-588)4159103-3 gnd Entwurfsautomation (DE-588)4312536-0 gnd |
| subject_GND | (DE-588)4234817-1 (DE-588)4415315-6 (DE-588)4299725-2 (DE-588)4254792-1 (DE-588)4159103-3 (DE-588)4312536-0 (DE-588)4113937-9 |
| title | Symbolische Testgenerierung aus Verhaltensmodellen beschrieben in VHDL |
| title_auth | Symbolische Testgenerierung aus Verhaltensmodellen beschrieben in VHDL |
| title_exact_search | Symbolische Testgenerierung aus Verhaltensmodellen beschrieben in VHDL |
| title_full | Symbolische Testgenerierung aus Verhaltensmodellen beschrieben in VHDL von Bernd Emshoff |
| title_fullStr | Symbolische Testgenerierung aus Verhaltensmodellen beschrieben in VHDL von Bernd Emshoff |
| title_full_unstemmed | Symbolische Testgenerierung aus Verhaltensmodellen beschrieben in VHDL von Bernd Emshoff |
| title_short | Symbolische Testgenerierung aus Verhaltensmodellen beschrieben in VHDL |
| title_sort | symbolische testgenerierung aus verhaltensmodellen beschrieben in vhdl |
| topic | Testmustergenerierung (DE-588)4234817-1 gnd Mehrebenensimulation (DE-588)4415315-6 gnd Formale Spezifikationstechnik (DE-588)4299725-2 gnd VHDL (DE-588)4254792-1 gnd Hardwareentwurf (DE-588)4159103-3 gnd Entwurfsautomation (DE-588)4312536-0 gnd |
| topic_facet | Testmustergenerierung Mehrebenensimulation Formale Spezifikationstechnik VHDL Hardwareentwurf Entwurfsautomation Hochschulschrift |
| url | http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=007840887&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| work_keys_str_mv | AT emshoffbernd symbolischetestgenerierungausverhaltensmodellenbeschriebeninvhdl |