Untersuchung und Entwicklung von High-Level-Synthese-Techniken für den Entwurf digitaler Signal-Prozessoren:
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Abschlussarbeit Buch |
| Sprache: | German |
| Veröffentlicht: |
1996
|
| Schlagworte: | |
| Beschreibung: | 138 S. graph. Darst. |
Internformat
MARC
| LEADER | 00000nam a2200000 c 4500 | ||
|---|---|---|---|
| 001 | BV011134993 | ||
| 003 | DE-604 | ||
| 005 | 20160608 | ||
| 007 | t | ||
| 008 | 970107s1996 d||| m||| 00||| gerod | ||
| 035 | |a (OCoLC)258246395 | ||
| 035 | |a (DE-599)BVBBV011134993 | ||
| 040 | |a DE-604 |b ger |e rakddb | ||
| 041 | 0 | |a ger | |
| 049 | |a DE-91 |a DE-91G |a DE-29T |a DE-12 |a DE-11 |a DE-188 | ||
| 084 | |a DAT 190d |2 stub | ||
| 100 | 1 | |a Wessels, Gerhard |e Verfasser |4 aut | |
| 245 | 1 | 0 | |a Untersuchung und Entwicklung von High-Level-Synthese-Techniken für den Entwurf digitaler Signal-Prozessoren |c Gerhard Wessels |
| 264 | 1 | |c 1996 | |
| 300 | |a 138 S. |b graph. Darst. | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 502 | |a München, Techn. Univ., Diss., 1996 | ||
| 650 | 0 | 7 | |a Signalprozessor |0 (DE-588)4054943-4 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Integrierte Schaltung |0 (DE-588)4027242-4 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Schaltungsentwurf |0 (DE-588)4179389-4 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Entwurfsautomation |0 (DE-588)4312536-0 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Algorithmus |0 (DE-588)4001183-5 |2 gnd |9 rswk-swf |
| 655 | 7 | |0 (DE-588)4113937-9 |a Hochschulschrift |2 gnd-content | |
| 689 | 0 | 0 | |a Signalprozessor |0 (DE-588)4054943-4 |D s |
| 689 | 0 | 1 | |a Entwurfsautomation |0 (DE-588)4312536-0 |D s |
| 689 | 0 | |5 DE-604 | |
| 689 | 1 | 0 | |a Algorithmus |0 (DE-588)4001183-5 |D s |
| 689 | 1 | |8 1\p |5 DE-604 | |
| 689 | 2 | 0 | |a Schaltungsentwurf |0 (DE-588)4179389-4 |D s |
| 689 | 2 | |8 2\p |5 DE-604 | |
| 689 | 3 | 0 | |a Integrierte Schaltung |0 (DE-588)4027242-4 |D s |
| 689 | 3 | |8 3\p |5 DE-604 | |
| 999 | |a oai:aleph.bib-bvb.de:BVB01-007462276 | ||
| 883 | 1 | |8 1\p |a cgwrk |d 20201028 |q DE-101 |u https://d-nb.info/provenance/plan#cgwrk | |
| 883 | 1 | |8 2\p |a cgwrk |d 20201028 |q DE-101 |u https://d-nb.info/provenance/plan#cgwrk | |
| 883 | 1 | |8 3\p |a cgwrk |d 20201028 |q DE-101 |u https://d-nb.info/provenance/plan#cgwrk | |
Datensatz im Suchindex
| _version_ | 1804125627118256128 |
|---|---|
| any_adam_object | |
| author | Wessels, Gerhard |
| author_facet | Wessels, Gerhard |
| author_role | aut |
| author_sort | Wessels, Gerhard |
| author_variant | g w gw |
| building | Verbundindex |
| bvnumber | BV011134993 |
| classification_tum | DAT 190d |
| ctrlnum | (OCoLC)258246395 (DE-599)BVBBV011134993 |
| discipline | Informatik |
| format | Thesis Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>01874nam a2200481 c 4500</leader><controlfield tag="001">BV011134993</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20160608 </controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">970107s1996 d||| m||| 00||| gerod</controlfield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)258246395</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV011134993</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-91</subfield><subfield code="a">DE-91G</subfield><subfield code="a">DE-29T</subfield><subfield code="a">DE-12</subfield><subfield code="a">DE-11</subfield><subfield code="a">DE-188</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">DAT 190d</subfield><subfield code="2">stub</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Wessels, Gerhard</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Untersuchung und Entwicklung von High-Level-Synthese-Techniken für den Entwurf digitaler Signal-Prozessoren</subfield><subfield code="c">Gerhard Wessels</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="c">1996</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">138 S.</subfield><subfield code="b">graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="502" ind1=" " ind2=" "><subfield code="a">München, Techn. Univ., Diss., 1996</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Signalprozessor</subfield><subfield code="0">(DE-588)4054943-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Integrierte Schaltung</subfield><subfield code="0">(DE-588)4027242-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Schaltungsentwurf</subfield><subfield code="0">(DE-588)4179389-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Entwurfsautomation</subfield><subfield code="0">(DE-588)4312536-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Algorithmus</subfield><subfield code="0">(DE-588)4001183-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4113937-9</subfield><subfield code="a">Hochschulschrift</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Signalprozessor</subfield><subfield code="0">(DE-588)4054943-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Entwurfsautomation</subfield><subfield code="0">(DE-588)4312536-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">Algorithmus</subfield><subfield code="0">(DE-588)4001183-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="2" ind2="0"><subfield code="a">Schaltungsentwurf</subfield><subfield code="0">(DE-588)4179389-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="2" ind2=" "><subfield code="8">2\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="3" ind2="0"><subfield code="a">Integrierte Schaltung</subfield><subfield code="0">(DE-588)4027242-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="3" ind2=" "><subfield code="8">3\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-007462276</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">2\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">3\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield></record></collection> |
| genre | (DE-588)4113937-9 Hochschulschrift gnd-content |
| genre_facet | Hochschulschrift |
| id | DE-604.BV011134993 |
| illustrated | Illustrated |
| indexdate | 2024-07-09T18:04:34Z |
| institution | BVB |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-007462276 |
| oclc_num | 258246395 |
| open_access_boolean | |
| owner | DE-91 DE-BY-TUM DE-91G DE-BY-TUM DE-29T DE-12 DE-11 DE-188 |
| owner_facet | DE-91 DE-BY-TUM DE-91G DE-BY-TUM DE-29T DE-12 DE-11 DE-188 |
| physical | 138 S. graph. Darst. |
| publishDate | 1996 |
| publishDateSearch | 1996 |
| publishDateSort | 1996 |
| record_format | marc |
| spelling | Wessels, Gerhard Verfasser aut Untersuchung und Entwicklung von High-Level-Synthese-Techniken für den Entwurf digitaler Signal-Prozessoren Gerhard Wessels 1996 138 S. graph. Darst. txt rdacontent n rdamedia nc rdacarrier München, Techn. Univ., Diss., 1996 Signalprozessor (DE-588)4054943-4 gnd rswk-swf Integrierte Schaltung (DE-588)4027242-4 gnd rswk-swf Schaltungsentwurf (DE-588)4179389-4 gnd rswk-swf Entwurfsautomation (DE-588)4312536-0 gnd rswk-swf Algorithmus (DE-588)4001183-5 gnd rswk-swf (DE-588)4113937-9 Hochschulschrift gnd-content Signalprozessor (DE-588)4054943-4 s Entwurfsautomation (DE-588)4312536-0 s DE-604 Algorithmus (DE-588)4001183-5 s 1\p DE-604 Schaltungsentwurf (DE-588)4179389-4 s 2\p DE-604 Integrierte Schaltung (DE-588)4027242-4 s 3\p DE-604 1\p cgwrk 20201028 DE-101 https://d-nb.info/provenance/plan#cgwrk 2\p cgwrk 20201028 DE-101 https://d-nb.info/provenance/plan#cgwrk 3\p cgwrk 20201028 DE-101 https://d-nb.info/provenance/plan#cgwrk |
| spellingShingle | Wessels, Gerhard Untersuchung und Entwicklung von High-Level-Synthese-Techniken für den Entwurf digitaler Signal-Prozessoren Signalprozessor (DE-588)4054943-4 gnd Integrierte Schaltung (DE-588)4027242-4 gnd Schaltungsentwurf (DE-588)4179389-4 gnd Entwurfsautomation (DE-588)4312536-0 gnd Algorithmus (DE-588)4001183-5 gnd |
| subject_GND | (DE-588)4054943-4 (DE-588)4027242-4 (DE-588)4179389-4 (DE-588)4312536-0 (DE-588)4001183-5 (DE-588)4113937-9 |
| title | Untersuchung und Entwicklung von High-Level-Synthese-Techniken für den Entwurf digitaler Signal-Prozessoren |
| title_auth | Untersuchung und Entwicklung von High-Level-Synthese-Techniken für den Entwurf digitaler Signal-Prozessoren |
| title_exact_search | Untersuchung und Entwicklung von High-Level-Synthese-Techniken für den Entwurf digitaler Signal-Prozessoren |
| title_full | Untersuchung und Entwicklung von High-Level-Synthese-Techniken für den Entwurf digitaler Signal-Prozessoren Gerhard Wessels |
| title_fullStr | Untersuchung und Entwicklung von High-Level-Synthese-Techniken für den Entwurf digitaler Signal-Prozessoren Gerhard Wessels |
| title_full_unstemmed | Untersuchung und Entwicklung von High-Level-Synthese-Techniken für den Entwurf digitaler Signal-Prozessoren Gerhard Wessels |
| title_short | Untersuchung und Entwicklung von High-Level-Synthese-Techniken für den Entwurf digitaler Signal-Prozessoren |
| title_sort | untersuchung und entwicklung von high level synthese techniken fur den entwurf digitaler signal prozessoren |
| topic | Signalprozessor (DE-588)4054943-4 gnd Integrierte Schaltung (DE-588)4027242-4 gnd Schaltungsentwurf (DE-588)4179389-4 gnd Entwurfsautomation (DE-588)4312536-0 gnd Algorithmus (DE-588)4001183-5 gnd |
| topic_facet | Signalprozessor Integrierte Schaltung Schaltungsentwurf Entwurfsautomation Algorithmus Hochschulschrift |
| work_keys_str_mv | AT wesselsgerhard untersuchungundentwicklungvonhighlevelsynthesetechnikenfurdenentwurfdigitalersignalprozessoren |