PC-Hardwarebuch: Aufbau, Funktionsweise, Programmierung ; ein Handbuch nicht nur für Profis
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Buch |
| Sprache: | German |
| Veröffentlicht: |
Bonn [u.a.]
Addison-Wesley
1997
|
| Ausgabe: | 4. Aufl. |
| Schlagworte: | |
| Online-Zugang: | Inhaltsverzeichnis |
| Beschreibung: | XXI, 1428 S. Ill. |
| ISBN: | 3827310865 |
Internformat
MARC
| LEADER | 00000nam a2200000 c 4500 | ||
|---|---|---|---|
| 001 | BV011068176 | ||
| 003 | DE-604 | ||
| 005 | 20120919 | ||
| 007 | t | ||
| 008 | 961113s1997 gw a||| |||| 00||| ger d | ||
| 016 | 7 | |a 948905247 |2 DE-101 | |
| 020 | |a 3827310865 |c Gb. : DM 99.90, S 729.00, sfr 85.00 |9 3-8273-1086-5 | ||
| 035 | |a (OCoLC)75830666 | ||
| 035 | |a (DE-599)BVBBV011068176 | ||
| 040 | |a DE-604 |b ger |e rakddb | ||
| 041 | 0 | |a ger | |
| 044 | |a gw |c DE | ||
| 049 | |a DE-19 |a DE-91 |a DE-20 |a DE-523 |a DE-11 | ||
| 084 | |a ST 150 |0 (DE-625)143594: |2 rvk | ||
| 084 | |a ST 160 |0 (DE-625)143599: |2 rvk | ||
| 084 | |a DAT 100f |2 stub | ||
| 100 | 1 | |a Messmer, Hans-Peter |e Verfasser |4 aut | |
| 245 | 1 | 0 | |a PC-Hardwarebuch |b Aufbau, Funktionsweise, Programmierung ; ein Handbuch nicht nur für Profis |c Hans-Peter Messmer |
| 250 | |a 4. Aufl. | ||
| 264 | 1 | |a Bonn [u.a.] |b Addison-Wesley |c 1997 | |
| 300 | |a XXI, 1428 S. |b Ill. | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 650 | 0 | 7 | |a Personal Computer |0 (DE-588)4115533-6 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Hardware |0 (DE-588)4023422-8 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Mikrocomputer |0 (DE-588)4039206-5 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a IBM PC |0 (DE-588)4026436-1 |2 gnd |9 rswk-swf |
| 689 | 0 | 0 | |a Personal Computer |0 (DE-588)4115533-6 |D s |
| 689 | 0 | 1 | |a Hardware |0 (DE-588)4023422-8 |D s |
| 689 | 0 | |5 DE-604 | |
| 689 | 1 | 0 | |a IBM PC |0 (DE-588)4026436-1 |D s |
| 689 | 1 | 1 | |a Hardware |0 (DE-588)4023422-8 |D s |
| 689 | 1 | |8 1\p |5 DE-604 | |
| 689 | 2 | 0 | |a Mikrocomputer |0 (DE-588)4039206-5 |D s |
| 689 | 2 | |8 2\p |5 DE-604 | |
| 856 | 4 | 2 | |m DNB Datenaustausch |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=007413624&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
| 999 | |a oai:aleph.bib-bvb.de:BVB01-007413624 | ||
| 883 | 1 | |8 1\p |a cgwrk |d 20201028 |q DE-101 |u https://d-nb.info/provenance/plan#cgwrk | |
| 883 | 1 | |8 2\p |a cgwrk |d 20201028 |q DE-101 |u https://d-nb.info/provenance/plan#cgwrk | |
Datensatz im Suchindex
| _version_ | 1804125558098886656 |
|---|---|
| adam_text | HANS-PETER MESSMER
PC-HARDWAREBUCH
AUFBAU, FUNKTIONSWEISE
, PROGRAMMIERUNG
EIN HANDBUC
H NICHT JIU
R FUER PROFIS
4. AUFLAG
E
VENOMIL J
ADDISON-WESLEY
AN IMPRINT OF ADDISON WESLEY LONGMAN, INC.
BONN YY READING, MASSACHUSETTS YY MENLO PARK, CALIFORNIA YY NEW YORK YY
HARLOW, ENGLAND
DON MILLS, ONTARIO YY SYDNEY YY MEXICO CITY YY MADRID YY AMSTERDAM
INHALTSVERZEICHNIS
VORWOR
T XXIII
TEIL 1
: GRUNDLEGENDES UND ALLGEMEINES 1
1 DI
E WICHTIGSTE
N KOMPONENTE
N EINE
S PC 1
1.1 DE
R COMPUTE
R UN
D SEIN
E PERIPHERI
E 1
1.2 DA
S INNENLEBE
N DE
S PERSONA
L COMPUTER
S 2
1.2.1 OEFFNEN DE
S GEHAEUSE
S 3
1.2.2 DE
R DATENFLU
SS I
N EINE
M P
C 6
1.2.3 MOTHERBOAR
D 8
1.2.4 GRAPHIKADAPTE
R UN
D MONITO
R 12
1.2.5 LAUFWERKCONTROLLER
, DISKETTE
N UN
D FESTPLATTE
N 15
1.2.6 STREAME
R UN
D ANDER
E LAUFWERK
E 17
1.2.7 PARALLEL
E SCHNITTSTELLE
N UN
D DRUCKE
R 19
1.2.8 SERIELL
E SCHNITTSTELLE
N UN
D MODEM
S 2
1
1.2.9 NETZWERKKARTE
N UN
D LAN
S ...
23
1.2.10 CMOS-RA
M UN
D ECHTZEITUH
R 25
1.2.11 TASTATU
R 27
1.2.12 MAEUS
E UN
D ANDER
E ZEIGEEINRICHTUNGE
N , 28
1.2.13 NETZTEI
L 31
1.3 ANMERKUNGE
N ZU
R DOKUMENTATIO
N 32
1.4 VORSICHTSMASSNAHME
N FUER DATE
N UN
D BENUTZE
R 33
1.5 BETRIEBSSYSTEM
, BIOS UN
D SPEICHERAUFTEILUN
G 34
TEIL 2: PROZESSOR UND SPEICHER 41
2 INTEL
S MIKROPROZESSO
R FUER EINSTEIGE
R - DER I386 41
2.1 HARDWAR
E FUER HARTGESOTTENE
: DE
R FELDEFFEKTTRANSISTO
R 42
2.2 GRUNDLAGE
N MASCHINENNAHE
R INFORMATIONSDARSTELLUN
G ( 44
2.2.1 DEZIMAL
- UN
D BINAERSYSTE
M 4
5
2.2.2 ASCII-COD
E 46
2.2.3 NEGATIV
E GANZZAHLE
N UN
D ZWEIERKOMPLEMEN
T 47
2.2.4 HEXADEZIMALZAHLE
N 48
2.2.5 BCD-ZAHLE
N 48
2.2.6 LITTLE-ENDIAN-FORMA
T UN
D INTEL-NOTATIO
N 49
2.3 DI
E CP
U ALS ZENTRALE
R BESTANDTEI
L ALLE
R COMPUTE
R 50
2.4 VORABZUSAMMENFASSUNG
: PROZESSOREN
, BUSBREITE
N UN
D ANDER
E
KENNZEICHE
N VO
N P
C UEBE
R EISA BI
S Z
U LOCAL-BUS-SYSTEME
N 51
2.5 DE
R I386-MIKROPROZESSO
R - EI
N KURZE
R ABRI
SS 52
2.5.1 DE
R ALLGEMEIN
E AUFBA
U DE
S I386 52
2.5.2 CPU
, HAUPTSPEICHE
R UN
D SEGMENTIERUN
G I
M REA
L MOD
E 55
2.6 DI
E I386-VIELZWECK
- UN
D SEGMENTREGISTE
R 57
2.7 DI
E FLAG
S 62
2.8 STEUER
- UN
D SPEICHERVERWALTUNGSREGISTE
R 65
2.8.1 STEUERREGISTE
R 65
2.8.2 DEBUG-REGISTE
R 67
2.8.3 SPEICHERVERWALTUNGSREGISTE
R 69
2.9 DE
R CPU-BU
S AL
S VERBINDUN
G ZU
R AUSSENWEL
T 70
VI INHALTSVERZEICHNIS
3 LOGISCH
E SPEICHERADRESSIERUN
G UN
D LOGISCHE
R SPEICHERZUGRIF
F DE
S I386 71
3.1 CODESEGMEN
T UN
D BEFEHLSZAEHLE
R 71
3.2 STACKSEGMEN
T UN
D STACK-ZEIGE
R 73
3.3 DATENSEGMEN
T D
S UN
D ADRESSIERUN
G 74
3.4 ADRESSIERUNGSARTE
N UN
D BEFEHLSCODIERUN
G 75
3.4.1 PROGRAMMIERUN
G AU
F PROZESSOREBENE
: MNEMONIC
S UN
D DE
R ASSEMBLE
R 75
3.4.2 ADRESSIERUNGSARTE
N 76
3.4.3 BEFEHLSCODIERUN
G 77
3.4.4 EINLESE
N VO
N BEFEHLE
N UN
D PREFETCHIN
G 79
3.5 DE
R REA
L MOD
E DE
S I386, HIGH-MEMORY-ARE
A UN
D HIMEM.SY
S 81
3.6 INTERRUPT
S UN
D EXCEPTION
S 83
3.6.1 SOFTWARE-INTERRUPT
S 84
3.6.2 HARDWARE-INTERRUPT
S 86
3.6.3 EXCEPTION
S 87
3.7 DE
R PROTECTE
D MOD
E DE
S I386 89
3.7.1 SEGMENTSELEKTOREN
, SEGMENTDESKRIPTORE
N UN
D PRIVILEGIERUNGSSTUFEN
. 89
3.7.2 GLOBAL
E UN
D LOKAL
E DESKRIPTORTABELL
E 95
3.7.3 SEGMENTDESKRIPTOR-CACHE-REGISTE
R 98
3.7.4 UMSCHALTE
N I
N DE
N PROTECTE
D MOD
E 99
3.7.5 SPEICHERADRESSIERUN
G I
M PROTECTE
D MOD
E 99
3.7.6 SEGMENT
- UN
D ZUGRIFFSTYPE
N 100
3.7.7 STEUERUNGSUEBERGAB
E UN
D CAL
L GATE
S 104
3.7.8 DI
E INTERRUPT-DESKRIPTORTABELL
E 108
3.7.9 MULTITASKING
, TSS UN
D DA
S TAS
K GAT
E 109
3.7.10 SCHUT
Z DE
S I/O-ADRESSBEREICH
S UEBE
R DA
S IOPL-FLA
G 113
3.7.11 SCHUT
Z DE
S I/O-ADRESSBEREICH
S UEBE
R DIEL
/ O-PERMISSION-BIT-MA
P ..
. 114
3.7.12 EXCEPTION
S I
M PROTECTE
D MOD
E 116
3.7.13 ZUSAMMENFASSUN
G DE
R SCHUTZMECHANISME
N I
M PROTECTE
D MOD
E ...
. 116
3.7.14 DE
R BIOS-ZUGRIFF AUF EXTENDE
D MEMOR
Y 117
3.7.15 SCHNITTSTELL
E ZU
R HARDWAR
E I
M PROTECTED-MOD
E - DA
S ABIOS 117
3.8 PAGIN
G 120
3.8.1 LOGISCHE
, LINEARE
, PHYSIKALISCH
E ADRESSE
N UN
D PAGIN
G 120
3.8.2 PAG
E DIRECTORY
, PAG
E TABLES
, PAG
E FRAME
S UN
D CR3-REGISTE
R 122
3.8.3 PAGIN
G EXCEPTION
S 127
3.8.4 DI
E TESTREGISTE
R TR6 UN
D TR
7 ZU
M PRUEFE
N DE
S TLB 127
3.9 MYTHO
S UN
D REALITAE
T - DE
R VIRTUAL-8086-MODU
S DE
S I386 129
3.9.1 VIRTUELL
E MASCHINE
N UN
D VIRTUAL-8086-MONITO
R 130
3.9.2 ADRESSE
N I
M VIRTUA
L 8086 MOD
E 130
3.9.3 EINSTIE
G I
N DE
N UN
D AUSSTIE
G AU
S DE
M VIRTUA
L 8086 MOD
E 131
3.9.4 TASK
S I
M VIRTUA
L 8086 MOD
E 132
3.9.5 PAGIN
G UN
D VIRTUA
L 8086 MOD
E 135
4 PHYSIKALISCH
E SPEICHERADRESSIERUN
G UN
D PHYSIKALISCHE
R SPEICHERZUGRIF
F DE
S I386 . 139
4.1 ANSCHLUESS
E UN
D SIGNAL
E DE
S I386 139
4.2 DE
R PHYSIKALISCH
E ZUGRIF
F AUF DE
N SPEICHE
R 143
4.2.1 DE
R SIGNALPFA
D ZWISCHE
N CP
U UN
D SPEICHE
R 143
4.2.2 DE
R BUSZYKLU
S FUER EINE
N LESEZUGRIF
F 145
4.2.3 DE
R BUSZYKLU
S FUER EINE
N SCHREIBZUGRIF
F 148
4.2.4 WAITSTATE
S ODE
R WARTEZYKLE
N 148
4.2.5 ADRESS-PIPELININ
G ODE
R PIPELINED-ADRESSIERUN
G 150
4.2.6 DOPPELWORTGRENZ
E 152
INHALTSVERZEICHNIS VII
4.2.7 SONDERZYKLE
N 153
4.2.8 DE
R FLEXIBLE BU
S DE
S I386 - 16-BIT-DATENBU
S UN
D DUPLIZIERUN
G
VO
N SCHREIBDATE
N 154
4.3 I/O-ADRESSRAU
M UN
D PERIPHERI
E 155
4.3.1 I/O-ADRESSIERUN
G 156
4.3.2 I/O-ZYKLE
N ..
. YY. 157
4.4 PROZESSOR-RESE
T UN
D I386-INTERNE
R SELBSTTES
T 158
5 GRUNDSAETZLICHES
: LOGIKGATTE
R UN
D MIKROPROGRAMMIERUN
G -
ZWE
I GRUNDLEGEND
E ELEMENT
E EINE
S PROZESSOR
S 161
5.1 UN
D UN
D ODER-GATTE
R AL
S GRUNDLEGEND
E LOGIKELEMENT
E 161
5.2 CMOS-INVERTE
R AL
S LOW-POWER-ELEMENT
E 162
5.3 EI
N BEISPIEL
: 1-BIT-ADDIERE
R 164
5.4 DI
E MIKROCODIERUN
G VO
N MASCHINENBEFEHLE
N 165
6 EI
N HALBLEITERRECHENGENI
E - DER MATHEMATISCH
E COPROZESSO
R I387 171
6.1 ZAHLENEXKUR
S - DI
E DARSTELLUN
G VO
N GLEITKOMMAZAHLE
N 171
6.1.1 WISSENSCHAFTLICH
E NOTATIO
N UN
D N-UEBERSCHUSSDARSTELLUN
G 171
6.1.2 DE
R STANDAR
D - IEEE-FORMAT
E 173
6.1.3 BASIC-PROGRAMMIERE
R AUFGEPASS
T - DA
S MSBIN-FORMA
T 176
6.2 FUNKTIONSERWEITERUN
G UN
D LEISTUNGSZUWACH
S 177
6.3 I387-ZAHLENFORMAT
E UN
D GLEITKOMMABEFEHL
E 178
6.4 ANSCHLUESS
E UN
D SIGNAL
E DE
S I387 181
6.5 AUFBA
U UN
D FUNKTIONSWEIS
E DE
S I387 184
6.6 DI
E EXCEPTION
S DE
S I387 189
6.7 PROTECTE
D MOD
E UN
D DI
E SPEICHERABBILDE
R DE
R BEFEHLS- UN
D DATENZEIGE
R 190
6.8 I387-SPEICHERZYKLE
N UN
D DI
E KOMMUNIKATIO
N ZWISCHE
N I386 UN
D I387 192
6.9 SYSTEMKONFIGURATIONI386/I38
7 193
6.10 I387-RESET 194
7 I386-PROZESSORDERIVAT
E UN
D CLONE
S 197
7.1 ABMAGERUNGSKU
R - DI
E SX-VARIANTE
N DE
R PROZESSORE
N 197
7.2 DE
R 386SL-CHIPSAT
Z - EI
N ZWEI-CHIP-A
T 199
7.3 PROZESSOR-WIRRWA
R DURC
H 386-CLONE
S 201
7.3.1 AMD-PROZESSORE
N 201
7.3.2 CYRIX-CPU
S 203
7.3.3 IBM - NU
R ZU
M HAUSGEBRAUC
H 204
8 CACHIN
G - ZUSAMMENARBEI
T MI
T HOCHGESCHWINDIGKEITSSPEICHER
N 205
8.1 CACHE-PRINZI
P UN
D CACHE-STRATEGIE
N 205
8.2 CACHE-ORGANISATIO
N UN
D ASSOZIATIVSPEICHE
R 208
8.3 CACHE-TREFFER-BESTIMMUN
G 211
8.4 ERSETZUNGSSTRATEGIE
N 212
8.5 ON-CHI
P UN
D SECOND-LEVEL-CACHE
S 214
8.6 CACHE-KOHAEREN
Z UN
D DA
S MESI-PROTOKOL
L - EI
N ERSTE
R SCHRIT
T
I
N RICHTUN
G MULTIPROCESSIN
G 215
8.6.1 DI
E VIE
R MESI-ZUSTAEND
E 215
8.6.2 MESI-ZUSTANDSUEBERGAENG
E 216
8.6.3 L2-CACHE-SUBSYSTEM
E UN
D MESI-CACHE-KOHAERENZPROTOKOL
L 219
8.7 PIPELINE
D BURS
T CACH
E 220
INHALTSVERZEICHNIS
LEISTUNGSERWEITERUN
G NAC
H OBE
N - DER I486 223
9.1 ANSCHLUESS
E UN
D SIGNAL
E DE
S I486 223
9.2 DE
R INTERN
E AUFBA
U DE
S I486 229
9.3 A STAR IS BOR
N - RISC-PRINZIPIE
N AUF HARDWARE
- UN
D SOFTWARE-EBEN
E 232
9.3.1 UEBERRASCHEND
E ERGEBNISS
E - WENIGE
R IS
T MEH
R 232
9.3.2 RISC-KENNZEICHE
N AUF HARDWARE-EBEN
E 233
9.3.3 RISC-KENNZEICHE
N AUF SOFTWARE-EBEN
E 238
9.4 DI
E I486-PIPELIN
E 24
1
9.5 DE
R I486-ON-CHIP-CACH
E 24
3
9.6 UNTERSCHIED
E UN
D GEMEINSAMKEITE
N VO
N I486 UN
D I386/I38
7 245
9.6.1 UNTERSCHIED
E I
N REGISTERSTRUKTURE
N 245
9.6.2 UNTERSCHIED
E I
N DE
R SPEICHERVERWALTUN
G 247
9.6.3 I486-RESET 248
9.6.4 DE
R I486-REAL-MOD
E 249
9.6.5 DE
R I486-PROTECTED-MOD
E 249
9.6.6 DE
R I486-VIRTUAL-8086-MOD
E 249
9.6.7 INTEGER-COR
E UN
D GLEITKOMMAEINHEI
T 249
9.6.8 FPU-EXCEPTION
S 250
9.6.9 DE
R TRANSLATIO
N LOOKASID
E BUFFER (TLB) 250
9.7 DE
R I486-BUS 250
9.7.1 BURST-ZYKLE
N 251
9.7.2 SONDERZYKLE
N 252
9.7.3 INVALIDIERUNGSZYKLE
N 253
9.8 TESTFUNKTIONE
N 253
9.8.1 DE
R INTERN
E SELBSTTES
T BIST 254
9.8.2 PRUEFUN
G DE
S TLB 254
9.8.3 PRUEFUN
G DE
S ON-CHIP-CACH
E 255
9.8.4 TRISTATE-TESTMODU
S 257
9.8.5 DE
R JTAG-BOUNDARY-SCAN-TES
T 257
9.9 DE
R I/O-ADRESSRAU
M DE
S I486 262
I486-ABMAGERUNGEN
, OVERDRIVES
, UPGRADE
S UN
D CLONE
S 263
10.1 I486SX UN
D I487SX - ERS
T ABSPECKEN
, DAN
N UPGRADE
N 263
10.1.1 DE
R I486SX - TROTZDE
M MEH
R AL
S EI
N I386 263
10.1.2 EI
N WOR
T Z
U DE
N TAKTFREQUENZE
N 266
10.1.3 I486SX-UPGRAD
E - DE
R I487SX 267
10.2 DI
E I486DX2-PROZESSORE
N MI
T INTERNE
R TAKTVERDOPPLUN
G 269
10.2.1 DA
S KREU
Z MI
T DE
N TAKTFREQUENZE
N 269
10.2.2 DI
E LOESUN
G - INTERN
E TAKTVERDOPPLUN
G 270
10.2.3 GRETCHENFRAGE
: WA
S BRING
T DI
E INTERN
E TAKTVERDOPPLUNG
? 272
10.2.4 EIN
E BEMERKUN
G Z
U TAKTANGABE
N 272
10.2.5 UPGRADIN
G UN
D OVERDRIVE
S 272
10.3 DI
E LOW-POWER-VERSIONE
N DE
S I486DX UN
D I486SX 275
10.4 DE
R I486DX4 277
10.4.1 ANSCHLUSSSCHEM
A 277
10.4.2 NEU
E FLAGS
, STEUERREGISTE
R UN
D ERWEITERUNGE
N
DE
S VIRTUAL-8086-MODU
S 279
10.4.3 I486DX4-IDENTIFIZIERUN
G MI
T CPUI
D 280
10.4.4 STROMSPARMOEGLICHKEITE
N 281
10.4.5 DE
R JTAG-BOUNDARY-SCAN-TES
T DE
S I486DX4 283
10.5 DE
R SL ENHANCE
D I486 283
INHALTSVERZEICHNIS IX
10.5.1 SL ENHANCE
D I486DX MI
T LX-TAK
T 284
10.5.2 SL ENHANCE
D I486DX2 MI
T L/2X-TAK
T 284
10.5.3 SL ENHANCE
D I486SX MI
T LX-TAK
T 285
10.5.4 SL ENHANCE
D I486DX MI
T 2X-TAK
T 285
10.5.5 SL ENHANCE
D I486SX MI
T 2X-TAK
T 285
10.5.6 I486SL-IDENTIFIZIERUN
G MI
T CPUI
D 285
10.6 I486-CLONE
S 286
10.6.1 AMD-CLONE
S 287
10.6.2 CYRIX-CLONE
S 291
10.6.3 IBMS GEISTESBLIT
Z 291
11 ANLEIHE
N BE
I DER RISC-WEL
T - DE
R SUPERSKALA
R PENTIU
M 293
11.1 ANSCHLUESS
E UN
D SIGNAL
E 294
11.2 INTERNE
R AUFBA
U DE
S PENTIU
M 307
11.2.1 DI
E INTEGER-PIPELINE
S U UN
D V 309
11.2.2 BEFEHLSPAARUN
G I
N DE
N INTEGER-PIPELINE
S 312
11.2.3 DI
E GLEITKOMMA-PIPELIN
E 315
11.2.4 BEFEHLSSERIALISIERUN
G 318
11.2.5 DYNAMISCH
E VERZWEIGUNGSVORHERSAG
E 318
11.2.6 DI
E PENTIUM-ON-CHIP-CACHE
S 320
11.3 PENTIUM-KOMPATIBILITAE
T UN
D NEU
E PENTIUM-FUNKTIONE
N 324
11.3.1 ERWEITERUNGE
N DE
R PENTIUM-REGISTE
R 325
11.3.2 MODELLSPEZIFISCH
E REGISTE
R 326
11.3.3 DA
S FEATURE-STEUERREGISTE
R TR12 328
11.3.4 DE
R PENTIU
M REA
L MOD
E 329
11.3.5 DE
R PENTIUM-PROTECTE
D MOD
E 329
11.3.6 DE
R PENTIUM-VIRTUAL-8086-MOD
E 329
11.3.7 PENTIU
M UN
D PAGIN
G 332
11.3.8 DEBUG-ERWEITERUNGE
N 334
11.3.9 PENTIUM-RESET
, PENTIUM-INI
T UN
D SELBSTTES
T 335
11.3.10 CPU-IDENTIFIZIERUN
G MI
T CPUI
D 337
11.3.11 NEU
E PENTIU
M EXCEPTION
S 338
11.4 DE
R PENTIUM-BU
S 338
11.4.1 EINZELTRANSFERZYKLE
N 339
11.4.2 BURST-ZYKLE
N 339
11.4.3 PENTIUM-ADRESS-PIPELININ
G 342
11.4.4 SONDERZYKLE
N 343
11.4.5 ABFRAGEZYKLE
N UN
D INTERNE
S SNOOPIN
G 344
11.4.6 INTERN
E PENTIUM-BUSPUFFE
R 344
11.5 DE
R SYSTEM-MANAGEMENT-MOD
E DE
S PENTIU
M 345
11.5.1 DE
R SYSTEM-MANAGEMENT-MODE-INTERRUP
T SMI 345
11.5.2 DI
E SMM-RAM-STRUKTU
R 346
11.5.3 PROGRAMMAUSFUEHRUN
G I
M SYSTEM-MANAGEMENT-MOD
E 347
11.5.4 RUECKKEH
R AU
S DE
M SYSTEM-MANAGEMENT-MOD
E 348
11.6 CODE-OPTIMIERUNGE
N 348
11.6.1 EINFACH
E STRAIGHT-FORWARD-OPTIMIERUNGE
N 348
11.6.2 HOCHOPTIMIERUN
G MI
T DE
M PERFORMANC
E MONITORIN
G 350
11.7 PENTIUM-TESTFUNKTIONE
N 353
11.7.1 DE
R PENTIU
M JTAG BOUNDAR
Y SCA
N TES
T 353
11.7.2 ERFASSUN
G INTERNE
R FEHLE
R 354
11.7.3 ERFASSUN
G VO
N BUSFEHLER
N 355
INHALTSVERZEICHNIS
11.7.4 PROGRAMMAUSFUEHRUNGSVERFOLGUN
G ODE
R EXECUTIO
N TRACIN
G 356
11.7.5 HARDWARE-DEBUG-UNTERSTUETZUN
G UN
D PROB
E MOD
E 356
11.7.6 DI
E MACHIN
E CHEC
K EXCEPTIO
N 357
11.8 DE
R PENTIUM-I/O-ADRESSRAU
M 357
11.9 DUA
L PROCESSIN
G 357
11.9.1 ALLGEMEIN
E DUAL-PROCESSING-STRUKTU
R MI
T ZWE
I
PENTIUM-PROZESSORE
N 358
11.9.2 BUS-ARBITRIERUN
G 358
11.9.3 CACHE-KONSISTEN
Z 359
11.9.4 ON-CHIP-APIC
S 360
11.10 DI
E ERSTE
N 60-MHZ
- UN
D 66-MHZ-VERSIONE
N DE
S PENTIU
M 361
11.10.1 ANSCHLUESS
E UN
D SIGNAL
E 361
11.10.2 ANSCHLUESS
E UN
D SIGNAL
E DE
R PROGRAMMAUSFUEHRUNGSVERFOLGUN
G
(EXECUTIO
N TRACING
) 362
11.11 DE
R PENTIUM-OVERDRIV
E 363
11.12 DA
S L2-CACHE-SUBSYSTE
M 82496/8249
1 FUER DE
N PENTIU
M 364
CYRIX 6X86 - DER P5 1/2 367
12.1 ANSCHLUESS
E UN
D SIGNAL
E 367
12.2 INTERNE
R AUFBA
U 369
12.2.1 INTEGER-PIPELINE
S 370
12.2.2 BEFEHLSPAARUN
G 371
12.2.3 GLEITKOMMAEINHEI
T 371
12.2.4 FORTGESCHRITTEN
E STRATEGIE
N GEGE
N PIPELINE-HEMMUNGE
N 371
12.2.5 DI
E ON-CHIP-CACHE
S 375
12.2.6 DI
E 6X86-KONFIGURATIONSREGISTE
R 376
12.2.7 SCATTER/GATHER-SCHNITTSTELL
E 381
12.3 BETRIEBSMOD
I DE
S 6X86 381
12.3.1 REAL-, PROTECTED
- UN
D VIRTUAL-8086-MODU
S 381
12.3.2 PAGIN
G 381
12.3.3 SYSTEM-MANAGEMENT-MODU
S 382
12.4 DE
R 6X86-BUS 384
12.5 CPUI
D 384
12.6 AUSFUEHRUNGSZEITE
N 385
12.7 DI
E LOW-END-VERSIO
N DE
S 6X86 - DE
R CYRI
X 5X86 386
12.7.1 INTERNE
R AUFBA
U 386
12.7.2 ANSCHLUESS
E UN
D SIGNAL
E 386
12.7.3 DI
E 5X86-KONFIGURATIONSREGISTE
R 387
12.7.4 DE
R 5X86-SYSTEM-MANAGEMENT-MODU
S 389
KRYPTON FUER AM
D - DE
R 5
K
8
6 391
13.1 ANSCHLUESS
E UN
D SIGNAL
E 391
13.2 INTERNE
R AUFBA
U 392
13.2.1 PREFETCHIN
G UN
D VORDECODIERUN
G 392
13.2.2 INTEGER-PIPELINE
S UN
D ROP
S 393
13.2.3 BEFEHLSPAARUN
G 394
13.2.4 GLEITKOMMAEINHEI
T 395
13.2.5 DI
E ON-CHIP-CACHE
S 395
13.2.6 ERWEITERUNGE
N UN
D MODELLSPEZIFISCH
E REGISTE
R DE
S AMD5K8
6 396
13.3 KOMPATIBILITAE
T ZU
M PENTIU
M 398
13.3.1 BETRIEBSMOD
I 399
INHALTSVERZEICHNIS XI
13.3.2 TESTFUNKTIONE
N 399
13.3.3 DE
R AMD5
K
86-BU
S 401
13.4 CPUI
D 401
14 REIN
E 32-BIT-TECHNOLOGI
E - DE
R PENTIUMPR
O 403
14.1 ANSCHLUESS
E UN
D SIGNAL
E 404
14.2 INTERNE
R AUFBA
U 417
14.2.1 DI
E FUNKTIONALE
N EINHEITE
N DE
S PENTIUMPR
O 417
14.2.2 BEFEHLS-POO
L UN
D MICRO-OP
S 419
14.2.3 DI
E LI
- UN
D L2-CACHE
S 421
14.3 NEU
E PENTIUMPRO-FEATURE
S 421
14.3.1 NEU
E BEFEHLE 421
14.3.2 NEU
E STEUERFUNKTIONE
N I
N CR
4 422
14.3.3 DE
R 36-BIT-ADRESSBU
S 423
14.3.4 GLOBAL
E PAGE
S 426
14.4 MODELLSPEZIFISCH
E REGISTE
R 426
14.4.1 DI
E BEREICHSREGISTE
R FUER DE
N SPEICHERTY
P (MTRR) 428
14.4.2 DI
E KONFIGURATIONSREGISTE
R 432
14.4.3 DI
E MACHINE-CHECK-ARCHITEKTU
R 434
14.4.4 PERFORMANC
E MONITORIN
G 434
14.4.5 DEBUG-UNTERSTUETZUN
G DURC
H MODELLSPEZIFISCH
E REGISTE
R 437
14.5 RESE
T UN
D EINSCHALTKONFIGURATIO
N 438
14.6 DE
R BU
S DE
S PENTIUMPR
O 440
14.6.1 BUSPHASE
N 440
14.6.2 BUSARBITRIERUN
G 442
14.6.3 DEFERRED-TRANSAKTIONE
N 444
14.6.4 BUS-PIPELININ
G UN
D PENTIUMPRO-BURST
S 445
14.7 MULTIPROZESSORBETRIE
B 446
14.8 CPUI
D 446
15 KOMPATIBILITAE
T NAC
H UNTE
N - DER 80286 449
15.1 ANSCHLUESS
E UN
D SIGNAL
E DE
S 80286 449
15.2 DI
E 80286-REGISTE
R 452
15.3 DE
R 80286 PROTECTE
D MOD
E 452
15.3.1 DI
E 80286-SPEICHERVERWALTUNGSREGISTE
R 453
15.3.2 80286-SEGMENTDESKRIPTORE
N 454
15.3.3 80286-SEGMENT
- UN
D ZUGRIFFSTYPE
N 454
15.3.4 MULTITASKING
, 80286 TSS UN
D DA
S 80286-TASK-GAT
E 456
15.3.5 80286-SCHUT
Z FUER DE
N I/O-ADRESSRAU
M 457
15.4 80286-BUSZYKLE
N UN
D -PIPELININ
G 457
15.5 WORTGRENZE
N 458
15.6 80286-RESET 459
16 DE
R 80287 - MATHEMATISCHE
R HELFE
R I
M PROTECTE
D MOD
E 461
16.1 ANSCHLUESS
E UN
D SIGNAL
E DE
S 80287 462
16.2 AUFBA
U UN
D FUNKTIONSWEIS
E DE
S 80287 465
16.3 80287-RESET 465
16.4 DI
E EXCEPTION
S DE
S 80287 466
16.5 KOMMUNIKATIO
N ZWISCHE
N CP
U UN
D 80287 466
16.6 SYSTEMKONFIGURATIO
N 80286/8028
7 467
INHALTSVERZEICHNIS
ALLE
S BEGAN
N MI
T DE
M URVATER 8086 469
17.1 ANSCHLUESS
E UN
D SIGNAL
E DE
S 8086 469
17.2 8086-BETRIEBSMOD
I UN
D DE
R BUSCONTROLLE
R 8288 474
17.3 DE
R 8086 REA
L MOD
E 474
17.4 ZUGRIF
F AUF DE
N SPEICHE
R 475
17.5 WORTGRENZE
N 477
17.6 ZUGRIFF AUF DE
N I/O-ADRESSRAU
M 478
17.7 8086 RESE
T 478
17.8 DE
R 8088 479
17.9 DE
R 80186/8
8 480
MATHEMATISCH
E OM
A - DER MATHC
O 8087 483
18.1 8087-ZAHLENFORMAT
E UN
D NUMERISCHE
R BEFEHLSSAT
Z 483
18.2 ANSCHLUESS
E UN
D SIGNAL
E DE
S 8087 48
3
18.3 AUFBA
U UN
D FUNKTIONSWEIS
E DE
S 8087 486
18.4 SPEICHERZYKLE
N DE
S 8087 487
18.5 SYSTEMKONFIGURATIO
N 8086/808
7 488
SPEICHERCHIP
S - DA
S GEDAECHTNI
S DER COMPUTE
R 491
19.1 KLEI
N UN
D BILLI
G - DRA
M 491
19.1.1 AUFBA
U UN
D FUNKTIONSWEIS
E 493
19.1.2 LESE
N UN
D SCHREIBE
N VO
N DATE
N 495
19.1.3 SCHICHTENSTRUKTURE
N 500
19.1.4 AUFFRISCHUN
G DE
S DRA
M 502
19.1.5 VERSCHIEDEN
E ORGANISATIONSFORME
N DE
R DRAM-CHIP
S 504
19.1.6 SCHNELL
E BETRIEBSMOD
I DE
R DRAM-CHIP
S 505
19.1.7 SPEICHERMODUL
E 510
19.2 HAUPTSPEICHER-MAPPIN
G UN
D SHADOW-RA
M 513
19.2.1 MAPPIN
G 513
19.2.2 SHADOW-RA
M UN
D BIOS 514
19.2.3 EXPANDE
D MEMOR
Y UN
D MEMORY-MAPPIN
G 516
19.3 SCHNEL
L UN
D TEUER-SRA
M 519
19.3.1 DA
S FLIP-FLO
P 519
19.3.2 DE
R ZUGRIF
F AUF SRAM-SPEICHERZELLE
N 522
19.3.3 EI
N TYPISCHE
R SRA
M - DE
R 51258 VO
N INTE
L 522
19.4 LANGZEITGEDAECHTNI
S - ROM
, EPRO
M UN
D ANDER
E PROM
S 523
19.4.1 RO
M 523
19.4.2 EPRO
M 524
19.4.3 EEPRO
M 526
19.5 SILIZIUMFESTPLATTE
N - DI
E FLASH-SPEICHE
R 528
TEIL 3: PERSONAL-COMPUTER-ARCHITEKTUREN UND -BUSSYSTEME 533
DI
E 8-BIT-ARCHITEKTUR DE
S PC/XT 533
20.1 DI
E KOMPONENTE
N UN
D IH
R ZUSAMMENWIRKE
N 533
20.2 DMA-ARCHITEKTU
R 538
20.2.1 8-BIT-KANAELE 539
20.2.2 SPEICHERAUFFRISCHUN
G 541
20.2.3 SPEICHER-SPEICHER-TRANSFE
R 541
20.3 I/O-KANA
L UN
D BUSSLOT
S 541
INHALTSVERZEICHNIS XIII
21 DI
E 16-BIT-ARCHITEKTUR DE
S A
T 547
21.1 DI
E KOMPONENTE
N UN
D IH
R ZUSAMMENWIRKE
N 547
21.2 DMA-ARCHITEKTU
R 553
21.2.1 8- UN
D 16-BIT-KANAELE 553
21.2.2 SPEICHERAUFFRISCHUN
G 555
21.2.3 SPEICHER-SPEICHER-TANSFER
S 555
21.3 I/O-KANA
L UN
D BUSSLOT
S 556
21.4 AT-BUSFREQUENZE
N UN
D ISA-BU
S 560
22 32-BIT-EISA-ARCHITEKTUR
- DI
E EVOLUTIO
N 563
22.1 EISA-BUSSTRUKTU
R 564
22.2 BUSARBITRIERUN
G 566
22.3 DMA-ARCHITEKTU
R 567
22.4 INTERRUPT-SUBSYSTE
M 569
22.5 EISA-TIME
R UN
D FAIL-SAFE-TIME
R 571
22.6 I/O-ADRESSRAU
M 571
22.7 CMOS-RA
M 572
22.8 EISA-ADAPTE
R UN
D AUTOMATISCH
E KONFIGURIERUN
G 575
22.9 EISA-SLOTS 576
22.10 EISA-SIGNAL
E 578
23 32-BIT-MIKROKANA
L - DI
E REVOLUTIO
N 581
23.1 MCA-BUSSTRUKTU
R 581
23.2 BUSARBITRIERUN
G 583
23.3 SPEICHERSYSTE
M 585
23.4 DM
A 586
23.5 INTERRUPT
S 586
23.6 MCA-TIME
R UN
D FAIL-SAFE-TIME
R 586
23.7 I/O-PORT
S UN
D I/O-ADRESSRAU
M 587
23.8 MCA-ADAPTE
R UN
D AUTOMATISCH
E KONFIGURIERUN
G 588
23.9 ON-BOARD-VG
A UN
D EXTERN
E GRAPHIKADAPTE
R 591
23.10 PS/
2 MODEL
L 30 592
23.11 MCA-SLOT
S 592
23.12 MCA-SIGNAL
E 594
24 HOCHGESCHWINDIGKEITSSTRECK
E I
M PC - DE
R PCI-LOCAL-BUS 599
24.1 PCI-BUSSTRUKTU
R 600
24.2 BUSZYKLE
N 603
24.3 BUSARBITRIERUN
G 608
24.4 DM
A 608
24.5 INTERRUPT
S 609
24.6 I/O-ADRESSRAU
M 609
24.7 KONFIGURATIONSADRESSRAU
M 611
24.8 PCI-SPEZIFISCH
E BIOS-ROUTINE
N 617
24.9 PCI-SLOT
S 619
24.10 PCI-ADAPTE
R 621
24.11 PCI-SIGNAL
E 621
24.11.1 STANDARD-32-BIT-ABSCHNIT
T 622
24.11.2 64-BIT-ERWEITERUN
G 625
24.12 EXKURS
: EI
N MODERNE
R PCI-CHIPSAT
Z - 82430FX 626
24.12.1 ZUSAMMENWIRKE
N DE
R KOMPONENTE
N 626
24.12.2 DE
R PCI-SYSTEMCONTROLLE
R 82437FX 627
INHALTSVERZEICHNIS
24.12.3 FUNKTIONSWEIS
E DE
R DRAM-SCHNITTSTELL
E DE
S 82437FX 632
24.12.4 PROGRAMMIERUN
G DE
S TSC 82437FX 635
24.12.5 DE
R DATENPFADBAUSTEI
N 82438FX 641
24.12.6 DI
E PCI-ISA-IDE-BRIDG
E 82371FB 642
24.12.7 REGISTE
R UN
D PROGRAMMIERUN
G DE
R BRIDG
E 82371FB 645
VES
A LOCAL BU
S (VLB) 655
25.1 VLB-BUSSTRUKTU
R 655
25.2 BUSZYKLE
N 657
25.2.1 BURST-ZYKLE
N 658
25.2.2 16-BIT-TRANSFERS 658
25.2.3 64-BIT-TRANSFER
S 659
25.2.4 UNTERSTUETZUN
G VO
N WRITE-BAC
K CACHE
S 661
25.3 BUSARBITRIERUN
G 661
25.4 DM
A 662
25.5 INTERRUPT
S 662
25.6 I/O-ADRESSRAU
M 663
25.7 VLB-SLOTS 663
25.8 VLB-ADAPTE
R 663
25.9 VLB-SIGNALE 665
25.9.1 STANDARD-32-BIT-ABSCHNIT
T 665
25.9.2 64-BIT-ERWEITERUN
G 668
TEIL 4: SUPPORT-CHIPS: OHNE UNS GEHT NICHTS 671
HARDWARE-INTERRUPTS UN
D DER PROGRAMMIERBAR
E INTERRUPT-CONTROLLE
R (PIC) 8259A .
. 671
26.1 INTERRUPT-GETRIEBENE
R DATENAUSTAUSC
H UN
D POLLIN
G 671
26.2 ANSCHLUESS
E UN
D SIGNAL
E DE
S 8259A 673
26.3 INNERE
R AUFBA
U UN
D INTERRUPT-ACKNOWLEDGE-SEQUEN
Z 675
26.4 KASKADIERUN
G 677
26.5 INITIALISIERUN
G UN
D PROGRAMMIERUN
G 680
26.6 MASKIERUN
G DE
S NM
I 688
26.7 EI
N WOR
T Z
U LEISTUNGSFAEHIGE
N MULTIPROZESSOR-INTERRUPT-SUB-SYSTEME
N 690
26.7.1 AUFBA
U UN
D FUNKTIONSWEIS
E DE
S API
C 82489DX 690
26.7.2 MULTI-APIC-SYSTEM
E UN
D DE
R ICC-BU
S 691
DE
R PROGRAMMIERBAR
E INTERVALL-TIME
R (PIT) 8253/8254 693
27.1 AUFBA
U UN
D FUNKTIONSWEIS
E DE
R PIT
S 8253/825
4 693
27.2 ANSCHLUESS
E UN
D SIGNAL
E DE
S 8253/825
4 695
27.3 PROGRAMMIERUN
G DE
S 8253/825
4 696
27.4 SCHREIBE
N VO
N ZAEHLERWERTE
N 697
27.5 LESE
N VO
N ZAEHLERWERTE
N 698
27.6 ZAEHLMOD
I DE
S 8253/825
4 702
27.7 SYSTEMUH
R 705
27.8 SPEICHER-REFRES
H 708
27.9 LAUTSPRECHE
R 710
27.10 FAIL-SAFE-TIME
R 710
UMGEHUNGSSTRASS
E I
M PC - DER DMA-CHI
P 8237A 713
28.1 DIREKTE
R SPEICHERZUGRIF
F MI
T PERIPHERI
E UN
D SPEICHE
R 713
28.2 DE
R STANDARD-DMA-CHI
P 8237A 714
28.2.1 ANSCHLUESS
E UN
D SIGNAL
E DE
S 8237A 714
INHALTSVERZEICHNIS XV
28.2.2 INTERNE
R AUFBA
U UN
D DI
E BETRIEBSMOD
I DE
S 8237A 718
28.2.3 PROGRAMMIERUN
G DE
S 8237A 727
28.2.4 BEISPIEL
: INITIALISIERUN
G VO
N DM
A 1, KANA
L 2
ZU
R DISKETTENUEBERTRAGUN
G 733
28.2.5 DMA-ZYKLE
N I
M PROTECTE
D UN
D VIRTUAL-8086-MOD
E 735
29 ANDER
E PERIPHERIECHIP
S UN
D -KOMPONENTE
N 737
29.1 VO
N TOENE
N UN
D GERAEUSCHE
N - DE
R LAUTSPRECHE
R 737
29.1.1 DIREKT
E ANSTEUERUN
G UEBE
R DE
N PI
T 8253/825
4 739
29.1.2 PERIODISCH
E AKTIVIERUN
G MI
T DE
R CP
U 741
29.2 DA
S PROGRAMMIERBAR
E PERIPHERIE-INTERFAC
E (PPI) 8255 743
29.2.1 ANSCHLUESS
E UN
D SIGNAL
E DE
S PP
I 8255 743
29.2.2 AUFBA
U UN
D BETRIEBSMOD
I DE
S PP
I 8255 745
29.2.3 PROGRAMMIERUN
G DE
S PP
I 8255 747
29.2.4 DI
E PORT-BELEGUNGE
N I
M PC/X
T 749
29.3 CMOS-RA
M UN
D ECHTZEITUH
R 751
29.3.1 AUFBA
U UN
D PROGRAMMIERUN
G DE
S MC14681
8 752
29.3.2 DE
R ZUGRIF
F UEBE
R DA
S BIOS 761
29.3.3 DE
R ZUGRIF
F UEBE
R ADRESS
- UN
D DATENREGISTE
R 762
29.3.4 DE
R ERWEITERT
E CMOS-RA
M 763
TEIL 5: MASSENSPEICHER 765
30 DISKETTE
N UN
D DISKETTENLAUFWERK
E 765
30.1 GRUNDLAG
E MAGNETISCHE
R DATENAUFZEICHNUN
G -
FERROMAGNETISMU
S UN
D INDUKTIO
N 765
30.1.1 DIAMAGNETISMU
S UN
D PARAMAGNETISMU
S 765
30.1.2 FGRROMAGNETISMU
S 766
30.1.3 INDUKTIO
N 768
30.2 AUFBA
U UN
D FUNKTIONSWEIS
E VO
N DISKETTE
N UN
D DISKETTENLAUFWERKE
N 769
30.3 DI
E PHYSIKALISCH
E ORGANISATIO
N VO
N DISKETTE
N 775
30.4 DI
E LOGISCH
E ORGANISATIO
N VO
N DISKETTE
N UN
D FESTPLATTE
N UNTE
R DO
S 778
30.4.1 LOGISCH
E SEKTORE
N 778
30.4.2 DI
E PARTITIO
N 779
30.4.3 DE
R BOOTSEKTO
R 782
30.4.4 DA
S STAMMVERZEICHNI
S 784
30.4.5 DI
E UNTERVERZEICHNISS
E 788
30.4.6 DI
E DATEIZUORDNUNGSTABELL
E ODE
R FA
T 790
30.4.7 DI
E DATEIE
N 795
30.4.8 UNTERSCHIED
E ZWISCHE
N DE
N DOS-VERSIONE
N 797
30.4.9 ANDER
E DATEISYSTEM
E 798
30.5 SYSTEMKONFIGURATIO
N PC-CONTROLLER-DISKETTENLAUFWER
K 799
30.5.1 CONTROLLE
R UN
D LAUFWERK
E 799
30.5.2 LAUFWERKKONFIGURIERUN
G 801
30.6 AUFZEICHNUNGSFORMAT
E UN
D CR
C 804
30.6.1 SEKTORLAYOU
T 805
30.6.2 F
M UN
D MF
M 807
30.6.3 CRC-MI
R ENTGEH
T NICHT
S 810
30.6.4 FUE
R INTERESSIERT
E - SCHEINBA
R VERBLUEFFEND
E EIGENSCHAFTE
N
DE
R CRC-CODE
S UN
D WA
S DAHINTERSTECK
T 815
INHALTSVERZEICHNIS
30.7 PROGRAMMIERUN
G VO
N DISKETTENLAUFWERKE
N - DI
E VERSCHIEDENE
N
ZUGRIFFSEBENE
N UN
D FRAGE
N DE
R KOMPATIBILITAE
T 818
30.7.1 ANWENDUNGSPROGRAMM
E 818
30.7.2 HOCHSPRACHE
N UN
D BETRIEBSSYSTE
M 818
30.7.3 BIOS UN
D REGISTE
R 821
30.8 PROGRAMMIERUN
G VO
N DISKETTENLAUFWERKE
N - ZUGRIF
F UEBE
R DO
S 822
30.9 PROGRAMMIERUN
G VO
N DISKETTENLAUFWERKE
N - ZUGRIF
F UEBE
R DE
N
BIOS-INTERRUP
T IN
T 13H 825
30.10 PROGRAMMIERUN
G VO
N DISKETTENLAUFWERKE
N - DIREKTE
R ZUGRIF
F UEBE
R REGISTE
R .
. 829
30.10.1 AUFBA
U UN
D FUNKTIONSWEIS
E EINE
S DISKETTENCONTROLLER
S 829
30.10.2 KONFIGURATIO
N EINE
S DISKETTENCONTROLLER
S I
M P
C 831
30.10.3 DI
E REGISTE
R DE
S DISKETTENCONTROLLER
S 832
30.10.4 BEFEHLE UN
D BEFEHLSPHASE
N DE
S DISKETTENCONTROLLER
S 835
30.10.5 LAUFWERKDATE
N FESTLEGE
N 843
30.10.6 FEHLERBEHEBUNGSSTRATEGI
E 845
FESTPLATTE
N T 847
31.1 AUFBA
U UN
D FUNKTIONSWEIS
E VO
N FESTPLATTE
N 848
31.1.1 HEAD-DISC-ASSEMBL
Y (HDA
) 848
31.1.2 INTERLEAVIN
G ODE
R SEKTORVERSAT
Z 859
31.1.3 CONTROLLE
R UN
D SCHNITTSTELLE
N 861
31.1.4 EI
N PAA
R ANMERKUNGE
N Z
U KAPAZITAET
, ZUGRIFFSZEIT
,
DATENUEBERTRAGUNGSRAT
E UN
D ZUVERLAESSIGKEI
T 864
31.1.5 BIOS-KONFIGURIERUN
G 870
31.2 AUFZEICHNUNGSFORMATE
, LOW-LEVEL-FORMATIERUN
G UN
D BAD-SECTOR-MAPPIN
G .
. 871
31.2.1 MF
M UN
D RLL 871
31.2.2 HIGH-LEVEL-FORMATIERUN
G VO
N FESTPLATTE
N MI
T FORMA
T 873
31.2.3 LOW-LEVEL-FORMATIERUN
G UN
D BAD-SECTOR-MAPPIN
G 874
31.2.4 FEHLERBEHEBUNGSSTRATEGIE
N 879
31.2.5 AUTOKONFIGURIERUN
G 881
31.3 EINBINDUN
G VO
N EXOTISCHE
N LAUFWERKE
N UN
D TRANSLATIN
G 882
31.3.1 BIOS-INTERRUP
T 13H, FUNKTIO
N 09
H - FREMDLAUFWER
K ANPASSE
N 882
31.3.2 BIOS-ERWEITERUNGE
N UN
D BOOTE
N 884
31.3.3 TRANSLATIO
N UN
D ZONENAUFZEICHNUN
G 888
31.4 DE
R ZUGRIF
F UEBE
R DO
S UN
D BIOS 889
31.4.1 DI
E DOS-INTERRUPT
S 25
H UN
D 26
H 890
31.4.2 DI
E FESTPLATTENFUNKTIONE
N DE
S BIOS-INTERRUPT
S 13H 892
31.5 ST412/50
6 UN
D ESDI 896
31.5.1 ST412/506-SCHNITTSTELLE
N UN
D DI
E VERBINDUN
G ZWISCHE
N
LAUFWER
K UN
D CONTROLLE
R 896
31.5.2 ANSCHLU
SS UN
D KONFIGURATIO
N VO
N ST412/506-FESTPLATTE
N 898
31.5.3 DI
E ESDI-SCHNITTSTELL
E 898
31.6 LAUFWERK
E MI
T IDE, AT-BU
S ODE
R ATA-SCHNITTSTELL
E 899
31.6.1 DI
E PHYSIKALISCH
E SCHNITTSTELL
E CPU-LAUFWER
K 900
31.6.2 BESONDERHEITE
N DE
R IDE-FESTPLATTE
N 904
31.6.3 DA
S AT-TASK-FIL
E 904
31.6.4 PROGRAMMIERUN
G UN
D BEFEHLSPHASE
N DE
R IDE-SCHNITTSTELL
E 909
31.6.5 ENHANCED-ID
E 91
3
31.7 SCSI 914
31.7.1 SCSI-BUS UN
D DI
E ANBINDUN
G A
N DE
N P
C 914
31.7.2 PROGRAMMIERUN
G UN
D BEFEHLSPHASE
N 925
INHALTSVERZEICHNIS
XVII
31.7.3 ASP
I 930
31.7.4 ANDER
E STANDARDISIERT
E SCSI-PROGRAMMIERSCHNITTSTELLE
N 932
31.7.5 VERSCHIEDEN
E SCSI-STANDARD
S 934
31.8 OPTISCH
E MASSENSPEICHE
R 936
31.8.1 CD-RO
M 936
31.8.2 CD-R 938
31.8.3 WOR
M 939
31.8.4 MAGNETOOPTISCH
E LAUFWERK
E 939
TEIL 6: EXTERNES UND PERIPHERES 943
32 SCHNITTSTELLE
N - VERBINDUN
G ZU
R AUSSENWEL
T 943
32.1 DI
E PARALLEL
E SCHNITTSTELL
E 943
32.1.1 HAUPTAUFGABE
: DRUCKE
N 943
32.1.2 DRUCKE
N UEBE
R DO
S 945
32.1.3 DRUCKE
N UEBE
R DE
N BIOS-INTERRUP
T IN
T 17H 946
32.1.4 AUFBAU
, FUNKTIONSWEIS
E UN
D DI
E VERBINDUN
G MI
T DRUCKER
N 948
32.1.5 DIREKT
E PROGRAMMIERUN
G DE
R REGISTE
R 951
32.1.6 WA
S LPTX SONS
T NOC
H ALLE
S KAN
N - ALLGEMEIN
E BELEGUN
G 954
32.2 DI
E SERIELL
E SCHNITTSTELL
E 957
32.2.1 SERIELL
E UN
D ASYNCHRON
E DATENUEBERTRAGUN
G 957
32.2.2 DI
E RS-232C-SCHNITTSTELL
E 961
32.2.3 VERBINDUN
G MI
T DRUCKER
N UN
D NULLMODE
M 967
32.2.4 ZUGRIF
F UEBE
R DO
S 970
32.2.5 ZUGRIF
F UEBE
R DA
S BIO
S 971
32.2.6 DE
R UAR
T 8250/16450/1655
0 974
32.3 ANDER
E SCHNITTSTELLE
N 991
32.3.1 DE
R IBM-ADAPTE
R FUER COMPUTERSPIEL
E 991
32.3.2 NETZWERKADAPTE
R 995
32.3.3 FAXKARTE
N 995
32.4 KLEI
N UN
D UNIVERSEL
L - PCMCI
A 995
32.4.1 AUFBA
U UN
D FUNKTIONSWEIS
E 996
32.4.2 ANSCHLUSSBELEGUN
G 998
32.4.3 ZUGRIF
F UEBE
R DI
E SOCKET-SERVICE
S DE
S IN
T IAH
, FUNKTIONE
N 80H-FFH .
. 1002
32.4.4 ZUGRIFF
E UEBE
R PCMCIA-CONTROLLER-REGISTE
R - EI
N BEISPIE
L 1003
33 LOKAL
E NETZWERK
E UN
D NETZWERKADAPTE
R 1009
33.1 NETZTOPOLOGIE
N 1009
33.1.1 BUSTOPOLOGI
E 1010
33.1.2 RINGTOPOLOGI
E 1011
33.1.3 STERNTOPOLOGI
E 1011
33.2 ZUGRIFFSVERFAHRE
N 1012
33.2.1 CSMA/C
D 1012
33.2.2 TOKEN-PASSIN
G 1013
33.2.3 TOKEN-BU
S 1013
33.3 ETHERNE
T 1014
33.3.1 THIC
K ETHERNE
T 1014
33.3.2 CHEAPERNE
T ODE
R THI
N ETHERNE
T 1014
33.3.3 FAS
T ETHERNE
T 1015
33.4 TOKE
N RIN
G 1015
33.5 FDD
I 1016
XVIII
INHALTSVERZEICHNIS
34 TASTATUREN UN
D MAEUS
E 1019
34.1 OHN
E MIC
H IS
T DE
R P
C BLIN
D UN
D TAU
B - DI
E TASTATU
R 1019
34.1.1 AUFBA
U UN
D FUNKTIONSWEIS
E INTELLIGENTE
R UN
D WENIGE
R
INTELLIGENTE
R TASTATURE
N 1020
34.1.2 SCANCODE
S - DI
E LANDKART
E IHRE
R TASTATU
R 1021
34.1.3 TASTATURZUGRIF
F UEBE
R DO
S 1025
34.1.4 TASTATURZUGRIF
F UEBE
R DA
S BIOS 1026
34.1.5 DIREKT
E TASTATURPROGRAMMIERUN
G UEBE
R PORT
S 1032
34.2 VO
N MAEUSE
N UN
D RATTE
N 1042
34.2.1 AUFBA
U UN
D FUNKTIO
N 1042
34.2.2 MAUSTREIBE
R UN
D MAUSSCHNITTSTELL
E 1042
34.2.3 PROGRAMMIERUN
G 1044
34.2.4 DI
E PS/2-MAU
S 1047
34.3 TRACKBAL
L 1051
34.4 DIGITALISIERTABLET
T 1051
35 GRAPHIKADAPTE
R 1053
35.1 DARSTELLUN
G VO
N BILDER
N AU
F EINE
M MONITO
R UN
D ALLGEMEINE
R
AUFBA
U VO
N GRAPHIKADAPTER
N 1053
35.2 BILDSCHIRMDARSTELLUNGE
N UN
D DE
R GRAPHIKSTEUERCHI
P 6845 1056
35.2.1 DE
R VIDEOCONTROLLE
R 6845 1057
35.2.2 ZEICHENERZEUGUN
G I
M TEXTMODU
S 1059
35.2.3 ZEICHENERZEUGUN
G UN
D FREIE GRAPHIKE
N I
M GRAPHIKMODU
S 1061
35.2.4 ALLGEMEINE
S Z
U ORGANISATIO
N UN
D AUFBA
U DE
S VIDEO-RA
M 1062
35.2.5 HERCULESKART
E UN
D PROGRAMMIERUN
G DE
S 6845 1066
35.3 DI
E WICHTIGSTE
N ADAPTERTYPE
N UN
D IHR
E BESONDERHEITE
N 1074
35.3.1 MD
A - ALLE
S GRA
U I
N GRA
U 1075
35.3.2 CG
A - E
S WERD
E BUN
T 1076
35.3.3 HERCULE
S - DE
R UNPASSEND
E STANDAR
D 1077
35.3.4 EG
A - FEINE
R UN
D FARBIGE
R 1078
35.3.5 VG
A - KUNTERBUN
T 1081
35.3.6 VESA SVGA - HOCHAUFLOESENDE
R STANDAR
D 1084
35.3.7 8514/
A UN
D WINDOW
S ACCELERATO
R - ...UN
D NOC
H EI
N FENSTE
R 1085
35.3.8 TIG
A - SCHNELLER
, HOEHER
, WEITE
R 1087
35.4 BILDSCHIRMZUGRIF
F UEBE
R DO
S 1088
35.5 BILDSCHIRMZUGRIF
F UEBE
R DA
S BIOS 1089
35.5.1 DI
E GRAPHIKROUTINE
N DE
S STANDARD-BIO
S 1090
35.5.2 HILF
E I
N DE
R NOT-DA
S EGA-UN
D VGA-BIO
S 1091
35.5.3 STANDARDERWEITERUN
G - VESA-SVGA-BIOS 1096
35.6 HILFE ZU
R SELBSTHILF
E - DE
R DIREKT
E ZUGRIF
F AUF DE
N BILDSCHIRMSPEICHE
R 1097
35.6.1 MD
A 1098
35.6.2 CG
A 1098
35.6.3 HERCULESKART
E 1100
35.6.4 EG
A 1100
35.6.5 VG
A 1103
35.6.6 SVGA 1104
35.6.7 ACCELERATOR
S 1106
35.6.8 ZUSAMMENFASSUN
G 1106
35.7 ACCELERATO
R UN
D GRAPHIKPROZESSO
R GEGE
N LOCAL-BU
S 1107
35.8 EI
N MODERNE
R GRAPHIKBESCHLEUNIGE
R - TRIO64V
+ VO
N S3 1109
35.8.1 ANSCHLUESS
E UN
D SIGNAL
E DE
S TRIO64V
+ 1109
INHALTSVERZEICHNIS XIX
35.8.2 ALLGEMEINE
R AUFBA
U EINE
S TRIO64V+-VIDEOADAPTER
S 1114
35.8.3 DE
R STREAMS-PROZESSO
R 1116
36 MULTIMEDI
A 1119
36.1 TECHNOLOGISCHE
R HINTERGRUN
D 1119
36.2 PROGRAMMIERUN
G 1123
36.3 EI
N BEISPIEL
: DI
E FM-KANAEL
E DE
S SOUNDBLASTER
S 1124
36.3.1 TONERZEUGUN
G MI
T NEU
N KANAELE
N 1125
36.3.2 TONERZEUGUN
G MI
T SECH
S KANAELE
N UN
D FUENF
PERCUSSION-INSTRUMENTE
N 1130
ANHANG 1133
A ASCII
- UN
D TASTENCODE
S 1133
A.
L ASCII-TABELL
E 1133
A.
2 TASTENCODE
S (DEUTSCH
E TASTATURBELEGUNG
) 1136
B MASCHINENBEFEHL
E DER 80X86-PROZESSORE
N 1139
B.
L 8086/8
8 1139
B.2 80186/8
8 1144
B.3 80286 1144
B.4 I386 1145
B.5 I486 1147
B.6 PENTIU
M 1147
B.7 PENTIUM-PAARUNGSREGEL
N 1149
B.8 PENTIUMPR
O 1150
C MASCHINENBEFEHL
E DER 80X87-PROZESSORE
N 1151
C.
L 8087 1151
C.2 80287 1154
C.3 80287XL UN
D I387DX/I387S
X 1154
C.4 I486 1155
C.5 PENTIU
M 1155
C.6 PENTIUMPR
O 1155
D INTERRUPTS 1157
D.
L HARDWARE-INTERRUPT
S I
M P
C 1157
D.2 SOFTWARE-INTERRUPT
S I
M P
C 1157
D.
3 EXCEPTION
S DE
S 80X86 1158
E DE
R BLOS-UHR-INTERRUP
T IA
H UN
D DI
E FUNKTIONE
N 83H/86H DE
S IN
T 15
H 1161
E.
L DE
R BIOS-INTERRUP
T IN
T IA
H 1161
E.2 DI
E WARTEFUNKTIONE
N 83
H UN
D 86
H DE
S BIOS-INTERRUP
T IN
T 15H 1163
F DE
R BIOS-INTERRUPT IN
T 13
H 1165
F.
L DI
E FUNKTIONE
N 1165
F.2 FEHLERCODE
S 1174
F.3 FESTPLATTEN-PARAMETERTABELL
E 1174
F.4 FORMATPUFFE
R 1175
F.5 DISKETTENPARAMETERTABELL
E 1175
G DISKETTENCONTROLLE
R 1177
G.
L BEFEHLE 1177
G.L.
L LIST
E DE
R GUELTIGE
N BEFEHLE 1177
INHALTSVERZEICHNIS
G.1.2 DATENUEBERTRAGUNGSBEFEHL
E 1178
G.1.3 STEUERBEFEHL
E 1184
G.1.4 ERWEITERT
E BEFEHLE 1189
G.2 STATUSREGISTE
R STO BI
S ST3 1192
FESTPLATTENCONTROLLE
R 1195
H.
L DI
E BEFEHLE DE
R IDE-SCHNITTSTELL
E 1195
H.L.
L LIST
E DE
R AUFGEFUEHRTE
N BEFEHLE 1196
H.1.2 GEFORDERT
E BEFEHLE 1196
H.1.
3 OPTIONAL
E BEFEHLE 1206
H.1.
4 OPTIONAL
E IDE-BEFEHLE 1210
H.
2 DI
E SCSI-BEFEHLE 1211
H.2.1 LIST
E DE
R AUFGEFUEHRTE
N BEFEHLE 1211
H.2.2 6-BYTE-BEFEHLE 1214
H.2.
3 10-BYTE-BEFEHLE 1228
H.2.4 STATUSSCHLUESSE
L 1238
H.2.
5 ZUSAETZLICH
E STATUSCODE
S 1239
H.
3 DI
E ASPI-SCHNITTSTELL
E 1240
H.3.
1 DI
E ASPI-FUNKTIONE
N 1241
H.3.2 DE
R SCSI-REQUEST-BLOC
K 1241
DE
R ZUGRIFF AUF SCHNITTSTELLE
N 1245
1.1 DI
E PARALLEL
E SCHNITTSTELL
E 1245
1.1.1 DI
E DOS-FUNKTIONE
N 1245
1.1.2 DI
E BIOS-FUNKTIONE
N 1245
1.1.3 DRUCKERSTATUSBYT
E 1246
1.2 DI
E SERIELL
E SCHNITTSTELL
E 1246
1.2.1 DI
E DOS-FUNKTIONE
N 1246
1.2.2 DI
E BIOS-FUNKTIONE
N 1247
1.2.3 UEBERTRAGUNGSSTATU
S 1250
1.2.4 MODEMSTATU
S 1250
1.2.5 PARAMETERBYT
E 1250
1.2.6 MODEMSTEUERREGISTE
R 1250
DE
R ZUGRIFF AUF TASTATUR UN
D MAU
S 1251
J.
L DI
E TASTATU
R 1251
J.L.
L DOS-FUNKTIONE
N 1251
J.1.2 BIOS-INTERRUP
T IN
T 16H 1253
J.1.3 BIOS-INTERRUP
T IN
T 15
H 1255
J.1.4 ERSTE
S UMSCHALTSTATUSBYT
E 1256
J.1.5 ZWEITE
S UMSCHALTSTATUSBYT
E 1256
J.2 DE
R MAUS-INTERRUP
T 33
H 1256
J.2.1 DI
E FUNKTIONE
N DE
S IN
T 33
H 1256
J.2.2 TASTENBYT
E 1261
J.3 PS/2-MAUSUNTERSTUETZUN
G UEBE
R BIOS-INTERRUP
T IN
T 15H, FUNKTIO
N C2H 1262
J.3.1 DI
E UNTERFUNKTIONE
N DE
S IN
T 15H, FUNKTIO
N C2
H 1262
J.3.2 STATUSBYT
E 1264
J.3.3 MAUSPAKE
T AUF DE
M STAC
K 1265
DE
R ZUGRIFF AUF GRAPHIKADAPTE
R 1267
K.
L DOS-FUNKTIONE
N 1267
K.2 BIOS-INTERRUP
T IN
T 10H - STANDARDFUNKTIONE
N DE
S SYSTEM-BIO
S 1268
INHALTSVERZEICHNIS XXI
K.3 BIOS-INTERRUPT INT 10H - ZUSAETZLICHE FUNKTIONEN DES EGA/VGA-BIOS
1274
K.4 BIOS-INTERRUPT INT 10H - ZUSAETZLICHE FUNKTIONEN DES SVGA-BIOS 1290
L DI
E FUNKTIONEN 87H UND 89H DES INTERRUPTS 15H 1297
M PCMCIA SOCKET SERVICES , 1299
M.
L FUNKTIONSGRUPPEN 1299
M.2 DIE FUNKTIONEN 1300
M.3 FEHLERCODES 1314
M.4 ZUSAMMENFASSUNG DER PCMCIA CARD SERVICES 1314
M.4.1 CARD SERVICES FUNKTIONEN 1315
M.4.2 EVENTS 1316
M.4.3 FEHLERCODES 1317
N GLOSSAR 1319
STICHWORTVERZEICHNIS 1377
|
| any_adam_object | 1 |
| author | Messmer, Hans-Peter |
| author_facet | Messmer, Hans-Peter |
| author_role | aut |
| author_sort | Messmer, Hans-Peter |
| author_variant | h p m hpm |
| building | Verbundindex |
| bvnumber | BV011068176 |
| classification_rvk | ST 150 ST 160 |
| classification_tum | DAT 100f |
| ctrlnum | (OCoLC)75830666 (DE-599)BVBBV011068176 |
| discipline | Informatik |
| edition | 4. Aufl. |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>02026nam a2200505 c 4500</leader><controlfield tag="001">BV011068176</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20120919 </controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">961113s1997 gw a||| |||| 00||| ger d</controlfield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">948905247</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3827310865</subfield><subfield code="c">Gb. : DM 99.90, S 729.00, sfr 85.00</subfield><subfield code="9">3-8273-1086-5</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)75830666</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV011068176</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">DE</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-19</subfield><subfield code="a">DE-91</subfield><subfield code="a">DE-20</subfield><subfield code="a">DE-523</subfield><subfield code="a">DE-11</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 150</subfield><subfield code="0">(DE-625)143594:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 160</subfield><subfield code="0">(DE-625)143599:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">DAT 100f</subfield><subfield code="2">stub</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Messmer, Hans-Peter</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">PC-Hardwarebuch</subfield><subfield code="b">Aufbau, Funktionsweise, Programmierung ; ein Handbuch nicht nur für Profis</subfield><subfield code="c">Hans-Peter Messmer</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">4. Aufl.</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Bonn [u.a.]</subfield><subfield code="b">Addison-Wesley</subfield><subfield code="c">1997</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">XXI, 1428 S.</subfield><subfield code="b">Ill.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Personal Computer</subfield><subfield code="0">(DE-588)4115533-6</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Hardware</subfield><subfield code="0">(DE-588)4023422-8</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Mikrocomputer</subfield><subfield code="0">(DE-588)4039206-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">IBM PC</subfield><subfield code="0">(DE-588)4026436-1</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Personal Computer</subfield><subfield code="0">(DE-588)4115533-6</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Hardware</subfield><subfield code="0">(DE-588)4023422-8</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">IBM PC</subfield><subfield code="0">(DE-588)4026436-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="1"><subfield code="a">Hardware</subfield><subfield code="0">(DE-588)4023422-8</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="2" ind2="0"><subfield code="a">Mikrocomputer</subfield><subfield code="0">(DE-588)4039206-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="2" ind2=" "><subfield code="8">2\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">DNB Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=007413624&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-007413624</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">2\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield></record></collection> |
| id | DE-604.BV011068176 |
| illustrated | Illustrated |
| indexdate | 2024-07-09T18:03:28Z |
| institution | BVB |
| isbn | 3827310865 |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-007413624 |
| oclc_num | 75830666 |
| open_access_boolean | |
| owner | DE-19 DE-BY-UBM DE-91 DE-BY-TUM DE-20 DE-523 DE-11 |
| owner_facet | DE-19 DE-BY-UBM DE-91 DE-BY-TUM DE-20 DE-523 DE-11 |
| physical | XXI, 1428 S. Ill. |
| publishDate | 1997 |
| publishDateSearch | 1997 |
| publishDateSort | 1997 |
| publisher | Addison-Wesley |
| record_format | marc |
| spelling | Messmer, Hans-Peter Verfasser aut PC-Hardwarebuch Aufbau, Funktionsweise, Programmierung ; ein Handbuch nicht nur für Profis Hans-Peter Messmer 4. Aufl. Bonn [u.a.] Addison-Wesley 1997 XXI, 1428 S. Ill. txt rdacontent n rdamedia nc rdacarrier Personal Computer (DE-588)4115533-6 gnd rswk-swf Hardware (DE-588)4023422-8 gnd rswk-swf Mikrocomputer (DE-588)4039206-5 gnd rswk-swf IBM PC (DE-588)4026436-1 gnd rswk-swf Personal Computer (DE-588)4115533-6 s Hardware (DE-588)4023422-8 s DE-604 IBM PC (DE-588)4026436-1 s 1\p DE-604 Mikrocomputer (DE-588)4039206-5 s 2\p DE-604 DNB Datenaustausch application/pdf http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=007413624&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA Inhaltsverzeichnis 1\p cgwrk 20201028 DE-101 https://d-nb.info/provenance/plan#cgwrk 2\p cgwrk 20201028 DE-101 https://d-nb.info/provenance/plan#cgwrk |
| spellingShingle | Messmer, Hans-Peter PC-Hardwarebuch Aufbau, Funktionsweise, Programmierung ; ein Handbuch nicht nur für Profis Personal Computer (DE-588)4115533-6 gnd Hardware (DE-588)4023422-8 gnd Mikrocomputer (DE-588)4039206-5 gnd IBM PC (DE-588)4026436-1 gnd |
| subject_GND | (DE-588)4115533-6 (DE-588)4023422-8 (DE-588)4039206-5 (DE-588)4026436-1 |
| title | PC-Hardwarebuch Aufbau, Funktionsweise, Programmierung ; ein Handbuch nicht nur für Profis |
| title_auth | PC-Hardwarebuch Aufbau, Funktionsweise, Programmierung ; ein Handbuch nicht nur für Profis |
| title_exact_search | PC-Hardwarebuch Aufbau, Funktionsweise, Programmierung ; ein Handbuch nicht nur für Profis |
| title_full | PC-Hardwarebuch Aufbau, Funktionsweise, Programmierung ; ein Handbuch nicht nur für Profis Hans-Peter Messmer |
| title_fullStr | PC-Hardwarebuch Aufbau, Funktionsweise, Programmierung ; ein Handbuch nicht nur für Profis Hans-Peter Messmer |
| title_full_unstemmed | PC-Hardwarebuch Aufbau, Funktionsweise, Programmierung ; ein Handbuch nicht nur für Profis Hans-Peter Messmer |
| title_short | PC-Hardwarebuch |
| title_sort | pc hardwarebuch aufbau funktionsweise programmierung ein handbuch nicht nur fur profis |
| title_sub | Aufbau, Funktionsweise, Programmierung ; ein Handbuch nicht nur für Profis |
| topic | Personal Computer (DE-588)4115533-6 gnd Hardware (DE-588)4023422-8 gnd Mikrocomputer (DE-588)4039206-5 gnd IBM PC (DE-588)4026436-1 gnd |
| topic_facet | Personal Computer Hardware Mikrocomputer IBM PC |
| url | http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=007413624&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| work_keys_str_mv | AT messmerhanspeter pchardwarebuchaufbaufunktionsweiseprogrammierungeinhandbuchnichtnurfurprofis |