Teilautomatisierter Entwurf modularer Prozessorsysteme für die Hochleistungskommunikation:
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Buch |
| Sprache: | German |
| Veröffentlicht: |
Düsseldorf
VDI-Verl.
1996
|
| Ausgabe: | Als Ms. gedr. |
| Schriftenreihe: | Verein Deutscher Ingenieure: [Fortschrittberichte VDI / 10]
426 |
| Schlagworte: | |
| Online-Zugang: | Inhaltsverzeichnis |
| Beschreibung: | Zugl.: Karlsruhe, Univ., Diss. |
| Beschreibung: | VIII, 216 S. Ill., graph. Darst. |
| ISBN: | 3183426102 |
Internformat
MARC
| LEADER | 00000nam a2200000 cb4500 | ||
|---|---|---|---|
| 001 | BV010900183 | ||
| 003 | DE-604 | ||
| 005 | 19970509 | ||
| 007 | t | ||
| 008 | 960814s1996 ad|| mm|| 00||| ger d | ||
| 016 | 7 | |a 948250364 |2 DE-101 | |
| 020 | |a 3183426102 |9 3-18-342610-2 | ||
| 035 | |a (OCoLC)45668133 | ||
| 035 | |a (DE-599)BVBBV010900183 | ||
| 040 | |a DE-604 |b ger |e rakddb | ||
| 041 | 0 | |a ger | |
| 049 | |a DE-91 |a DE-210 |a DE-860 |a DE-83 | ||
| 084 | |a ST 170 |0 (DE-625)143602: |2 rvk | ||
| 084 | |a DAT 180d |2 stub | ||
| 084 | |a ELT 355d |2 stub | ||
| 084 | |a DAT 190d |2 stub | ||
| 100 | 1 | |a Schiller, Jochen |d 1967- |e Verfasser |0 (DE-588)124731872 |4 aut | |
| 245 | 1 | 0 | |a Teilautomatisierter Entwurf modularer Prozessorsysteme für die Hochleistungskommunikation |c Jochen Schiller |
| 250 | |a Als Ms. gedr. | ||
| 264 | 1 | |a Düsseldorf |b VDI-Verl. |c 1996 | |
| 300 | |a VIII, 216 S. |b Ill., graph. Darst. | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 490 | 1 | |a Verein Deutscher Ingenieure: [Fortschrittberichte VDI / 10] |v 426 | |
| 500 | |a Zugl.: Karlsruhe, Univ., Diss. | ||
| 650 | 0 | 7 | |a Entwurfsautomation |0 (DE-588)4312536-0 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Systementwurf |0 (DE-588)4261480-6 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Kommunikationsprotokoll |0 (DE-588)4128252-8 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Hardware |0 (DE-588)4023422-8 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Hochgeschwindigkeitskommunikation |0 (DE-588)4277027-0 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Architektur |g Informatik |0 (DE-588)4139374-0 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Implementierung |g Informatik |0 (DE-588)4026663-1 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a VLSI |0 (DE-588)4117388-0 |2 gnd |9 rswk-swf |
| 655 | 7 | |0 (DE-588)4113937-9 |a Hochschulschrift |2 gnd-content | |
| 689 | 0 | 0 | |a Hochgeschwindigkeitskommunikation |0 (DE-588)4277027-0 |D s |
| 689 | 0 | 1 | |a Systementwurf |0 (DE-588)4261480-6 |D s |
| 689 | 0 | 2 | |a Hardware |0 (DE-588)4023422-8 |D s |
| 689 | 0 | 3 | |a Architektur |g Informatik |0 (DE-588)4139374-0 |D s |
| 689 | 0 | 4 | |a Kommunikationsprotokoll |0 (DE-588)4128252-8 |D s |
| 689 | 0 | 5 | |a Implementierung |g Informatik |0 (DE-588)4026663-1 |D s |
| 689 | 0 | |5 DE-604 | |
| 689 | 1 | 0 | |a Hochgeschwindigkeitskommunikation |0 (DE-588)4277027-0 |D s |
| 689 | 1 | 1 | |a VLSI |0 (DE-588)4117388-0 |D s |
| 689 | 1 | 2 | |a Entwurfsautomation |0 (DE-588)4312536-0 |D s |
| 689 | 1 | |5 DE-604 | |
| 810 | 2 | |a 10] |t Verein Deutscher Ingenieure: [Fortschrittberichte VDI |v 426 |w (DE-604)BV000897204 |9 426 | |
| 856 | 4 | 2 | |m HBZ Datenaustausch |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=007290037&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
| 999 | |a oai:aleph.bib-bvb.de:BVB01-007290037 | ||
Datensatz im Suchindex
| _version_ | 1804125391148810240 |
|---|---|
| adam_text | Titel: Teilautomatisierter Entwurf modularer Prozessorsysteme für die Hochleistungskommunikation
Autor: Schiller, Jochen
Jahr: 1996
FORTSCHRITTBERICHTE VM Dipl.-Inform. Jochen Schiller, Calw Teilautomatisierter Entwurf modularer Prozessorsysteme für die Hochleistungskommunikation Reihe 10 : Informatik/ Kommunikationstechnik Nr. 426 VM VERLAG
V ___ Inhaltsverzeichnis 1 EINLEITUNG UND MOTIVATION 1 1.1 Ziele der Arbeit 3 1.2 Gliederung der Arbeit 4 2 SYSTEME FÜR DIE HOCHLEISTUNGSKOMMUNIKATION 7 2.1 Hochleistungskommunikation 8 2.1.1 Netzwerktechnologie 8 2.1.2 Protokolle 9 2.1.3 Zwischen- und Endsysteme 9 2.1.4 Anwendungen 9 2.2 Fokus der Arbeit 10 2.3 Traditionelle Implementierungsarchitekturen 11 2.3.1 Rechnerarchitektur 11 2.3.2 Netzwerkadapter 13 2.4 Klassifikation untersuchter Ansätze 16 2.4.1 Spezifikation 16 2.4.2 Implementierung 19 2.4.3 Systemarchitektur 20 2.5 Beispiele zur Synthese von Implementierungen 21 2.5.1 Ableitung parallel ausführbarer Protokollimplementierungen 22 2.5.2 Der HIPOD/PROVE-Ansatz 23 2.5.3 Der PSi-Ansatz 25 2.5.4 Codesign von Kommunikationsprotokollen 27 2.6 Bewertung der untersuchten Ansätze 29 2.7 Anforderungen an ein fortgeschrittenes Kommunikationssystem 34 2.8 Systementwurf 35 2.9 Resümee 36 3 DAS MODULARE PROZESSORSYSTEM CHIMPSY 37 3.1 Komponentenklassifikation 37 3.2 Flexibilität 38
VI Inhaltsverzeichnis 3.3 Implementierungsarchitektur 39 3.3.1 Verbindungsprozessor 40 3.3.1.1 Zentrale Verbindungskomponente 40 3.3.2 Erweiterte endliche Automaten 41 3.3.2.1 Warteschlangen 42 3.3.2.2 Zustandsübergangssystem 42 3.3.3 Arithmetische und logische Einheiten 44 3.3.4 Einheiten zur Unterstützung komplexer Funktionen 45 3.3.4.1 Zeitgeberverwaltung 46 3.3.4.2 Listenverwaltung 46 3.4 Datenfluß im Verbindungsprozessor 50 3.4.1 Globale Datenhaltung 50 3.4.2 Lokale Datenhaltung 51 3.4.3 Modifiziertes lokales Modell 52 3.5 Systemintegration 52 3.5.1 Alternativen einer Integration 52 3.5.1.1 Intelligenter Netzwerkadapter 52 3.5.1.2 Koprozessor-Ansatz 54 3.5.1.3 Multiprozessor-Ansatz 55 3.5.1.4 Ansatz der autonomen Systemkomponenten 56 3.5.2 Einsatzort 56 3.6 Resümee 57 4 REALISIERUNG UND LEISTUNGSBEWERTUNG 59 4.1 Verbindungsprozessor 59 4.1.1 Daten 59 4.1.2 Komponenten 61 4.1.3 Zentrale Verbindungskomponente 63 4.1.4 Implementierungsarchitektur 63 4.1.5 Synthese 64 4.2 Warteschlangen 66 4.2.1 Implementierungsarchitektur 66 4.2.2 Simulation 67 4.2.3 Verifikation 68 4.2.3.1 Spezifikation 70 4.2.3.2 Zeit- und Speicherbedarf 70 4.2.4 Synthese 72 4.3 Protokollautomaten 72 4.3.1 Protokollspeicher 73 4.3.2 Ablaufsteuerung N 74 4.3.2.1 Sequencer 75 4.3.2.2 Sprungvektortabelle 77 4.3.3 Ausführungseinheit 78 4.3.4 Simulation 79 4.3.5 Verifikation 82 4.3.6 Synthese 82 4.4 Allgemeine ALUs 82 4.4.1 Befehle 82 4.4.2 Implementierungsarchitektur 83 4.4.3 Simulation und Verifikation 84 4.4.4 Synthese 84
Inhaltsverzeichnis VII 4.5 ALU für die Listenverwaltung 85 4.5.1 Befehle . 86 4.5.2 Implementierungsarchitektur 86 4.5.3 Speicherverwaltung 88 4.5.4 Mikrocode 90 4.5.5 Synthese 91 4.5.5.1 Anwendungsspezifische Schaltung 91 4.5.5.2 FPGA 95 4.6 Zeitgeber 96 4.6.1 Befehle 96 4.6.2 Datenstruktur 97 4.6.3 Implementierungsarchitektur 98 4.7 Resümee 102 5 SYSTEMENTWURF MIT CHIMPSY 103 5.1 Entwurfsablauf 103 5.2 Entwurfswerkzeuge 105 5.2.1 SDL-nach-VHDL-Compiler 105 5.2.1.1 Sprachumfang 106 5.2.1.2 Compiler 107 5.2.1.3 Zielarchitektur 108 5.2.2 Mikrocode-Compiler 110 5.2.2.1 Sprachumfang 110 5.3 Entwurfsbeispiele 111 5.3.1 Vorbedingungen 111 5.3.2 Protokollimplementierung 112 5.3.2.1 SDL-Spezifikation 112 5.3.2.2 Mikrocode-Programmierung 113 5.3.3 Verifikation 115 5.3.4 Simulation 119 5.4 Bewertung von CHIMPSY und des Systementwurfs 122 5.5 Resümee 123 6 ZUSAMMENFASSUNG UND AUSBLICK 125 6.1 Ausblick 127 ANHANG A PROTOKOLLAUTOMAT 129 A.l Die Befehle der Ablaufsteuerung 129 A. 2 Die Befehle der Ausführungseinheit 131 A.2.1 Varianten des MOVE-Befehls 132 ANHANG B VERIFIKA TION 135 B. l Warteschlange modelliert mit SMV 135 B.2 Programmrahmen eines Protokollautomaten 138
vm Inhaltsverzeichnis B. 3 Beschreibung der Protokollautomaten für SMV mit Patrodos als Protokoll 143 ANHANG C SDL-NACH-VHDL-COMPILER 159 C. l Bedienung und Optionen 159 C.2 Fehlermeldungen 159 C.3 Befehlssatz der E/A-Schnittstelle 160 C.4 Befehlssatz der ALU-Schnittstelle 161 C.5 Spezifikation des Inres-Protokolls in SDL/PR 162 C. 6 Erzeugter VHDL-Code 166 ANHANG D SYNTHESEERGEBNISSE DER VERBINDUNGSKOMPONENTE 175 D. l Verbindungsmatrix 175 D.2 Sender/Empfanger-Steuerung 176 D.3 Verbindungssteuerung 177 D. 4 Gesamte Verbindungskomponente 178 ANHANG E SIMULA TIONSMODELLE UND -ERGEBNISSE 179 E. l Protokollautomaten 179 E.2 Weitere Komponenten eines Verbindungsprozessors 183 E.3 Quellenmodelle 183 E. 4 Ausgewählte Ergebnisse der Simulationen 184 ANHANG F WERKZEUGE 189 F. l Übersicht 189 F.2 Synopsys 190 F.3 Cadence / ES2 191 F.4 Xilinx / FPGA-Hardware 192 F.5 Gesamtübersicht 193 ABKÜRZUNGEN 195 LITERATURREFERENZEN 199 INDEX 213
|
| any_adam_object | 1 |
| author | Schiller, Jochen 1967- |
| author_GND | (DE-588)124731872 |
| author_facet | Schiller, Jochen 1967- |
| author_role | aut |
| author_sort | Schiller, Jochen 1967- |
| author_variant | j s js |
| building | Verbundindex |
| bvnumber | BV010900183 |
| classification_rvk | ST 170 |
| classification_tum | DAT 180d ELT 355d DAT 190d |
| ctrlnum | (OCoLC)45668133 (DE-599)BVBBV010900183 |
| discipline | Informatik Elektrotechnik |
| edition | Als Ms. gedr. |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>02699nam a2200613 cb4500</leader><controlfield tag="001">BV010900183</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">19970509 </controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">960814s1996 ad|| mm|| 00||| ger d</controlfield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">948250364</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3183426102</subfield><subfield code="9">3-18-342610-2</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)45668133</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV010900183</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-91</subfield><subfield code="a">DE-210</subfield><subfield code="a">DE-860</subfield><subfield code="a">DE-83</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 170</subfield><subfield code="0">(DE-625)143602:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">DAT 180d</subfield><subfield code="2">stub</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ELT 355d</subfield><subfield code="2">stub</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">DAT 190d</subfield><subfield code="2">stub</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Schiller, Jochen</subfield><subfield code="d">1967-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)124731872</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Teilautomatisierter Entwurf modularer Prozessorsysteme für die Hochleistungskommunikation</subfield><subfield code="c">Jochen Schiller</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">Als Ms. gedr.</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Düsseldorf</subfield><subfield code="b">VDI-Verl.</subfield><subfield code="c">1996</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">VIII, 216 S.</subfield><subfield code="b">Ill., graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="1" ind2=" "><subfield code="a">Verein Deutscher Ingenieure: [Fortschrittberichte VDI / 10]</subfield><subfield code="v">426</subfield></datafield><datafield tag="500" ind1=" " ind2=" "><subfield code="a">Zugl.: Karlsruhe, Univ., Diss.</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Entwurfsautomation</subfield><subfield code="0">(DE-588)4312536-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Systementwurf</subfield><subfield code="0">(DE-588)4261480-6</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Kommunikationsprotokoll</subfield><subfield code="0">(DE-588)4128252-8</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Hardware</subfield><subfield code="0">(DE-588)4023422-8</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Hochgeschwindigkeitskommunikation</subfield><subfield code="0">(DE-588)4277027-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Architektur</subfield><subfield code="g">Informatik</subfield><subfield code="0">(DE-588)4139374-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Implementierung</subfield><subfield code="g">Informatik</subfield><subfield code="0">(DE-588)4026663-1</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">VLSI</subfield><subfield code="0">(DE-588)4117388-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4113937-9</subfield><subfield code="a">Hochschulschrift</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Hochgeschwindigkeitskommunikation</subfield><subfield code="0">(DE-588)4277027-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Systementwurf</subfield><subfield code="0">(DE-588)4261480-6</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="2"><subfield code="a">Hardware</subfield><subfield code="0">(DE-588)4023422-8</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="3"><subfield code="a">Architektur</subfield><subfield code="g">Informatik</subfield><subfield code="0">(DE-588)4139374-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="4"><subfield code="a">Kommunikationsprotokoll</subfield><subfield code="0">(DE-588)4128252-8</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="5"><subfield code="a">Implementierung</subfield><subfield code="g">Informatik</subfield><subfield code="0">(DE-588)4026663-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">Hochgeschwindigkeitskommunikation</subfield><subfield code="0">(DE-588)4277027-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="1"><subfield code="a">VLSI</subfield><subfield code="0">(DE-588)4117388-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="2"><subfield code="a">Entwurfsautomation</subfield><subfield code="0">(DE-588)4312536-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="810" ind1="2" ind2=" "><subfield code="a">10]</subfield><subfield code="t">Verein Deutscher Ingenieure: [Fortschrittberichte VDI</subfield><subfield code="v">426</subfield><subfield code="w">(DE-604)BV000897204</subfield><subfield code="9">426</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">HBZ Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=007290037&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-007290037</subfield></datafield></record></collection> |
| genre | (DE-588)4113937-9 Hochschulschrift gnd-content |
| genre_facet | Hochschulschrift |
| id | DE-604.BV010900183 |
| illustrated | Illustrated |
| indexdate | 2024-07-09T18:00:49Z |
| institution | BVB |
| isbn | 3183426102 |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-007290037 |
| oclc_num | 45668133 |
| open_access_boolean | |
| owner | DE-91 DE-BY-TUM DE-210 DE-860 DE-83 |
| owner_facet | DE-91 DE-BY-TUM DE-210 DE-860 DE-83 |
| physical | VIII, 216 S. Ill., graph. Darst. |
| publishDate | 1996 |
| publishDateSearch | 1996 |
| publishDateSort | 1996 |
| publisher | VDI-Verl. |
| record_format | marc |
| series2 | Verein Deutscher Ingenieure: [Fortschrittberichte VDI / 10] |
| spelling | Schiller, Jochen 1967- Verfasser (DE-588)124731872 aut Teilautomatisierter Entwurf modularer Prozessorsysteme für die Hochleistungskommunikation Jochen Schiller Als Ms. gedr. Düsseldorf VDI-Verl. 1996 VIII, 216 S. Ill., graph. Darst. txt rdacontent n rdamedia nc rdacarrier Verein Deutscher Ingenieure: [Fortschrittberichte VDI / 10] 426 Zugl.: Karlsruhe, Univ., Diss. Entwurfsautomation (DE-588)4312536-0 gnd rswk-swf Systementwurf (DE-588)4261480-6 gnd rswk-swf Kommunikationsprotokoll (DE-588)4128252-8 gnd rswk-swf Hardware (DE-588)4023422-8 gnd rswk-swf Hochgeschwindigkeitskommunikation (DE-588)4277027-0 gnd rswk-swf Architektur Informatik (DE-588)4139374-0 gnd rswk-swf Implementierung Informatik (DE-588)4026663-1 gnd rswk-swf VLSI (DE-588)4117388-0 gnd rswk-swf (DE-588)4113937-9 Hochschulschrift gnd-content Hochgeschwindigkeitskommunikation (DE-588)4277027-0 s Systementwurf (DE-588)4261480-6 s Hardware (DE-588)4023422-8 s Architektur Informatik (DE-588)4139374-0 s Kommunikationsprotokoll (DE-588)4128252-8 s Implementierung Informatik (DE-588)4026663-1 s DE-604 VLSI (DE-588)4117388-0 s Entwurfsautomation (DE-588)4312536-0 s 10] Verein Deutscher Ingenieure: [Fortschrittberichte VDI 426 (DE-604)BV000897204 426 HBZ Datenaustausch application/pdf http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=007290037&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA Inhaltsverzeichnis |
| spellingShingle | Schiller, Jochen 1967- Teilautomatisierter Entwurf modularer Prozessorsysteme für die Hochleistungskommunikation Entwurfsautomation (DE-588)4312536-0 gnd Systementwurf (DE-588)4261480-6 gnd Kommunikationsprotokoll (DE-588)4128252-8 gnd Hardware (DE-588)4023422-8 gnd Hochgeschwindigkeitskommunikation (DE-588)4277027-0 gnd Architektur Informatik (DE-588)4139374-0 gnd Implementierung Informatik (DE-588)4026663-1 gnd VLSI (DE-588)4117388-0 gnd |
| subject_GND | (DE-588)4312536-0 (DE-588)4261480-6 (DE-588)4128252-8 (DE-588)4023422-8 (DE-588)4277027-0 (DE-588)4139374-0 (DE-588)4026663-1 (DE-588)4117388-0 (DE-588)4113937-9 |
| title | Teilautomatisierter Entwurf modularer Prozessorsysteme für die Hochleistungskommunikation |
| title_auth | Teilautomatisierter Entwurf modularer Prozessorsysteme für die Hochleistungskommunikation |
| title_exact_search | Teilautomatisierter Entwurf modularer Prozessorsysteme für die Hochleistungskommunikation |
| title_full | Teilautomatisierter Entwurf modularer Prozessorsysteme für die Hochleistungskommunikation Jochen Schiller |
| title_fullStr | Teilautomatisierter Entwurf modularer Prozessorsysteme für die Hochleistungskommunikation Jochen Schiller |
| title_full_unstemmed | Teilautomatisierter Entwurf modularer Prozessorsysteme für die Hochleistungskommunikation Jochen Schiller |
| title_short | Teilautomatisierter Entwurf modularer Prozessorsysteme für die Hochleistungskommunikation |
| title_sort | teilautomatisierter entwurf modularer prozessorsysteme fur die hochleistungskommunikation |
| topic | Entwurfsautomation (DE-588)4312536-0 gnd Systementwurf (DE-588)4261480-6 gnd Kommunikationsprotokoll (DE-588)4128252-8 gnd Hardware (DE-588)4023422-8 gnd Hochgeschwindigkeitskommunikation (DE-588)4277027-0 gnd Architektur Informatik (DE-588)4139374-0 gnd Implementierung Informatik (DE-588)4026663-1 gnd VLSI (DE-588)4117388-0 gnd |
| topic_facet | Entwurfsautomation Systementwurf Kommunikationsprotokoll Hardware Hochgeschwindigkeitskommunikation Architektur Informatik Implementierung Informatik VLSI Hochschulschrift |
| url | http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=007290037&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| volume_link | (DE-604)BV000897204 |
| work_keys_str_mv | AT schillerjochen teilautomatisierterentwurfmodularerprozessorsystemefurdiehochleistungskommunikation |