Begleittexte zum Entwicklerforum: Programmierbare Logik: 15. Mai 1996
Gespeichert in:
| Körperschaft: | |
|---|---|
| Format: | Tagungsbericht Buch |
| Sprache: | German English |
| Veröffentlicht: |
Haar bei München
Design & Elektronik
1996
|
| Schlagworte: | |
| Online-Zugang: | Inhaltsverzeichnis |
| Beschreibung: | Beitr. teilw. dt., teilw. engl. |
| Beschreibung: | 490 S. Ill., graph. Darst. |
Internformat
MARC
| LEADER | 00000nam a2200000 c 4500 | ||
|---|---|---|---|
| 001 | BV010858993 | ||
| 003 | DE-604 | ||
| 005 | 20090825 | ||
| 007 | t | ||
| 008 | 960717s1996 ad|| |||| 10||| ger d | ||
| 035 | |a (OCoLC)164806299 | ||
| 035 | |a (DE-599)BVBBV010858993 | ||
| 040 | |a DE-604 |b ger |e rakddb | ||
| 041 | 0 | |a ger |a eng | |
| 049 | |a DE-12 |a DE-91 | ||
| 084 | |a ELT 360f |2 stub | ||
| 111 | 2 | |a Entwicklerforum Programmierbare Logik |n 3 |d 1996 |c München |j Verfasser |0 (DE-588)1234830-2 |4 aut | |
| 245 | 1 | 0 | |a Begleittexte zum Entwicklerforum: Programmierbare Logik |b 15. Mai 1996 |c hrsg. von Ina Schwabe |
| 246 | 1 | 3 | |a Programmierbare Logik |
| 264 | 1 | |a Haar bei München |b Design & Elektronik |c 1996 | |
| 300 | |a 490 S. |b Ill., graph. Darst. | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 500 | |a Beitr. teilw. dt., teilw. engl. | ||
| 650 | 0 | 7 | |a Programmierung |0 (DE-588)4076370-5 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Logikbaustein |0 (DE-588)4291097-3 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Programmierbare logische Anordnung |0 (DE-588)4076369-9 |2 gnd |9 rswk-swf |
| 655 | 7 | |0 (DE-588)1071861417 |a Konferenzschrift |y 1996 |z München |2 gnd-content | |
| 689 | 0 | 0 | |a Logikbaustein |0 (DE-588)4291097-3 |D s |
| 689 | 0 | 1 | |a Programmierung |0 (DE-588)4076370-5 |D s |
| 689 | 0 | |5 DE-604 | |
| 689 | 1 | 0 | |a Programmierbare logische Anordnung |0 (DE-588)4076369-9 |D s |
| 689 | 1 | |5 DE-604 | |
| 700 | 1 | |a Schwabe, Ina |e Sonstige |4 oth | |
| 856 | 4 | 2 | |m Digitalisierung TU Muenchen |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=007257645&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
| 999 | |a oai:aleph.bib-bvb.de:BVB01-007257645 | ||
Datensatz im Suchindex
| _version_ | 1804125344619298816 |
|---|---|
| adam_text | Inhalt
Grundlagen zur Programmierbaren Logik
Programmierbare Logiken und ihr Einsatz - ein Blick in die Zukunft
Prof. Dr. Christian Siemers; FH Westküste ..................................................................... 13
Entwurf komplexer FPG As - Abschied vom Basteldesign
Stefan
Tamme,
Dr. Dirk Hauschildt; SICAN .................................................................... 17
Programmierbare Logik im Internet
Ribald
Corello [Design & Elektronik].............................................................................. 29
Heavens Gate
- Neue FPGA-Architekturen und -Werkzeuge
AI Graf;
Cypress Semiconductor [ELRAD]
...................................................................... 33
When FPG As Are the Best Solution f or Your Design Problem
Steve Gurklys; Actel
.................................................................................................. 35
Managing Power in High Speed Programmable Logic
Craig Lytle;
Altera
..................................................................................................... 41
Optimierter Einsatz komplexer PLDs
Rob
Cadmann;
Cypress.............................................................................................
49
Knowing your CPLD maximizes its resources
Christopher Jones; Cypress Semiconductor
................................................................... 53
Programmable Logic Increases Bandwidth and Adaptability in
Communications Equipment
Robert K.Beachler;
Altera
.......................................................................................... 59
The Total Cost of Ownership
Xilinx FPGAs vs. Traditional ASIC Solutions
Xilinx
..................................................................................................................... 67
Bausteine und Technologien
Übersicht: FPGAs und CPLDs [Design & Elektronik] ......................................................... 74
Comparison
Chart
of Programmable
Logic Devices
RalfKimmelmann;iNt................................................................................................ 77
Weißbuch zur XPLA-Architektur
Mark AakJering; Philips
Semiconductors
........................................................................ 119
Innovation in der Praxis
Dave
Sroka;
Philips
Semiconductors
............................................................................ 133
Klassische CPLDs im modernen Outfit
Uwe Kremmin; AMD [Design & Elektronik]...................................................................... 141
Token passing fits large counters into CPLDs
Chris Jones, David Johnson, Cypress Semiconductor
....................................................... 143
FPGAs
als schnelle und kompakte Schaltmatrizen für moderne Rechen-
und Kommunikationsanlagen
Lucent Technologies................................................................................................. 145
Die neue ispLSI6192 CPLD-Familie kombiniert komplexe In-System-Programmierbare
Logik mit Speicher
(FIFO,
Dual-Port/Single-Port RAM), Register- und Zählerfunktionen
Willy Voldan;
Lattice Semiconductor
............................................................................. 149
pASIC 2 FPGA Family Technology
White
Paper
Quicklogic/Scantec .................................................................................................. 163
FPGAs decken Anwendungen von 2500 bis 40000 Gates
Actel ..................................................................................................................... 175
FPGA-Entwicklung mit RAM-, Decoder- und JTAG-Funktion
Dieter Rudolf ; Actel [Elektronik Industrie] ....................................................................... 177
XC4000E
Edge-Triggered and Dual-Port RAM Capability
Xilinx..................................................................................................................... 179
Enhanced XC4000E
FPGA
Architecture
Targets High-Performance Applications
Bradly
К.
Fawcett; Xilinx............................................................................................. 183
The Architecture and Test Structures of a Synthesis-Friendly,
One-Time-Programmable FPGA
Bradly
К.
Fawcett; Xilinx
............................................................................................. 189
Design-Unterstützung
Übersicht: Simulatoren
[Design
& Elektronik] .................................................................. 196
Patentwerkzeug - Entwicklungssoftware PLDesigner-XL 3.3 von Mine
Jörn Stohmann; Mine [ELRAD] .................................................................................... 201
Schaffung der optimalen Design-Umgebung für programmierbare Logikbausteine
Viewlogic Systems ................................................................................................... 205
Optimalisten
- Synthesetools für die
ASIC-
und FPGA-Entwicklung
Jörn Stohmann, Ulrike Kuhlmann [ELRAD]..................................................................... 237
Hochleistungssynthese für FPGAs und
ASICs
Dr. TodorShergowski, Dr. Reiner Christi; Logic
Innovations
................................................ 243
Überlegungen zur Schnittstelle zwischen Logiksynthese und Layout
in der FPGA-Entwicklung
Bruno Hanßler; Mentor Graphics.................................................................................. 259
Solving
RTL
Synthesis
Problems
by Changing the Source
Brent
Gregory;
Synopsys
........................................................................................... 269
»Glitch-Free« Design with VeriBest States
VeriBest
................................................................................................................. 289
Designing with Multiple Clocks
VeriBest
................................................................................................................. 295
10
Insider Know-how -
LOG/ÍC2
Designbeschreibung
Isdata.................................................................................................................... 301
Actel Designer 3.0
for
FPG
A
Designs
with Deterministic Timing
Actel ..................................................................................................................... 331
All in One - Quicklogic FPGA-Entwicklungspaket QuickWorks
Peter Heusinger, Karlheinz
Ronge,
Gerhard Stock [ELRAD] ............................................... 332
Boundary Scan
Generierung für programmierbare Logik
Dr. Christoph Sühnel;
Mixed Mode ASIC
Design .............................................................. 335
Programmer
Parallel-Programmierhandler
Helmut Adamski; MSC Vertriebs GmbH ......................................................................... 347
Welche Faktoren sollten Sie bei der Investition in ein Programmiersystem
berücksichtigen?
Data I/O................................................................................................................. 351
Programmieren in der Entwicklung - worauf es wirklich ankommt
Gerhard Hirschberger; ht-eurep................................................................................... 355
Applikationen
Adaptive
Digital Filter Design In VHDL
With Partially
Reconfigurable
FPGAs
Alfred Hesener; Atmel
............................................................................................... 357
Entwurf leistungsfähiger
Ethernet-Système mit FPGAs
Greg Somer; Cypress Semiconductor
........................................................................... 365
A new method of implementing large, high-Speed multipliers in FPGAs
Michael
Grafberger,
Jyoti
Basu;
AT
&
Τ
Microelectronics/Lucent Technologies
....................... 369
Memory Page Translation On A Single FPGA
Actel
..................................................................................................................... 385
Field Upgradability Using Actel One-Time-Programmable FPGAs
Actel
..................................................................................................................... 389
Applikationen mit der
ЗгоООХ-
Actel ..................................................................................................................... 393
Using an FPGA on an S-Bus Card for High Speed Serial Data Interface
Steve Eigsti; Western Engineering
&
Satellite Technology
.................................................. 409
Bus Translation Design Using FPGAs
Venkata
Ramana Kalapatapu;
Sand Microelectronics
....................................................... 413
Using Programmable Logic to Accelerate DSP Functions
Steven K.
Knapp;
Xilinx
.............................................................................................. 417
Interfacing XC6200 to Microprocessors (TMS320C50 Example)
Xilinx
..................................................................................................................... 425
11
Interfacing XC6200 to Microprocessors
(MC68020
Example)
Xilinx
..................................................................................................................... 433
PCI Master/Target Application Note
QuickLogic Europe
................................................................................................... 441
PCI Compliance of
Altera
Devices
Altera
.................................................................................................................... 479
LogiCore PCI Target Interface for XC4000E FPGA
Xilinx
..................................................................................................................... 489
12
|
| any_adam_object | 1 |
| author_corporate | Entwicklerforum Programmierbare Logik München |
| author_corporate_role | aut |
| author_facet | Entwicklerforum Programmierbare Logik München |
| author_sort | Entwicklerforum Programmierbare Logik München |
| building | Verbundindex |
| bvnumber | BV010858993 |
| classification_tum | ELT 360f |
| ctrlnum | (OCoLC)164806299 (DE-599)BVBBV010858993 |
| discipline | Elektrotechnik |
| format | Conference Proceeding Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>01728nam a2200409 c 4500</leader><controlfield tag="001">BV010858993</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20090825 </controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">960717s1996 ad|| |||| 10||| ger d</controlfield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)164806299</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV010858993</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield><subfield code="a">eng</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-12</subfield><subfield code="a">DE-91</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ELT 360f</subfield><subfield code="2">stub</subfield></datafield><datafield tag="111" ind1="2" ind2=" "><subfield code="a">Entwicklerforum Programmierbare Logik</subfield><subfield code="n">3</subfield><subfield code="d">1996</subfield><subfield code="c">München</subfield><subfield code="j">Verfasser</subfield><subfield code="0">(DE-588)1234830-2</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Begleittexte zum Entwicklerforum: Programmierbare Logik</subfield><subfield code="b">15. Mai 1996</subfield><subfield code="c">hrsg. von Ina Schwabe</subfield></datafield><datafield tag="246" ind1="1" ind2="3"><subfield code="a">Programmierbare Logik</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Haar bei München</subfield><subfield code="b">Design & Elektronik</subfield><subfield code="c">1996</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">490 S.</subfield><subfield code="b">Ill., graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="500" ind1=" " ind2=" "><subfield code="a">Beitr. teilw. dt., teilw. engl.</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Programmierung</subfield><subfield code="0">(DE-588)4076370-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Logikbaustein</subfield><subfield code="0">(DE-588)4291097-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Programmierbare logische Anordnung</subfield><subfield code="0">(DE-588)4076369-9</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)1071861417</subfield><subfield code="a">Konferenzschrift</subfield><subfield code="y">1996</subfield><subfield code="z">München</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Logikbaustein</subfield><subfield code="0">(DE-588)4291097-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Programmierung</subfield><subfield code="0">(DE-588)4076370-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">Programmierbare logische Anordnung</subfield><subfield code="0">(DE-588)4076369-9</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="700" ind1="1" ind2=" "><subfield code="a">Schwabe, Ina</subfield><subfield code="e">Sonstige</subfield><subfield code="4">oth</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">Digitalisierung TU Muenchen</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=007257645&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="999" ind1=" " ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-007257645</subfield></datafield></record></collection> |
| genre | (DE-588)1071861417 Konferenzschrift 1996 München gnd-content |
| genre_facet | Konferenzschrift 1996 München |
| id | DE-604.BV010858993 |
| illustrated | Illustrated |
| indexdate | 2024-07-09T18:00:04Z |
| institution | BVB |
| institution_GND | (DE-588)1234830-2 |
| language | German English |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-007257645 |
| oclc_num | 164806299 |
| open_access_boolean | |
| owner | DE-12 DE-91 DE-BY-TUM |
| owner_facet | DE-12 DE-91 DE-BY-TUM |
| physical | 490 S. Ill., graph. Darst. |
| publishDate | 1996 |
| publishDateSearch | 1996 |
| publishDateSort | 1996 |
| publisher | Design & Elektronik |
| record_format | marc |
| spelling | Entwicklerforum Programmierbare Logik 3 1996 München Verfasser (DE-588)1234830-2 aut Begleittexte zum Entwicklerforum: Programmierbare Logik 15. Mai 1996 hrsg. von Ina Schwabe Programmierbare Logik Haar bei München Design & Elektronik 1996 490 S. Ill., graph. Darst. txt rdacontent n rdamedia nc rdacarrier Beitr. teilw. dt., teilw. engl. Programmierung (DE-588)4076370-5 gnd rswk-swf Logikbaustein (DE-588)4291097-3 gnd rswk-swf Programmierbare logische Anordnung (DE-588)4076369-9 gnd rswk-swf (DE-588)1071861417 Konferenzschrift 1996 München gnd-content Logikbaustein (DE-588)4291097-3 s Programmierung (DE-588)4076370-5 s DE-604 Programmierbare logische Anordnung (DE-588)4076369-9 s Schwabe, Ina Sonstige oth Digitalisierung TU Muenchen application/pdf http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=007257645&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA Inhaltsverzeichnis |
| spellingShingle | Begleittexte zum Entwicklerforum: Programmierbare Logik 15. Mai 1996 Programmierung (DE-588)4076370-5 gnd Logikbaustein (DE-588)4291097-3 gnd Programmierbare logische Anordnung (DE-588)4076369-9 gnd |
| subject_GND | (DE-588)4076370-5 (DE-588)4291097-3 (DE-588)4076369-9 (DE-588)1071861417 |
| title | Begleittexte zum Entwicklerforum: Programmierbare Logik 15. Mai 1996 |
| title_alt | Programmierbare Logik |
| title_auth | Begleittexte zum Entwicklerforum: Programmierbare Logik 15. Mai 1996 |
| title_exact_search | Begleittexte zum Entwicklerforum: Programmierbare Logik 15. Mai 1996 |
| title_full | Begleittexte zum Entwicklerforum: Programmierbare Logik 15. Mai 1996 hrsg. von Ina Schwabe |
| title_fullStr | Begleittexte zum Entwicklerforum: Programmierbare Logik 15. Mai 1996 hrsg. von Ina Schwabe |
| title_full_unstemmed | Begleittexte zum Entwicklerforum: Programmierbare Logik 15. Mai 1996 hrsg. von Ina Schwabe |
| title_short | Begleittexte zum Entwicklerforum: Programmierbare Logik |
| title_sort | begleittexte zum entwicklerforum programmierbare logik 15 mai 1996 |
| title_sub | 15. Mai 1996 |
| topic | Programmierung (DE-588)4076370-5 gnd Logikbaustein (DE-588)4291097-3 gnd Programmierbare logische Anordnung (DE-588)4076369-9 gnd |
| topic_facet | Programmierung Logikbaustein Programmierbare logische Anordnung Konferenzschrift 1996 München |
| url | http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=007257645&sequence=000002&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| work_keys_str_mv | AT entwicklerforumprogrammierbarelogikmunchen begleittextezumentwicklerforumprogrammierbarelogik15mai1996 AT schwabeina begleittextezumentwicklerforumprogrammierbarelogik15mai1996 AT entwicklerforumprogrammierbarelogikmunchen programmierbarelogik AT schwabeina programmierbarelogik |