Hardware-Design: formaler Entwurf digitaler Schaltungen
Gespeichert in:
| Hauptverfasser: | , |
|---|---|
| Format: | Buch |
| Sprache: | German |
| Veröffentlicht: |
Stuttgart [u.a.]
Teubner
1995
|
| Schriftenreihe: | Teubner-Texte zur Informatik
15 |
| Schlagworte: | |
| Online-Zugang: | Volltext // Exemplar mit der Signatur: Würzburg, Universitätsbibliothek -- 20/ST 150 K29 Inhaltsverzeichnis |
| Beschreibung: | Literaturverz. S. 405 - 407 |
| Beschreibung: | 415 S. graph. Darst. |
| ISBN: | 3815420652 |
Internformat
MARC
| LEADER | 00000nam a2200000 cb4500 | ||
|---|---|---|---|
| 001 | BV010386879 | ||
| 003 | DE-604 | ||
| 005 | 20101026 | ||
| 007 | t | ||
| 008 | 950911s1995 gw d||| |||| 00||| ger d | ||
| 016 | 7 | |a 945433115 |2 DE-101 | |
| 020 | |a 3815420652 |c kart. : DM 59.80 |9 3-8154-2065-2 | ||
| 035 | |a (OCoLC)75625778 | ||
| 035 | |a (DE-599)BVBBV010386879 | ||
| 040 | |a DE-604 |b ger |e rakddb | ||
| 041 | 0 | |a ger | |
| 044 | |a gw |c DE | ||
| 049 | |a DE-20 |a DE-92 |a DE-862 |a DE-29T |a DE-521 |a DE-634 |a DE-83 |a DE-12 |a DE-188 |a DE-384 | ||
| 084 | |a ST 120 |0 (DE-625)143585: |2 rvk | ||
| 084 | |a ST 150 |0 (DE-625)143594: |2 rvk | ||
| 084 | |a ST 190 |0 (DE-625)143607: |2 rvk | ||
| 084 | |a ST 195 |0 (DE-625)143608: |2 rvk | ||
| 084 | |a ZN 5400 |0 (DE-625)157454: |2 rvk | ||
| 084 | |a ZN 5630 |0 (DE-625)157471: |2 rvk | ||
| 084 | |a 37 |2 sdnb | ||
| 084 | |a 27 |2 sdnb | ||
| 084 | |a 28 |2 sdnb | ||
| 100 | 1 | |a Keller, Jörg |d 1966- |e Verfasser |0 (DE-588)132286769 |4 aut | |
| 245 | 1 | 0 | |a Hardware-Design |b formaler Entwurf digitaler Schaltungen |c von Jörg Keller ; Wolfgang J. Paul |
| 264 | 1 | |a Stuttgart [u.a.] |b Teubner |c 1995 | |
| 300 | |a 415 S. |b graph. Darst. | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 490 | 1 | |a Teubner-Texte zur Informatik |v 15 | |
| 500 | |a Literaturverz. S. 405 - 407 | ||
| 650 | 0 | 7 | |a Formale Methode |0 (DE-588)4333722-3 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Schaltungsentwurf |0 (DE-588)4179389-4 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Logische Schaltung |0 (DE-588)4131023-8 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Hardwareentwurf |0 (DE-588)4159103-3 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Digitalschaltung |0 (DE-588)4012295-5 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Entwurf |0 (DE-588)4121208-3 |2 gnd |9 rswk-swf |
| 655 | 7 | |0 (DE-588)4123623-3 |a Lehrbuch |2 gnd-content | |
| 689 | 0 | 0 | |a Logische Schaltung |0 (DE-588)4131023-8 |D s |
| 689 | 0 | 1 | |a Schaltungsentwurf |0 (DE-588)4179389-4 |D s |
| 689 | 0 | |5 DE-604 | |
| 689 | 1 | 0 | |a Logische Schaltung |0 (DE-588)4131023-8 |D s |
| 689 | 1 | 1 | |a Entwurf |0 (DE-588)4121208-3 |D s |
| 689 | 1 | |5 DE-604 | |
| 689 | 2 | 0 | |a Digitalschaltung |0 (DE-588)4012295-5 |D s |
| 689 | 2 | 1 | |a Schaltungsentwurf |0 (DE-588)4179389-4 |D s |
| 689 | 2 | |8 1\p |5 DE-604 | |
| 689 | 3 | 0 | |a Hardwareentwurf |0 (DE-588)4159103-3 |D s |
| 689 | 3 | 1 | |a Formale Methode |0 (DE-588)4333722-3 |D s |
| 689 | 3 | |8 2\p |5 DE-604 | |
| 700 | 1 | |a Paul, Wolfgang J. |d 1951- |e Verfasser |0 (DE-588)132287005 |4 aut | |
| 776 | 0 | 8 | |i Elektronische Reproduktion |d München : Bayerische Staatsbibliothek, 2011 |o urn:nbn:de:bvb:12-bsb00057414-1 |
| 830 | 0 | |a Teubner-Texte zur Informatik |v 15 |w (DE-604)BV035418302 |9 15 | |
| 856 | 4 | 1 | |u http://mdz-nbn-resolving.de/urn:nbn:de:bvb:12-bsb00057414-1 |x Resolving-System |z kostenfrei |3 Volltext // Exemplar mit der Signatur: Würzburg, Universitätsbibliothek -- 20/ST 150 K29 |
| 856 | 4 | 2 | |m DNB Datenaustausch |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=006916100&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
| 883 | 1 | |8 1\p |a cgwrk |d 20201028 |q DE-101 |u https://d-nb.info/provenance/plan#cgwrk | |
| 883 | 1 | |8 2\p |a cgwrk |d 20201028 |q DE-101 |u https://d-nb.info/provenance/plan#cgwrk | |
| 912 | |a digit | ||
| 940 | 1 | |q BSBLeibnizPublik | |
| 943 | 1 | |a oai:aleph.bib-bvb.de:BVB01-006916100 | |
Datensatz im Suchindex
| DE-BY-862_location | 2801 |
|---|---|
| DE-BY-FWS_call_number | 2801/1991:4747 |
| DE-BY-FWS_katkey | 144652 |
| DE-BY-FWS_media_number | 083100071620 |
| _version_ | 1807326467366846464 |
| adam_text |
INHALTSVERZEICHNIS
1
MATHEMATISCHE
GRUNDLAGEN
13
1.1
UEBER
GOTT
UND
DIE
WELT
.
13
1.2
ELEMENTARE
KONZEPTE
.
17
1.2.1
NATUERLICHE
ZAHLEN
.
17
1.2.2
INDUKTION
.
19
1.2.3
VARIABLEN
UND
DER
NAIVE
MENGENBEGRIFF
.
20
1.2.4
FUNKTIONEN
UND
RELATIONEN
.
23
1.2.5
ZEICHENREIHEN
.
29
1.2.6
ZEICHENSAETZE
.
33
1.3
RECHNEN
.
36
1.3.1
VOLLSTAENDIG
GEKLAMMERTE
AUSDRUECKE
.
38
1.3.2
AUSWERTUNG
VON
AUSDRUECKEN
.
43
1.3.3
IDENTITAETEN
.
46
1.3.4
UNVOLLSTAENDIG
GEKLAMMERTE
AUSDRUECKE
.
50
1.4
ZAHLEN
.
59
1.4.1
GANZE
ZAHLEN,
RATIONALE
ZAHLEN,
REELLE
ZAHLEN
.
59
1.4.2
ZAHLENDARSTELLUNGEN
.
62
1.4.3
ABZAEHLBARKEIT
.
64
1.5
FORMALE
LOGIK
.
71
1.5.1
PRAEDIKATE
.
71
1.5.2
FORMALE
FASSUNG
DES
MENGENKONZEPTS
.
75
1.5.3
BEWEISSYSTEME
.
83
1.6
UEBUNGEN
.
86
2
BOOLE
'
SCHE
AUSDRUECKE
90
2.1
MAECHTIGKEIT
ENDLICHER
MENGEN
.
90
2.2
RECHNEN
MIT
BOOLE
'
SCHEN
AUSDRUECKEN
.
94
2.2.1
VOLLSTAENDIG
GEKLAMMERTE
AUSDRUECKE
.
96
2.2.2
EINSETZUNGEN
.
98
2.2.3
IDENTITAETEN
UND
UNGLEICHUNGEN
.
99
2.2.4
LOESEN
VON
GLEICHUNGEN
.
104
INHALTSVERZEICHNIS
9
2.2.5
DER
DARSTELLUNGSSATZ
.
105
2.3
KOSTEN
VON
AUSDRUECKEN
.
107
2.3.1
DEFINITIONEN
.
107
2.3.2
*ALLGEMEINE
SCHRANKEN
.
109
2.4
POLYNOME
UND
RESOLUTION
.
113
2.4.1
POLYNOME
UND
PRIMIMPLIKANTEN
.
113
2.4.2
DAS
VERFAHREN
VON
QUINE-MCCLUSKEY
.
116
2.4.3
MONOME
UND
N-WUERFEL
.
119
2.4.4
BESTIMMUNG
VON
MINIMALPOLYNOMEN
.
128
2.4.5
'
NULLSTELLEN
UND
ERFUELLBARKEIT
.
131
2.4.6
'
ERFUELLBARKEIT
VON
KONJUNKTIVEN
NORMALFORMEN
.
135
2.4.7
'
RESOLUTIONSBEWEISE
.
138
2.5
UEBUNGEN
.
144
3
SCHALTKREISE
147
3.1
GERICHTETE
GRAPHEN
UND
SCHALTKREISE
.
147
3.1.1
GERICHTETE
GRAPHEN
.
147
3.1.2
GATTER
.
149
3.1.3
SCHALTKREISE
.
150
3.2
RECHNEN
MIT
SCHALTKREISEN
.
152
3.2.1
EINSETZUNGEN
.
152
3.2.2
IDENTITAETEN
UND
BERECHNETE
FUNKTIONEN
.
155
3.2.3
ANFANGSSCHALTKREISE
.
157
3.3
DARSTELLUNGSSATZ
.
158
3.4
SCHALTKREISKOMPLEXITAET
.
162
3.4.1
KOMPLEXITAETSMASSE
.
162
3.4.2
ASSOZIATIVITAET
UND
BALANCIERTE
BAEUME
.
164
3.5
'
SCHALTKREISE
UND
BOOLE
'
SCHE
AUSDRUECKE
.
168
3.5.1
SUBFUNKTIONEN
.
170
3.5.2
DAS
KRITERIUM
VON
NECIPORUK
.
172
3.5.3
SELEKTOREN
.
.
174
3.5.4
FUNKTIONEN
MIT
VIELEN
SUBFUNKTIONEN
.
177
3.6
UEBUNGEN
.
179
4
ARITHMETIK
182
4.1
ZAHLENDARSTELLUNGEN
.
182
4.1.1
STELLENWERTSYSTEME
.
182
4.1.2
BINAERZAHLEN
.
184
4.1.3
2
'
S-COMPLEMENT-DARSTELLUNG
.
185
4.2
ADDIERER
.
188
4.2.1
HALB
UND
VOLLADDIERER
.
188
4.2.2
CARRY-CHAIN
ADDIERER
.
190
10
INHALTSVERZEICHNIS
4.2.3
INCREMENTER
.
193
4.2.4
CONDITIONAL-SUM
ADDIERER
.
194
4.2.5
CARRY-LOOKAHEAD
ADDIERER
.
200
4.3
SUBTRAKTION
.
205
4.3.1
ADDITION
VON
2
'
S-COMPLEMENT-ZAHLEN
.
205
4.3.2
ADDIERER
UND
SUBTRAHIERER
.
207
4.4
'
MULTIPLIZIERER
.
208
4.4.1
MULTIPLIKATION
NACH
DER
SCHULMETHODE
.
209
4.4.2
WALLACE-TREE
MULTIPLIZIERER
.
214
4.4.3
MULTIPLIKATION
NACH
KARATSUBA
UND
OFMAN
.
220
4.5
AUFBAU
VON
ARITHMETIKEINHEITEN
.
223
4.5.1
BIT
SLICE
DESIGNS
.
228
4.6
UEBUNGEN
.
230
5
SPEICHER
UND
TRISTATE-BAUSTEINE
234
5.1
PHYSIKALISCHE
EIGENSCHAFTEN
VON
GATTERN
.
235
5.1.1
LOGISCHE
UND
PHYSIKALISCHE
SIGNALE
.
236
5.1.2
FANOUT
.
237
5.1.3
VERZOEGERUNGSZEITEN
.
239
5.1.4
'
TRANSFERFUNKTIONEN
.
242
5.1.5
KAPAZITIVE
LAST
.
244
5.1.6
WORST
CASE
TIMING-ANALYSE
.
246
5.1.7
SPIKEFREIES
UMSCHALTEN
VON
GATTERN
.
251
5.2
FLIPFLOPS
.
252
5.2.1
R/S-FLIPFLOP
.
252
5.2.2
D-LATCH
.
255
5.2.3
D-FLIPFLOP
.
258
5.3
BAUSTEINE
MIT
FLIPFLOPS
.
261
5.3.1
REGISTER
.
261
5.3.2
ZAEHLER
.
262
5.4
STATISCHER
SPEICHER
.
263
5.4.1
MEHRFACHES
OR
.
264
5.4.2
TREIBERBAEUME
.
264
5.4.3
DEKODIERER
.
269
5.4.4
AUFBAU
EINES
STATISCHEN
SPEICHERS
.
270
5.5
TRISTATE-TREIBER,
BUSSE
UND
PIPELINES
.
276
5.5.1
SPEICHER
UND
BUS
CONTENTION
.
281
5.5.2
WIRED
OR
.
283
5.6
UEBUNGEN
.
284
6
EIN
EINFACHER
RECHNER
287
6.1
DIE
ABSTRAKTE
RESA-MASCHINE
.
288
INHALTSVERZEICHNIS
11
6.1.1
LOAD
UND
STORE
.
290
6.1.2
COMPUTE
BEFEHLE
.
291
6.1.3
IMMEDIATE
BEFEHLE
.
292
6.1.4
INDEXREGISTER
.
293
6.1.5
SPRUNGBEFEHLE
.
293
6.2
INSTRUKTIONSSATZ
.
296
6.2.1
INSTRUKTIONSFORMATE
.
297
6.2.2
LOAD
BEFEHLE
.
298
6.2.3
STORE
BEFEHLE
.
299
6.2.4
COMPUTE
BEFEHLE
.
299
6.2.5
SPRUNGBEFEHLE
.
300
6.2.6
ERZEUGUNG
GROSSER
KONSTANTEN
UND
SHIFTS
.
301
6.2.7
SELBSTMODIFIKATION
UND
VON
NEUMANN-ARCHITEKTUR
.
303
6.2.8
SIGN
EXTENSION
.
303
6.3
DATENPFADE
.
304
6.4
IDEALISIERTE
TIMING-DIAGRAMME
.
314
6.5
PLAS,
PROMS
UND
PALS
.
317
6.5.1
PLAS
.
319
6.5.2
PROMS
UND
EPROMS
.
319
6.5.3
PALS
.
320
6.5.4
PALASM
.
322
6.6
KONTROLLOGIK
.
326
6.6.1
CLOCK
UND
PHASENSIGNALE
.
327
6.6.2
CLOCKSIGNALE
.
328
6.6.3
OUTPUT
ENABLE
SIGNALE
.
330
6.6.4
KONTROLLE
DER
ALU
UND
SIGN-EXTENSION
.
334
6.6.5
LADEN
DES
BEFEHLSZAEHLERS
.
336
6.6.6
ASYNCHRONE
SIGNALE
UND
RESET
.
338
6.6.7
ANSTEUERUNG
DES
SPEICHERS
.
340
6.7
EXAKTE
TIMING-ANALYSE
.
342
6.7.1
KONTROLLOGIK
.
343
6.7.2
VERMEIDUNG
VON
BUS
CONTENTION
.
344
6.7.3
INKREMENTIEREN
DES
BEFEHLSZAEHLERS
.
345
6.7.4
COMPUTE-BEFEHLE
.
346
6.7.5
LOADIN1
UND
STOREIN1
.
349
6.7.6
JUMP
.
351
6.7.7
ZYKLUSZEIT
UND
BEFEHLSRATE
.
351
6.7.8
ALUS
MIT
CARRY
LOOKAHEAD
UND
CONDITIONAL
SUM
.
351
6.7.9
KONTROLLSIGNALE
MIT
3.5
ZYKLEN
DAUER
.
355
6.7.10
VERKUERZUNG
DES
FETCH-ZYKLUS
.
357
6.7.11
EINSCHALTEN
DES
STROMS
.
359
6.8
EIN
UND
AUSGABE
.
360
12
INHALTSVERZEICHNIS
6.8.1
I/O-PORTS
UND
INTERFACES
.
361
6.8.2
UART
.
363
6.8.3
EPROM
.
365
6.8.4
DATENPFADE
UND
MEMORY
MAP
.
365
6.8.5
BUSPROTOKOLL
UND
WAIT-ZYKLEN
.
368
6.8.6
ZUSTANDSDIAGRAMME
.
374
6.8.7
KONTROLLE
DES
SPEICHERS
.
378
6.9
UEBUNGEN
.
385
ANHANG
393
A
VERWENDETE
BAUTEILE
393
A.L
GATTER
.
393
A.2
MULTIPLEXER
.
393
A.3
REGISTER
.
394
A.4
ZAEHLER
.
395
A.5
TREIBER
.
396
A.6
ALU
BAUSTEINE
.
396
A.7
PALS
.
397
A.8
SPEICHERBAUSTEINE
.
398
A.9
EIN
UND
AUSGABE
.
399
B
PAL-GLEICHUNGEN
400
B.L
CPU-KONTROLLE
.
400
B.2
SRAM-KONTROLLE
.
401
B.3
EPROM-KONTROLLE
.
402
B.4
UART-KONTROLLE
.
403
LITERATURVERZEICHNIS
405
INDEX
408 |
| any_adam_object | 1 |
| author | Keller, Jörg 1966- Paul, Wolfgang J. 1951- |
| author_GND | (DE-588)132286769 (DE-588)132287005 |
| author_facet | Keller, Jörg 1966- Paul, Wolfgang J. 1951- |
| author_role | aut aut |
| author_sort | Keller, Jörg 1966- |
| author_variant | j k jk w j p wj wjp |
| building | Verbundindex |
| bvnumber | BV010386879 |
| classification_rvk | ST 120 ST 150 ST 190 ST 195 ZN 5400 ZN 5630 |
| collection | digit |
| ctrlnum | (OCoLC)75625778 (DE-599)BVBBV010386879 |
| discipline | Informatik Elektrotechnik / Elektronik / Nachrichtentechnik |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>00000nam a2200000 cb4500</leader><controlfield tag="001">BV010386879</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20101026</controlfield><controlfield tag="007">t</controlfield><controlfield tag="008">950911s1995 gw d||| |||| 00||| ger d</controlfield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">945433115</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3815420652</subfield><subfield code="c">kart. : DM 59.80</subfield><subfield code="9">3-8154-2065-2</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)75625778</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV010386879</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">DE</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-20</subfield><subfield code="a">DE-92</subfield><subfield code="a">DE-862</subfield><subfield code="a">DE-29T</subfield><subfield code="a">DE-521</subfield><subfield code="a">DE-634</subfield><subfield code="a">DE-83</subfield><subfield code="a">DE-12</subfield><subfield code="a">DE-188</subfield><subfield code="a">DE-384</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 120</subfield><subfield code="0">(DE-625)143585:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 150</subfield><subfield code="0">(DE-625)143594:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 190</subfield><subfield code="0">(DE-625)143607:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 195</subfield><subfield code="0">(DE-625)143608:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 5400</subfield><subfield code="0">(DE-625)157454:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 5630</subfield><subfield code="0">(DE-625)157471:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">37</subfield><subfield code="2">sdnb</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">27</subfield><subfield code="2">sdnb</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">28</subfield><subfield code="2">sdnb</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Keller, Jörg</subfield><subfield code="d">1966-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)132286769</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Hardware-Design</subfield><subfield code="b">formaler Entwurf digitaler Schaltungen</subfield><subfield code="c">von Jörg Keller ; Wolfgang J. Paul</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Stuttgart [u.a.]</subfield><subfield code="b">Teubner</subfield><subfield code="c">1995</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">415 S.</subfield><subfield code="b">graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="1" ind2=" "><subfield code="a">Teubner-Texte zur Informatik</subfield><subfield code="v">15</subfield></datafield><datafield tag="500" ind1=" " ind2=" "><subfield code="a">Literaturverz. S. 405 - 407</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Formale Methode</subfield><subfield code="0">(DE-588)4333722-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Schaltungsentwurf</subfield><subfield code="0">(DE-588)4179389-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Logische Schaltung</subfield><subfield code="0">(DE-588)4131023-8</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Hardwareentwurf</subfield><subfield code="0">(DE-588)4159103-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Digitalschaltung</subfield><subfield code="0">(DE-588)4012295-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Entwurf</subfield><subfield code="0">(DE-588)4121208-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4123623-3</subfield><subfield code="a">Lehrbuch</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Logische Schaltung</subfield><subfield code="0">(DE-588)4131023-8</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Schaltungsentwurf</subfield><subfield code="0">(DE-588)4179389-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">Logische Schaltung</subfield><subfield code="0">(DE-588)4131023-8</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="1"><subfield code="a">Entwurf</subfield><subfield code="0">(DE-588)4121208-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="2" ind2="0"><subfield code="a">Digitalschaltung</subfield><subfield code="0">(DE-588)4012295-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="2" ind2="1"><subfield code="a">Schaltungsentwurf</subfield><subfield code="0">(DE-588)4179389-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="2" ind2=" "><subfield code="8">1\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="3" ind2="0"><subfield code="a">Hardwareentwurf</subfield><subfield code="0">(DE-588)4159103-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="3" ind2="1"><subfield code="a">Formale Methode</subfield><subfield code="0">(DE-588)4333722-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="3" ind2=" "><subfield code="8">2\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="700" ind1="1" ind2=" "><subfield code="a">Paul, Wolfgang J.</subfield><subfield code="d">1951-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)132287005</subfield><subfield code="4">aut</subfield></datafield><datafield tag="776" ind1="0" ind2="8"><subfield code="i">Elektronische Reproduktion</subfield><subfield code="d">München : Bayerische Staatsbibliothek, 2011</subfield><subfield code="o">urn:nbn:de:bvb:12-bsb00057414-1</subfield></datafield><datafield tag="830" ind1=" " ind2="0"><subfield code="a">Teubner-Texte zur Informatik</subfield><subfield code="v">15</subfield><subfield code="w">(DE-604)BV035418302</subfield><subfield code="9">15</subfield></datafield><datafield tag="856" ind1="4" ind2="1"><subfield code="u">http://mdz-nbn-resolving.de/urn:nbn:de:bvb:12-bsb00057414-1</subfield><subfield code="x">Resolving-System</subfield><subfield code="z">kostenfrei</subfield><subfield code="3">Volltext // Exemplar mit der Signatur: Würzburg, Universitätsbibliothek -- 20/ST 150 K29</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">DNB Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=006916100&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">2\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">digit</subfield></datafield><datafield tag="940" ind1="1" ind2=" "><subfield code="q">BSBLeibnizPublik</subfield></datafield><datafield tag="943" ind1="1" ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-006916100</subfield></datafield></record></collection> |
| genre | (DE-588)4123623-3 Lehrbuch gnd-content |
| genre_facet | Lehrbuch |
| id | DE-604.BV010386879 |
| illustrated | Illustrated |
| indexdate | 2024-08-14T04:00:32Z |
| institution | BVB |
| isbn | 3815420652 |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-006916100 |
| oclc_num | 75625778 |
| open_access_boolean | 1 |
| owner | DE-20 DE-92 DE-862 DE-BY-FWS DE-29T DE-521 DE-634 DE-83 DE-12 DE-188 DE-384 |
| owner_facet | DE-20 DE-92 DE-862 DE-BY-FWS DE-29T DE-521 DE-634 DE-83 DE-12 DE-188 DE-384 |
| physical | 415 S. graph. Darst. |
| psigel | digit BSBLeibnizPublik |
| publishDate | 1995 |
| publishDateSearch | 1995 |
| publishDateSort | 1995 |
| publisher | Teubner |
| record_format | marc |
| series | Teubner-Texte zur Informatik |
| series2 | Teubner-Texte zur Informatik |
| spellingShingle | Keller, Jörg 1966- Paul, Wolfgang J. 1951- Hardware-Design formaler Entwurf digitaler Schaltungen Teubner-Texte zur Informatik Formale Methode (DE-588)4333722-3 gnd Schaltungsentwurf (DE-588)4179389-4 gnd Logische Schaltung (DE-588)4131023-8 gnd Hardwareentwurf (DE-588)4159103-3 gnd Digitalschaltung (DE-588)4012295-5 gnd Entwurf (DE-588)4121208-3 gnd |
| subject_GND | (DE-588)4333722-3 (DE-588)4179389-4 (DE-588)4131023-8 (DE-588)4159103-3 (DE-588)4012295-5 (DE-588)4121208-3 (DE-588)4123623-3 |
| title | Hardware-Design formaler Entwurf digitaler Schaltungen |
| title_auth | Hardware-Design formaler Entwurf digitaler Schaltungen |
| title_exact_search | Hardware-Design formaler Entwurf digitaler Schaltungen |
| title_full | Hardware-Design formaler Entwurf digitaler Schaltungen von Jörg Keller ; Wolfgang J. Paul |
| title_fullStr | Hardware-Design formaler Entwurf digitaler Schaltungen von Jörg Keller ; Wolfgang J. Paul |
| title_full_unstemmed | Hardware-Design formaler Entwurf digitaler Schaltungen von Jörg Keller ; Wolfgang J. Paul |
| title_short | Hardware-Design |
| title_sort | hardware design formaler entwurf digitaler schaltungen |
| title_sub | formaler Entwurf digitaler Schaltungen |
| topic | Formale Methode (DE-588)4333722-3 gnd Schaltungsentwurf (DE-588)4179389-4 gnd Logische Schaltung (DE-588)4131023-8 gnd Hardwareentwurf (DE-588)4159103-3 gnd Digitalschaltung (DE-588)4012295-5 gnd Entwurf (DE-588)4121208-3 gnd |
| topic_facet | Formale Methode Schaltungsentwurf Logische Schaltung Hardwareentwurf Digitalschaltung Entwurf Lehrbuch |
| url | http://mdz-nbn-resolving.de/urn:nbn:de:bvb:12-bsb00057414-1 http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=006916100&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| volume_link | (DE-604)BV035418302 |
| work_keys_str_mv | AT kellerjorg hardwaredesignformalerentwurfdigitalerschaltungen AT paulwolfgangj hardwaredesignformalerentwurfdigitalerschaltungen |
Inhaltsverzeichnis
THWS Schweinfurt Magazin
| Signatur: |
2801 1991:4747 |
|---|---|
| Exemplar 1 | ausleihbar Verfügbar Bestellen |